JPS59163852A - 薄膜集積回路装置の製造方法 - Google Patents

薄膜集積回路装置の製造方法

Info

Publication number
JPS59163852A
JPS59163852A JP58038532A JP3853283A JPS59163852A JP S59163852 A JPS59163852 A JP S59163852A JP 58038532 A JP58038532 A JP 58038532A JP 3853283 A JP3853283 A JP 3853283A JP S59163852 A JPS59163852 A JP S59163852A
Authority
JP
Japan
Prior art keywords
film
tantalum nitride
tantalum
capacitor
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58038532A
Other languages
English (en)
Inventor
Shinji Yoshida
真治 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58038532A priority Critical patent/JPS59163852A/ja
Publication of JPS59163852A publication Critical patent/JPS59163852A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)  発明の技術分野 本発明は薄膜集積回路装置の製造方法、特に抵抗体及び
コンデンサ形成のためのタンタル系薄膜の選択的形成方
法の改善に関する。
(b)  技術の背景 混成集積回路は、二つ以上の異柚の集積回路の組会わせ
、あるいは一つ以上の独立したテバイスまたは部品と一
つ以上の集積回路からなる回路と牛芙七りで、jl、億
的にけ膨隼増回路と個別部品、膜束積回路と半導体集積
回路、膜束積回路と半導体集積回路と個別部品、半導体
集積回路と個別部品の組合せがある。
この様に多くの混成集積回路においては膜束積回路が用
いられておシ、半導体集積回路に比較して混成集積回路
の特徴とされる、設計の自由度が大きい、抵抗値や容量
値を幅広くかつ精密に選択することができる、素子及び
回路相互間の分離が容易で寄生容量を小さくできる、高
電力や低電力に有利である、迅速に供給することができ
、かつ小数量でも採算がとれる、などの利点は膜束積回
路に負うところが大きい。
膜束積回路には周知の如く薄膜集積回路と厚膜集積回路
とがあるが、薄膜集積回路は抵抗体の抵抗値及びコンデ
ンサの9ffr値が高精度かつ高安定であることが要求
される場合に不可欠とされている0 (c)  従来技術と問題点 薄膜集積回路は先に述べた如く高精度、高安定であるこ
とを最大の特徴としており、この特徴を充分に実現する
ために抵抗体及びコンデンサを形成する薄膜にはタンタ
ル(Ta)系イオ料が多く用いられる。特に抵抗体には
抵抗値の安定性が良好な窒化タンタル(Ta2N)が最
も適してイル。
第1図は基板上にコンデンサ及び抵抗体をタンタル系薄
膜によって形成した薄膜集積回路装置の一例の断面図を
示す。
図において、AFi、コンデンサ領域、Bは抵抗体領域
であり、1は基板、2は一方のコンデンサ電極を形成す
る窒化タンタル膜、3はコンデンサの誘電体である窒化
メンタル酸化膜(TaNx0y )である。また4はニ
ッケル拳クロム(NiCr)膜、5は金(Au)膜であ
って、金膜5は導電体としてまたニッケル・クロム膜4
は金膜5の密術性を補う目的で用いられている。更に6
は抵抗体全構成する窒化タンタル膜であフ、7は抵抗体
の抵抗値調整の結果形成される窒化メンタル酸化膜であ
る。
前記の窒化タンタル酸化膜2及び7は窒化タンタル膜を
例えば陽極酸化法によって酸化することによって形成さ
れている。従って従来の製造方法においては、基板1上
にまず窒化タンタル膜として脱2及び3をコンデンサ領
域に、膜6及び7を抵抗体領域に形成する。
しかしながらコンデンサ領域においては窒化タンタル膜
2及び3の厚さは例えば400(nm)程度、抵抗体領
域においては窒化タンタル膜6及び7の厚さは通常10
0 Cnm)程度と、その必要とする膜厚に差異があシ
、両領域について膜厚の異なる窒化タンタル膜を選択的
に形成することが必要である。
この窒化タンタル膜の選択的形成には従来下記の製造方
法が行なわれている。
その第1は、まず膜厚の厚いコンデンサについて窒化タ
ンタル膜の生成とバターニング全行ない、次いで膜厚の
薄い抵抗体について窒化メンタル膜の生成とバターニン
グを行なう方法であって、同一材料より々る膜の形成を
2回に分割して実施する0 また他の製造方法としては、厚いコンデンサ領域に必要
とする厚さに窒化タンタル膜を生成し、3− 抵抗体領域に必要とする厚さまで選択的にエツチングす
る方法が知られている。しかしながらこのエツチングに
よる厚さの調整は、エツチングの終止を再現性良く確実
に行々うことか容易ではなく、抵抗体の抵抗値調整量が
増大するなどの問題点を生ずる。
以上述べた如き選択的薄膜形成にかかる従来の製造工程
の煩雑さ、問題点を解決する製造方法が要望されている
(d)  発明の目的 本発明は、タンタル系薄膜によって形成される抵抗体及
びコンデンサを含む脱果積回路装置に関して、その製造
方法特に前記の選択的薄膜形成にかかる問題点を解決す
ることを目的とする。
(e)  発明の構成 本発明の前記目的は、基板上に窒化タンタル膜又はタン
タル膜を生成し、続いて該窒化タンタル膜又はタンタル
膜上にタンタル系酸化膜を同一スパッタバッチ内で活性
スパッタリングによシ生成し、しかる後肢タンタル系酸
化膜を選択的に除去4− する工程を含んでなる製造方法により達成される。
(f)  発明の実施例 以下本発明を実施例により図面を参照して具体的に説明
する。
第2図(a)乃至(e)は本発明の実施例を示す断面図
である。
第2図(a)参照。
基板11上に窒化タンタル膜12及び窒化タンタル酸化
膜13を連続して生成する。
窒化タンタル膜12の生成方法は、従来技術と同様にア
ルゴン(Ar’)に数〔チ〕の窒素を添加してスパッタ
リングガスとするスパッタリング法などを適用するが、
本発明においてはその膜厚を抵抗体の形成に適する厚さ
に止める。続いて前記スパッタリングガスに前記窒素の
2乃至5倍程度の酸素(02)を添加して窒化タンタル
酸化膜13を形成する。この窒化タンタル酸化膜13と
前記窒化タンタル膜12との膜厚の合計を従来のコンデ
ンサ領域の窒化タンタル膜の厚さ相当とする。
第2図(b)参照 窒化タンタル酸化膜13上にフォトレジスト膜14を形
成し、コンデンサ及び抵抗体のパターンを形成する露光
及び現像を実施する。なおこのフォトレジストは後に説
明する如くポジ型であることが望捷しい。
次いでフォトレジスト膜14のパターンをマスクとして
、窒化タンタル酸化膜13及び窒化タンタル膜12の選
択的エツチングを行なう。従来窒化タンタル膜のエツチ
ングに多く採用されているダマエツチング法によってこ
のエツチングを実施することができる。
第2図(c)参照 フォトレジスト膜14がポジ型である場合には、コンデ
ンサの誘電体パターンを除いて下部電極に接続する導体
膜形成領域及び抵抗体パターンに露光、現像処理を施し
て誘電体パターンを形成する。
フォトレジスト膜14がネガ型であるならば、先のフォ
トレジス)Ml 4に剥離除去し、誘電体パターン全形
成する。
的にエツチング除去する。この選択的エツチング方法と
して例えば四弗化炭素(CF4)に数〔チ〕のけ窒化タ
ンタル膜12に対して3倍程度のエツチング速度が得ら
れて、充分に目的を達成することができる。エツチング
終了後レジスト膜14を剥離除去する。
第2図(d)参照 通常は陽極酸化法によって、コンデンサ誘電体膜の化成
及び抵抗体の抵抗値調整をそれぞれ実施する。
コンデンサ誘電体膜の陽極酸化法による化或は従来と同
様の方法によって実施することができる。
この化成によって先にスパッタリングによって形成され
た窒化タンタル酸化膜13においても酸化が進行し、ま
た窒化タンタル膜12の窒化タンターフ− ル酸化膜13との界面近傍及びエツチングによって形成
された断面も酸化されて、コンデンサの誘電体膜15が
完成する。
抵抗体の抵抗値調整は従来方法と同様である。
ただし先に説明した第2の従来例の場合に比較して窒化
タンタル膜12の厚さの再現性が優れているために、抵
抗値調整工程の安定性が向上する。
16は抵抗値調整のために形成された窒化メンタル酸化
膜である。
第2図(e)参照 従来技術によってコンデンサの上部電極を含む導電体パ
ターンを形成する。本実施例はおいては、厚さ約20〔
nm〕のニッケル・クロム膜17を介する厚さ400C
nm)程度の金膜18によってこれを形成している。
以上説明した実施例においては、窒化タンタル膜12上
の薄膜13を窒化タンタル酸化膜(TaNxOy)によ
って形成しているが、この薄膜13を窒素を含まない酸
化タンタル(TaOz)によって形成しても本発明の製
造方法によって同様の効果8− を得ることができる。更に薄膜12がタンタル(Ta)
であっても本発明を適用することができる。
(g)  発明の詳細 な説明した如く本発明によれば、タンタル系薄膜集積回
路装置に関して抵抗体及びコンデンサの形成のためのメ
ンタル系薄膜の選択的形成が合理化されて、その機能の
充実、小形化及び集積規模の増大、経済性の向上を推進
する効果を得ることができる。
【図面の簡単な説明】
第1図は薄膜集積回路装置の一例を示す断面図、第2図
(a)乃至(e)は本発明の実施例を示す断面図、第3
図は窒化タンタル酸化膜と窒化タンタル膜とのエツチン
グにおける選択性全例示する図表である0 図において、11は基板、12は窒化タンタル膜、13
は窒化タンタル酸化膜、14はレジストマスク、15は
誘電体膜、16は窒化タンタル酸化膜、17はニッケル
・クロム膜、18は金膜を示す。 第1図 % 2 図 12 図 S 15     17     t、: 晃 3 図 エツ÷ングa4間

Claims (1)

    【特許請求の範囲】
  1. 基板上に窒化タンタル膜又はタンタル膜を生成し、続い
    て該窒化タンタル膜又はタンタル膜上にメンタル系酸化
    膜を同一スパッタバッチ内で活性スパッタリングにより
    生成し、しかる後肢タンタル系酸化膜を選択的に除去す
    る工程を含んでなることを特徴とする薄膜集積回路装置
    の製造方法。
JP58038532A 1983-03-09 1983-03-09 薄膜集積回路装置の製造方法 Pending JPS59163852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58038532A JPS59163852A (ja) 1983-03-09 1983-03-09 薄膜集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58038532A JPS59163852A (ja) 1983-03-09 1983-03-09 薄膜集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPS59163852A true JPS59163852A (ja) 1984-09-14

Family

ID=12527887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58038532A Pending JPS59163852A (ja) 1983-03-09 1983-03-09 薄膜集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59163852A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198665A (ja) * 1985-02-27 1986-09-03 Nec Corp 半導体装置
JPH03209869A (ja) * 1990-01-12 1991-09-12 Nec Corp 容量絶縁膜の形成方法
JPH0560454U (ja) * 1991-03-29 1993-08-10 日本電気ホームエレクトロニクス株式会社 電気掃除機

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198665A (ja) * 1985-02-27 1986-09-03 Nec Corp 半導体装置
JPH03209869A (ja) * 1990-01-12 1991-09-12 Nec Corp 容量絶縁膜の形成方法
JPH0560454U (ja) * 1991-03-29 1993-08-10 日本電気ホームエレクトロニクス株式会社 電気掃除機

Similar Documents

Publication Publication Date Title
US3949275A (en) Electric thin-film circuit and method for its production
JPS59163852A (ja) 薄膜集積回路装置の製造方法
JPH0892785A (ja) 半導体装置の製造方法
JP2004356159A (ja) 半導体装置及びその製造方法
US3649392A (en) Thin-film circuit formation
US4200502A (en) Method for producing an electrical thin layer circuit
GB1368139A (en) Process for making contacts on thin layer circuits
JP2703756B2 (ja) 混成集積回路基板上に薄膜および厚膜抵抗を同時に形成する方法
JPH0480549B2 (ja)
JPH04171975A (ja) 容量素子及びその製造方法
JPS6347274B2 (ja)
JPS5942965B2 (ja) インタ−デイジタル構造のキヤパシタの製作方法
JPS5835958A (ja) 薄膜混成集積回路の製造方法
JPS58209125A (ja) 半導体装置の製造方法
JPS6041252A (ja) 混成集積回路の製造方法
JPS60219703A (ja) 梯子形抵抗体パタ−ン
JPH01152613A (ja) タンタル薄膜コンデンサの製造方法
JPH06326254A (ja) 抵抗素子の製造方法
JPH0917792A (ja) 半導体装置の製造方法
JPS63281443A (ja) 半導体装置の製造方法
JPS6136950A (ja) 半導体装置の製造方法
JPH1187308A (ja) 半導体装置の製造方法
JPH07245303A (ja) 金属薄膜抵抗体の製造方法
JPS6029223B2 (ja) 半導体装置の製造方法
JPH0685336A (ja) 集積回路用抵抗素子とその製造方法