JPS5933859A - 薄膜抵抗回路 - Google Patents
薄膜抵抗回路Info
- Publication number
- JPS5933859A JPS5933859A JP14451482A JP14451482A JPS5933859A JP S5933859 A JPS5933859 A JP S5933859A JP 14451482 A JP14451482 A JP 14451482A JP 14451482 A JP14451482 A JP 14451482A JP S5933859 A JPS5933859 A JP S5933859A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- circuit
- film
- passivation film
- film resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はデジタル−アナログ変換器（以下、Ｄ−Ａ変換
器という）などに用いられる高精度の薄膜抵抗回路に関
するものである。
器という）などに用いられる高精度の薄膜抵抗回路に関
するものである。
従来例の構成とその問題点
一般に、Ｄ−Ａ変換器においては、薄膜抵抗回路に形成
した各ビット電流の重みづけに対応する薄膜ラダー抵抗
の抵抗値調整によって高精度化をはかっている。
した各ビット電流の重みづけに対応する薄膜ラダー抵抗
の抵抗値調整によって高精度化をはかっている。
この抵抗値調整には、全んどがレーザ光を用いた機能ト
リミングｃ以下、レーザトリミングとい２・へ、−：゛ う）が行なわれているが、１２ビットを超える」：うな
高精度のＤ−Ａ変換器にあっては、必要かつ十分な性能
を再現するレーザトリミングが要求されている。しかも
、Ｄ−Ａ変換器の変換性能は、使用される周囲環境条件
の全体にわたって、その必要精度を維持する高信頼性を
保証しなければならない。
リミングｃ以下、レーザトリミングとい２・へ、−：゛ う）が行なわれているが、１２ビットを超える」：うな
高精度のＤ−Ａ変換器にあっては、必要かつ十分な性能
を再現するレーザトリミングが要求されている。しかも
、Ｄ−Ａ変換器の変換性能は、使用される周囲環境条件
の全体にわたって、その必要精度を維持する高信頼性を
保証しなければならない。
しかし、その精度を十分に高めること、およびその必要
精度を維持し得る信頼性を確保することは容易でない。
精度を維持し得る信頼性を確保することは容易でない。
なぜなら、薄膜抵抗回路を用いて構成する高精度のＤ−
Ａ変換器においては、薄膜抵抗回路を湿気、塵埃、不純
物イオンなどの外部汚染から保護する目的で、回路を覆
って形成するパッシベーション膜が不可欠であるが、こ
のパッシベーション膜によって、信頼性を確保できない
欠点や、レーザトリミングの加工精度の低下や困難さを
生じる欠点を有している。
Ａ変換器においては、薄膜抵抗回路を湿気、塵埃、不純
物イオンなどの外部汚染から保護する目的で、回路を覆
って形成するパッシベーション膜が不可欠であるが、こ
のパッシベーション膜によって、信頼性を確保できない
欠点や、レーザトリミングの加工精度の低下や困難さを
生じる欠点を有している。
この従来例について、基準電圧源回路や電流スイッチン
グ回路など通常の半導体技術を用いて形成する能動的回
路（以下、半導体回路という）と３、、、、 、。
グ回路など通常の半導体技術を用いて形成する能動的回
路（以下、半導体回路という）と３、、、、 、。
各ビット電流の重みづけに対応するラダー抵抗網回路や
基準電流を定めるリファレンス抵抗ナト、通常の薄膜形
成技術を用いて形成する薄膜抵抗回路が一体化構成され
たモノリンツクＤ−Ａ変換器を具体例にして、第１図を
参照して説明する。
基準電流を定めるリファレンス抵抗ナト、通常の薄膜形
成技術を用いて形成する薄膜抵抗回路が一体化構成され
たモノリンツクＤ−Ａ変換器を具体例にして、第１図を
参照して説明する。
第１図は、Ｄ−Ａ変換器チップ１１の断面図である。８
１などの半導体基板２の内部に形成された半導体素子３
上に、熱酸化またはＧ、Ｖ、Ｄ 法による５ｉ０２膜
４を形成し、この５１０２膜４をＮ１− ｃｒ系合金や
Ｏｒ −Ｓｉ系合金などの薄膜抵抗素子６を形成し、そ
れらの素子を電気的に接続し回路構成するＡｌ配線６を
形成する。そして、この半導体回路や簿膜抵抗回路を外
部汚染から保護するために、回路を覆って、５ｉ０２ま
たはＳｉＮのパッシベーション膜７のどちらかが選択さ
れて形成される。そして、このパッシベーション膜の一
部を８で示すように窓明けして、外部接続に必要な電極
取出しを行なうようにしている。
１などの半導体基板２の内部に形成された半導体素子３
上に、熱酸化またはＧ、Ｖ、Ｄ 法による５ｉ０２膜
４を形成し、この５１０２膜４をＮ１− ｃｒ系合金や
Ｏｒ −Ｓｉ系合金などの薄膜抵抗素子６を形成し、そ
れらの素子を電気的に接続し回路構成するＡｌ配線６を
形成する。そして、この半導体回路や簿膜抵抗回路を外
部汚染から保護するために、回路を覆って、５ｉ０２ま
たはＳｉＮのパッシベーション膜７のどちらかが選択さ
れて形成される。そして、このパッシベーション膜の一
部を８で示すように窓明けして、外部接続に必要な電極
取出しを行なうようにしている。
しかしながら、上述の８１０２または、ＳｉＮの単層の
パッシベーション膜は多くの問題をかかえている。例え
ば、５１０２ハソンベーンヨン膜ヲｏ、６〜１．５μの
厚さで形成したＤ−Ａ変換器にあっては、薄膜抵抗回路
に形成された薄膜ラダー抵抗のレーザＩ−ＩＪ ミンク
は、容易に十分な加工条件が求められ、しかも安定に変
換精度を高めることができる長所を有しているものの、
このＤ−Ａ変換器チップを樹脂封止パッケージに実装し
て、温度８５°Ｃ３湿度８６％Ｒ，Ｈの高温高湿試験や
１２１“Ｃ，２気圧のプレッシャークツカー試験などの
加速寿命試験を実施すると、薄膜抵抗回路にあるＮｉ
−Ｏｒ系合金または、Ｏｒ −Ｓｉ系合金の薄膜ラダー
抵抗などの抵抗変化率が時間と共に大きく増大し、レー
ザトリミングで得られた精度を著しく変化せしめ、Ｄ−
Ａ変換性能を劣化させるものであった。更に、これらの
試験において、Ａｌ配線が比較的容易に外部汚染を受け
て、断線あるいは配線間の短絡を生じ回路機能を停止す
るものまで発生する。これらは、５１０２パツシベーシ
ヨン膜がポーラスな膜質であって、十分なバソンベーン
ヨン効果を発揮してい々いことに起因している。
パッシベーション膜は多くの問題をかかえている。例え
ば、５１０２ハソンベーンヨン膜ヲｏ、６〜１．５μの
厚さで形成したＤ−Ａ変換器にあっては、薄膜抵抗回路
に形成された薄膜ラダー抵抗のレーザＩ−ＩＪ ミンク
は、容易に十分な加工条件が求められ、しかも安定に変
換精度を高めることができる長所を有しているものの、
このＤ−Ａ変換器チップを樹脂封止パッケージに実装し
て、温度８５°Ｃ３湿度８６％Ｒ，Ｈの高温高湿試験や
１２１“Ｃ，２気圧のプレッシャークツカー試験などの
加速寿命試験を実施すると、薄膜抵抗回路にあるＮｉ
−Ｏｒ系合金または、Ｏｒ −Ｓｉ系合金の薄膜ラダー
抵抗などの抵抗変化率が時間と共に大きく増大し、レー
ザトリミングで得られた精度を著しく変化せしめ、Ｄ−
Ａ変換性能を劣化させるものであった。更に、これらの
試験において、Ａｌ配線が比較的容易に外部汚染を受け
て、断線あるいは配線間の短絡を生じ回路機能を停止す
るものまで発生する。これらは、５１０２パツシベーシ
ヨン膜がポーラスな膜質であって、十分なバソンベーン
ヨン効果を発揮してい々いことに起因している。
−ページ
また、他の例として、ＳｉＮ パッシベーション膜を
０．２〜１．０μの厚さで形成したＤ−Ａ変換器にあっ
ては、薄膜抵抗回路にある薄膜ラダー抵抗のレーザトリ
ミングにおいて、良好なトリミング加工条件が求められ
ず、しかも抵抗調整の安定性に乏しいために、高精度の
Ｄ−Ａ変換性能を実現できない。これは、ｓｉｏ ２パ
ッンベ−ション膜に比較して、ＳｉＮバッシベー７ヨン
膜の膜質が緻密で強固な密着力を有しているために、前
述の高温高湿試験やプレッシャークンカー試験などに対
してパッシベーション効果を十分に発揮する長所を有し
ているものの、これが災いして、レーザトリミングによ
って焼失するＮｉ −Ｃｒ系または、ｃｒ−Ｓｉ系の薄
膜抵抗体材料の拡散現象全抑圧していることに起因して
、十分に精度を高めるレーザトリミングを阻害している
ものと考えられる。
０．２〜１．０μの厚さで形成したＤ−Ａ変換器にあっ
ては、薄膜抵抗回路にある薄膜ラダー抵抗のレーザトリ
ミングにおいて、良好なトリミング加工条件が求められ
ず、しかも抵抗調整の安定性に乏しいために、高精度の
Ｄ−Ａ変換性能を実現できない。これは、ｓｉｏ ２パ
ッンベ−ション膜に比較して、ＳｉＮバッシベー７ヨン
膜の膜質が緻密で強固な密着力を有しているために、前
述の高温高湿試験やプレッシャークンカー試験などに対
してパッシベーション効果を十分に発揮する長所を有し
ているものの、これが災いして、レーザトリミングによ
って焼失するＮｉ −Ｃｒ系または、ｃｒ−Ｓｉ系の薄
膜抵抗体材料の拡散現象全抑圧していることに起因して
、十分に精度を高めるレーザトリミングを阻害している
ものと考えられる。
以上の説明から明らか外ように、従来の８１０２ハソシ
ベーシヨン膜を形成した薄膜抵抗回路や、ＳｉＮハッシ
ベーション膜を形成した薄膜抵抗回路を用いたＤ−Ａ変
換器などで、その精度を十分に高めること、および信頼
性の保証には一長一短があり、製品化の実現を困難にし
ていた。
ベーシヨン膜を形成した薄膜抵抗回路や、ＳｉＮハッシ
ベーション膜を形成した薄膜抵抗回路を用いたＤ−Ａ変
換器などで、その精度を十分に高めること、および信頼
性の保証には一長一短があり、製品化の実現を困難にし
ていた。
発明の目的
本発明はこのような従来技術の問題点を解消し、高精度
化および、湿気、塵埃、不純物イオンなどの外部汚染か
ら回路を十分保護することを可能とした薄膜抵抗回路を
提供するものである。
化および、湿気、塵埃、不純物イオンなどの外部汚染か
ら回路を十分保護することを可能とした薄膜抵抗回路を
提供するものである。
発明の構成
本発明では上記目的を達成するため、基板上に形成され
た薄膜抵抗素子の上部に８１０２パツシベーシヨン膜ト
、更ニコの上ニＳＩＮハンシベーンヨン膜を形成してい
る。
た薄膜抵抗素子の上部に８１０２パツシベーシヨン膜ト
、更ニコの上ニＳＩＮハンシベーンヨン膜を形成してい
る。
実施例の説明
以下本発明の実施例について、従来例と同様にモノリシ
ックＤ−Ａ変換器を具体例にして説明するＯ 第２図は、本発明の一実施例に係るモノリシックＤ−Ａ
変換器チップ２１の断面図である。同図において、８１
基板１２の内部に通常の半導体技術を用いて一基準電圧
源回路や電流スイソチング７、、−２゜ 回路などを構成する半導体素子１３を形成した一部に、
熱酸化およびＣ０Ｖ、Ｄ 法によってＳｉＯ２膜１４
を３０００人〜８０００人の厚みで形成し絶縁層とする
。
ックＤ−Ａ変換器を具体例にして説明するＯ 第２図は、本発明の一実施例に係るモノリシックＤ−Ａ
変換器チップ２１の断面図である。同図において、８１
基板１２の内部に通常の半導体技術を用いて一基準電圧
源回路や電流スイソチング７、、−２゜ 回路などを構成する半導体素子１３を形成した一部に、
熱酸化およびＣ０Ｖ、Ｄ 法によってＳｉＯ２膜１４
を３０００人〜８０００人の厚みで形成し絶縁層とする
。
次に、このＳｉＯ２膜上に通常の薄膜技術を用いて各ビ
ット電流の重みづけに対応するラダー抵抗や基準電流を
定めるリファレンス抵抗などの薄膜抵抗回路を構成する
ため、Ｎｉ−０ｒ（ｓ○：２０）を抵抗材料として、１
００λ〜２００人の厚みを有するＮｉ −Ｃｒ系合金の
薄膜抵抗素子１６を形成する。なお、ここではＮｉ −
Ｃｒを使用したが、必要に応じてＯｒ −Ｓｉなどの抵
抗材料を使用しても良い。
ット電流の重みづけに対応するラダー抵抗や基準電流を
定めるリファレンス抵抗などの薄膜抵抗回路を構成する
ため、Ｎｉ−０ｒ（ｓ○：２０）を抵抗材料として、１
００λ〜２００人の厚みを有するＮｉ −Ｃｒ系合金の
薄膜抵抗素子１６を形成する。なお、ここではＮｉ −
Ｃｒを使用したが、必要に応じてＯｒ −Ｓｉなどの抵
抗材料を使用しても良い。
そして、これら半導体素子および薄膜抵抗素子などを電
気的に接続し１回路構成するＡ４配線１６を８０００Ａ
〜２００００人の厚みで形成するＯ 当然のことながら、とのＡ４配線を形成する前に、絶縁
層とした５１０２膜１４には半導体素子との接続に必要
なコンタクト窓をあけておく。
気的に接続し１回路構成するＡ４配線１６を８０００Ａ
〜２００００人の厚みで形成するＯ 当然のことながら、とのＡ４配線を形成する前に、絶縁
層とした５１０２膜１４には半導体素子との接続に必要
なコンタクト窓をあけておく。
次に、この半導体回路と薄膜抵抗回路を覆って保護する
ために、Ｃ、Ｖ、Ｄ 法によって５ｉ０２パソシヘー
／ヨン膜１９を１５００人〜３０００人の厚みで形成す
る。そして更に、この５１０２パソンベーシヨン膜を覆
って、Ｇ、”／、Ｄ 法によってＳｉＮパッシベーシ
ョン膜２０を３ｏｏＯ人〜１００００ ・人の厚みで
形成する。そして、この２層のパッシベーション膜の一
部を１８に示すように窓明けして、外部接続に必要な電
極取出しを行なう。この後、以上の工程で製造したモノ
リシックＤ−Ａ変換器の変換性能を十分に高精度化する
ために、薄膜抵抗回路に形成した薄膜ラダー抵抗の抵抗
値調整を行なうレーザトリミングを実施した。
ために、Ｃ、Ｖ、Ｄ 法によって５ｉ０２パソシヘー
／ヨン膜１９を１５００人〜３０００人の厚みで形成す
る。そして更に、この５１０２パソンベーシヨン膜を覆
って、Ｇ、”／、Ｄ 法によってＳｉＮパッシベーシ
ョン膜２０を３ｏｏＯ人〜１００００ ・人の厚みで
形成する。そして、この２層のパッシベーション膜の一
部を１８に示すように窓明けして、外部接続に必要な電
極取出しを行なう。この後、以上の工程で製造したモノ
リシックＤ−Ａ変換器の変換性能を十分に高精度化する
ために、薄膜抵抗回路に形成した薄膜ラダー抵抗の抵抗
値調整を行なうレーザトリミングを実施した。
本発明の薄膜抵抗回路では、Ｎｉ −Ｃｒ系合金の薄膜
抵抗素子上に、まず膜質のポーラスな５１０２ハソシベ
−ション膜が形成され、更にこの−にに膜質が緻密で強
固なＳｉＮパッシベーション膜が形成されることによっ
て、レーザトリミングによって焼失するＮ１− Ｃｒ系
合金の薄膜抵抗回路が５ｉ０２膜中へ拡散することを抑
圧することがないだめに、−ページ゛ 容易に最良のレーザトリミングの加工条件が求められる
とともに、安定な抵抗値調整を可能にして、十分な高精
度化が得られるＤ−Ａ変換性能を実現できる。しかも、
ＳｉＯ２膜とＳｉＮ膜の２層のパッシベーション膜に全
く損傷を与えることなく、Ｎ１−Ｃｒ系合金の薄膜ラダ
ー抵抗体のみをトリミングすることができる。
抵抗素子上に、まず膜質のポーラスな５１０２ハソシベ
−ション膜が形成され、更にこの−にに膜質が緻密で強
固なＳｉＮパッシベーション膜が形成されることによっ
て、レーザトリミングによって焼失するＮ１− Ｃｒ系
合金の薄膜抵抗回路が５ｉ０２膜中へ拡散することを抑
圧することがないだめに、−ページ゛ 容易に最良のレーザトリミングの加工条件が求められる
とともに、安定な抵抗値調整を可能にして、十分な高精
度化が得られるＤ−Ａ変換性能を実現できる。しかも、
ＳｉＯ２膜とＳｉＮ膜の２層のパッシベーション膜に全
く損傷を与えることなく、Ｎ１−Ｃｒ系合金の薄膜ラダ
ー抵抗体のみをトリミングすることができる。
更に、本実施例のモノリシックＤ−Ａ変換器チップを従
来例と同様に樹脂封止パッケージに実装して、従来例で
述べた高温高湿試験やプレッ７ヤークッカー試験を実施
した結果、薄膜抵抗回路にあるＮｉ −Ｃｒ系合金の薄
膜ラダー抵抗の抵抗変化率は著しく小さく、非常に安定
しているものであった。このため、レーザトリミングに
よって得られた高精度のＤ−Ａ変換性能を長時間にわた
って維持し、保証できることを確認した。まだ、従来例
で見られるごとく人ｌ配線に対する外部汚染もないもの
であった。
来例と同様に樹脂封止パッケージに実装して、従来例で
述べた高温高湿試験やプレッ７ヤークッカー試験を実施
した結果、薄膜抵抗回路にあるＮｉ −Ｃｒ系合金の薄
膜ラダー抵抗の抵抗変化率は著しく小さく、非常に安定
しているものであった。このため、レーザトリミングに
よって得られた高精度のＤ−Ａ変換性能を長時間にわた
って維持し、保証できることを確認した。まだ、従来例
で見られるごとく人ｌ配線に対する外部汚染もないもの
であった。
このように、本発明の薄膜抵抗回路は５１０２ノ＜ノシ
ベーション膜とＳｉＮパッシベーション膜との２層のバ
ンシベ＝ンヨン膜を形成することによって、レーザトリ
ミングの加工精度を向上するとともに、その薄膜抵抗回
路を用いたＤ−Ａ変換器などの変換性能の高精度化トリ
ミングを可能にし、更に、湿気、塵埃、不純物イオンな
どの外部汚染から回路を十分に保護するバッシベ＝ンヨ
ン効果をも著しく向上させ得る特徴を発揮するものであ
るＯ なお、上記した実施例では、パッシベーション膜の形成
をｃ、ｖ、ｎ 法によって実施したが、本発明は、こ
の形成法に限定されるものではなく、５１０２やＳｉＮ
の本質的な膜質を利用するものであって、スパッタ
法などの他の形成法によって形成したものにも適用が可
能である。
ベーション膜とＳｉＮパッシベーション膜との２層のバ
ンシベ＝ンヨン膜を形成することによって、レーザトリ
ミングの加工精度を向上するとともに、その薄膜抵抗回
路を用いたＤ−Ａ変換器などの変換性能の高精度化トリ
ミングを可能にし、更に、湿気、塵埃、不純物イオンな
どの外部汚染から回路を十分に保護するバッシベ＝ンヨ
ン効果をも著しく向上させ得る特徴を発揮するものであ
るＯ なお、上記した実施例では、パッシベーション膜の形成
をｃ、ｖ、ｎ 法によって実施したが、本発明は、こ
の形成法に限定されるものではなく、５１０２やＳｉＮ
の本質的な膜質を利用するものであって、スパッタ
法などの他の形成法によって形成したものにも適用が可
能である。
また、実施例ではモノリンツクＤ−Ａ変換器の薄膜抵抗
回路について説明したが、本発明の要旨はこれに限定さ
れるものではなく、薄膜抵抗回路の を用いる千６子部品においても同様に成立するものであ
る。
回路について説明したが、本発明の要旨はこれに限定さ
れるものではなく、薄膜抵抗回路の を用いる千６子部品においても同様に成立するものであ
る。
発明の効果
１１ページ
以上の説明のごとく、本発明はＤ−Ａ変換器などに用い
られる薄膜抵抗回路において、この回路上に８１０２バ
ンシベーシヨン膜を形成し、更に、ＳｉＮパンシベーシ
ョン膜を形成してその回路を覆うことによって、高精度
のレーザトリミングを可能にし、更にこの高精度の抵抗
性能を保証する高信頼性を実現し得るものであり、工業
上非常に大きな効果を発揮するものである。
られる薄膜抵抗回路において、この回路上に８１０２バ
ンシベーシヨン膜を形成し、更に、ＳｉＮパンシベーシ
ョン膜を形成してその回路を覆うことによって、高精度
のレーザトリミングを可能にし、更にこの高精度の抵抗
性能を保証する高信頼性を実現し得るものであり、工業
上非常に大きな効果を発揮するものである。
第１図は従来の薄膜抵抗回路を用いたモノリシックＤ−
Ａ変換器のチップを示す要部拡大断面図、第２図は本発
明の一実施例を用いたモノリシックＤ−Ａ変換器のチッ
プを示す要部拡大断面図である０ １２・・・・・・半導体基板、１３・・・・・・半導体
素子、１４・・・・・・５１０２膜、１５・・・・・・
薄膜抵抗素子、１６・・・・・・人β配線、１８・・・
・・・電極取出しの窓あけ部分、１９・・・・・・５１
０２パツシベーシヨン膜、２ｏ・・・・・・ｓｉＮパッ
シベーション膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
Ａ変換器のチップを示す要部拡大断面図、第２図は本発
明の一実施例を用いたモノリシックＤ−Ａ変換器のチッ
プを示す要部拡大断面図である０ １２・・・・・・半導体基板、１３・・・・・・半導体
素子、１４・・・・・・５１０２膜、１５・・・・・・
薄膜抵抗素子、１６・・・・・・人β配線、１８・・・
・・・電極取出しの窓あけ部分、１９・・・・・・５１
０２パツシベーシヨン膜、２ｏ・・・・・・ｓｉＮパッ
シベーション膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
Claims (1)
- 基板上に形成された薄膜抵抗素子上に、この薄膜抵抗素
子を覆うごとりＳｉＯ２パッシベーション膜とＳｉＮパ
ソ７ベーション膜をこの順序に積層してなる薄膜抵抗回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14451482A JPS5933859A (ja) | 1982-08-19 | 1982-08-19 | 薄膜抵抗回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14451482A JPS5933859A (ja) | 1982-08-19 | 1982-08-19 | 薄膜抵抗回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5933859A true JPS5933859A (ja) | 1984-02-23 |
Family
ID=15364118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14451482A Pending JPS5933859A (ja) | 1982-08-19 | 1982-08-19 | 薄膜抵抗回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933859A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03155660A (ja) * | 1989-07-28 | 1991-07-03 | Nippondenso Co Ltd | 半導体装置製造方法 |
| US5065222A (en) * | 1987-11-11 | 1991-11-12 | Seiko Instruments Inc. | Semiconductor device having two-layered passivation film |
| US6809344B2 (en) * | 2002-03-29 | 2004-10-26 | Fujitsu Quantum Devices Limited | Optical semiconductor device and method of fabricating the same |
| WO2010007560A3 (en) * | 2008-07-16 | 2010-05-14 | Koninklijke Philips Electronics N.V. | Semiconductor device and manufacturing method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56104460A (en) * | 1980-01-09 | 1981-08-20 | Tektronix Inc | Thin film hybrid circuit |
| JPS5750450A (en) * | 1980-09-11 | 1982-03-24 | Fujitsu Ltd | Semiconductor device |
-
1982
- 1982-08-19 JP JP14451482A patent/JPS5933859A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56104460A (en) * | 1980-01-09 | 1981-08-20 | Tektronix Inc | Thin film hybrid circuit |
| JPS5750450A (en) * | 1980-09-11 | 1982-03-24 | Fujitsu Ltd | Semiconductor device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5065222A (en) * | 1987-11-11 | 1991-11-12 | Seiko Instruments Inc. | Semiconductor device having two-layered passivation film |
| JPH03155660A (ja) * | 1989-07-28 | 1991-07-03 | Nippondenso Co Ltd | 半導体装置製造方法 |
| US6809344B2 (en) * | 2002-03-29 | 2004-10-26 | Fujitsu Quantum Devices Limited | Optical semiconductor device and method of fabricating the same |
| US7122393B2 (en) | 2002-03-29 | 2006-10-17 | Fujitsu Quantum Devices Limited | Optical semiconductor device and method of fabricating the same |
| WO2010007560A3 (en) * | 2008-07-16 | 2010-05-14 | Koninklijke Philips Electronics N.V. | Semiconductor device and manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2517503A1 (fr) | Substrat comportant un motif constitue d'un alliage d'or, d'un metal noble et d'un metal de base, le motif etant isole par des oxydes des metaux nobles et de base | |
| JPS5933859A (ja) | 薄膜抵抗回路 | |
| JPS6190445A (ja) | 半導体装置 | |
| CN110335730B (zh) | 一种薄膜电阻器及其制备方法 | |
| JPS60128651A (ja) | 半導体装置 | |
| JP2799028B2 (ja) | キャパシタ―を備えた半導体装置 | |
| US4539434A (en) | Film-type electrical substrate circuit device and method of forming the device | |
| JPS6116562A (ja) | 半導体装置 | |
| JPS6165464A (ja) | 厚膜多層基板における膜抵抗体の製造方法 | |
| JPS60227469A (ja) | 半導体装置 | |
| JPH05205913A (ja) | 金属皮膜固定抵抗器の製造方法 | |
| JP2570835B2 (ja) | 半導体装置の製造方法 | |
| JP2717166B2 (ja) | 半導体装置の製造方法 | |
| JPS60103668A (ja) | 半導体装置 | |
| JPH04221850A (ja) | 薄膜抵抗体 | |
| JPS59168666A (ja) | 半導体装置 | |
| JPH0233929A (ja) | 半導体装置 | |
| JPH0786004A (ja) | 薄膜抵抗材料及び薄膜抵抗器の製造方法 | |
| JPH06275781A (ja) | 薄膜抵抗体 | |
| JPH03171732A (ja) | 半導体装置 | |
| JPS6072254A (ja) | 半導体装置 | |
| JP3372109B2 (ja) | 半導体装置 | |
| JPS59167275A (ja) | 薄膜感熱記録ヘツド | |
| JPH02140955A (ja) | 半導体装置 | |
| JPH03133157A (ja) | 半導体装置の製造方法 |