JPS5824021B2 - ハイブリッドｉｃの膜生成方法 - Google Patents
ハイブリッドｉｃの膜生成方法Info
- Publication number
- JPS5824021B2 JPS5824021B2 JP54073473A JP7347379A JPS5824021B2 JP S5824021 B2 JPS5824021 B2 JP S5824021B2 JP 54073473 A JP54073473 A JP 54073473A JP 7347379 A JP7347379 A JP 7347379A JP S5824021 B2 JPS5824021 B2 JP S5824021B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- film
- lower electrode
- resistor
- hybrid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
- H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の詳細な説明】
本発明はハイブリッドＩＣの膜生成法の改良に関する。
従来、抵抗とコンデンサとを同一基板に形成するハイブ
リッドＩＣの膜生成法は第１図乃至第４図に示す如き工
程により膜生成を行なっている。
リッドＩＣの膜生成法は第１図乃至第４図に示す如き工
程により膜生成を行なっている。
この工程は先ず第１図に示す如く基板１の全面にコンデ
ンサ膜を生成させたのちエツチングを行なってコンデン
サの下部電極２となる部分と抵抗の端子３となる部分を
形成する。
ンサ膜を生成させたのちエツチングを行なってコンデン
サの下部電極２となる部分と抵抗の端子３となる部分を
形成する。
次に第２図の如くコンデンサの下部電極２の表面を陽極
酸化法により化成して酸化膜４を生成し、次いで基板の
全面に抵抗膜を生成させたのも第３図の如くエツチング
により所望の抵抗となる部分５を残して他の部分を除去
し、さらに抵抗となる部分５の安定化を行なうため化成
処理して酸化膜６を生成せしめる。
酸化法により化成して酸化膜４を生成し、次いで基板の
全面に抵抗膜を生成させたのも第３図の如くエツチング
により所望の抵抗となる部分５を残して他の部分を除去
し、さらに抵抗となる部分５の安定化を行なうため化成
処理して酸化膜６を生成せしめる。
次に第４図の如くコンデンサの下部電極２を再化成した
のち基板全面にＮｉ、Ｃｒ−Ａｕの皮膜を生成し、この
Ｎｉ−Ｃｒ−Ａｕ皮膜をエツチングしてコンデンサの上
部電極７を形成している。
のち基板全面にＮｉ、Ｃｒ−Ａｕの皮膜を生成し、この
Ｎｉ−Ｃｒ−Ａｕ皮膜をエツチングしてコンデンサの上
部電極７を形成している。
ところがこのような膜生成法では第５図の平面図に示す
ようなコンデンサ８に接続していない抵抗９があるよう
な場合には抵抗９の化成時に電流を流す必要から補助端
子１０を必要とする。
ようなコンデンサ８に接続していない抵抗９があるよう
な場合には抵抗９の化成時に電流を流す必要から補助端
子１０を必要とする。
また抵抗９．１１がコンデンサ８の下部電極１２と接続
されていることと、その厚さが１０００人程度と非常に
薄いためコンデンサ８の下部電極１２の再化成時にレジ
ストリークあるいはレジストピンホールにより化成され
て断線することがある。
されていることと、その厚さが１０００人程度と非常に
薄いためコンデンサ８の下部電極１２の再化成時にレジ
ストリークあるいはレジストピンホールにより化成され
て断線することがある。
本発明はこれらの欠点を改良するために案出されたもの
である。
である。
このため本発明においては、同一基板に抵抗とコンデン
サとを形成するハイブリッドＩＣの膜生成法において、
抵抗の端子とコンデンサの下部電極とは分離して形成し
１次いで該コンデンサの下部電極を化成してその表面に
酸化膜を生成したのち、基板の全面に抵抗膜を形成し、
次いで所要の抵抗となる部分を化成して酸化膜を生成し
たのち。
サとを形成するハイブリッドＩＣの膜生成法において、
抵抗の端子とコンデンサの下部電極とは分離して形成し
１次いで該コンデンサの下部電極を化成してその表面に
酸化膜を生成したのち、基板の全面に抵抗膜を形成し、
次いで所要の抵抗となる部分を化成して酸化膜を生成し
たのち。
エツチングにより酸化膜を生成した抵抗部分を残して他
の部分の抵抗膜を除去し、次いでコンデンサの下部電極
を再化成したのち、コンデンサの上部電極をニッケル・
クロム−金膜にて形成すると同時に前記下部電極と分離
して形成した抵抗端子を下部電極に接続することを特徴
とするものである。
の部分の抵抗膜を除去し、次いでコンデンサの下部電極
を再化成したのち、コンデンサの上部電極をニッケル・
クロム−金膜にて形成すると同時に前記下部電極と分離
して形成した抵抗端子を下部電極に接続することを特徴
とするものである。
以下、添付図面に基づいて本発明の実施例につき詳細に
説明する。
説明する。
本方法は先ず第６図に示す如く基板１の全面にコンデン
サ膜を生成し、これをエツチングしてコンデンサの下部
電極２と抵抗用の端子３および３ａを形成する。
サ膜を生成し、これをエツチングしてコンデンサの下部
電極２と抵抗用の端子３および３ａを形成する。
この抵抗用の端子３ａは従来コンデンサの下部電極２と
接続して形成されていたが本発明においてはこれを分離
して形成したことが特徴である。
接続して形成されていたが本発明においてはこれを分離
して形成したことが特徴である。
次に第７図の如くコンデンサの下部電極２の表面を陽適
酸化法により化成処理して酸化膜４を生成する。
酸化法により化成処理して酸化膜４を生成する。
次に第８図に示す如く基板１の全面に抵抗膜１３を生成
する。
する。
次に第９図の如くホトエツチング法により抵抗となる部
分のホトレジストに窓あけし抵抗膜１３の表面を化成し
て酸化膜６を形成する。
分のホトレジストに窓あけし抵抗膜１３の表面を化成し
て酸化膜６を形成する。
次にホトレジストを除去して抵抗膜１３のエツチングを
行なえば第１０図の如く酸化膜６のある部分はエツチン
グされず抵抗５が形成される。
行なえば第１０図の如く酸化膜６のある部分はエツチン
グされず抵抗５が形成される。
次にこの状態でコンデンサの下部電極２の再化成を行な
うのである。
うのである。
このとき抵抗５の端子３ａがコンデンサの下部電極２よ
り分離されているため抵抗５には電流が流れず、従って
化成されて断線するような恐れはない。
り分離されているため抵抗５には電流が流れず、従って
化成されて断線するような恐れはない。
次に第１１図の如くニッケル・クロム−金によりコンデ
ンサの上部電極７を形成する。
ンサの上部電極７を形成する。
このとき同時にコンデンサの下部電極２と抵抗の端子３
ａとをニッケル・クロム−金膜１４にて接続するのであ
る。
ａとをニッケル・クロム−金膜１４にて接続するのであ
る。
以上説明した如く本発明方法は抵抗体となる部分の化或
は全べての抵抗が抵抗膜で接続されているときに行なわ
れるため補助端子を用いる８髪はなく、またコンデンサ
の再化成時にはコンデンサと抵抗とは分離されているた
め抵抗が化成されて断線するようなことはなく、その製
造歩留りの向上を可能としたものである。
は全べての抵抗が抵抗膜で接続されているときに行なわ
れるため補助端子を用いる８髪はなく、またコンデンサ
の再化成時にはコンデンサと抵抗とは分離されているた
め抵抗が化成されて断線するようなことはなく、その製
造歩留りの向上を可能としたものである。
第１図乃至第４図は従来のハイブリッドＩＣの膜生成方
法の工程説明図、第５図はハイブリッドＩＣの部分平面
図、第６図乃至第１１図は本発明にかかるハイブリッド
ＩＣの膜生成方法の工程説明図である。 １・・・・・・基板、２・・・・・・コンデンサの下部
電極、３゜３ａ・・・・・・抵抗用端子、４，６・・・
・・・酸化膜、５・・・・・・抵抗、７・・・・・・コ
ンデンサの上部電極、１３・・・・・・抵抗膜、１４・
・・・・・ニッケル・クロム−金膜。
法の工程説明図、第５図はハイブリッドＩＣの部分平面
図、第６図乃至第１１図は本発明にかかるハイブリッド
ＩＣの膜生成方法の工程説明図である。 １・・・・・・基板、２・・・・・・コンデンサの下部
電極、３゜３ａ・・・・・・抵抗用端子、４，６・・・
・・・酸化膜、５・・・・・・抵抗、７・・・・・・コ
ンデンサの上部電極、１３・・・・・・抵抗膜、１４・
・・・・・ニッケル・クロム−金膜。
Claims (1)
- １ 同一基板に抵抗とコンデンサとを形成するハイブリ
ッドＩＣの膜生成法において、抵抗の端子とコンデンサ
の下部電極とは分離して形成し、次いで該コンデンサの
下部電極を化成してその表面に酸化膜を形成したのち、
基板の全面に抵抗膜を形成し、次いで所要の抵抗となる
部分を化成して酸化膜を生成したのち、エツチングによ
り酸化膜を生成した抵抗部分を残して他の部分の抵抗膜
を除去し、次いでコンデンサの下部電極を再化成したの
ち、コンデンサの上部電極をニッケル・クロム−金膜に
て形成すると同時に前記下部電極と分離して形成した抵
抗端子を下部電極に接続することを特徴とするハイブリ
ッドＩＣの膜生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54073473A JPS5824021B2 (ja) | 1979-06-13 | 1979-06-13 | ハイブリッドｉｃの膜生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54073473A JPS5824021B2 (ja) | 1979-06-13 | 1979-06-13 | ハイブリッドｉｃの膜生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55165666A JPS55165666A (en) | 1980-12-24 |
| JPS5824021B2 true JPS5824021B2 (ja) | 1983-05-18 |
Family
ID=13519272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54073473A Expired JPS5824021B2 (ja) | 1979-06-13 | 1979-06-13 | ハイブリッドｉｃの膜生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5824021B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0185619U (ja) * | 1987-11-27 | 1989-06-07 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51106054A (ja) * | 1975-03-14 | 1976-09-20 | Oki Electric Ind Co Ltd |
-
1979
- 1979-06-13 JP JP54073473A patent/JPS5824021B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51106054A (ja) * | 1975-03-14 | 1976-09-20 | Oki Electric Ind Co Ltd |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0185619U (ja) * | 1987-11-27 | 1989-06-07 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55165666A (en) | 1980-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100470541B1 (ko) | 리프트-오프처리에의한백금-금속패턴형성방법 | |
| US4496435A (en) | Method of manufacturing thin film circuits | |
| JPS5824021B2 (ja) | ハイブリッドｉｃの膜生成方法 | |
| JPH09199365A (ja) | 高周波インダクタの製造方法 | |
| US4200502A (en) | Method for producing an electrical thin layer circuit | |
| JPS62140451A (ja) | 多結晶シリコン抵抗及び配線の製造方法 | |
| JPS6347274B2 (ja) | ||
| JPS59163852A (ja) | 薄膜集積回路装置の製造方法 | |
| JPS63202953A (ja) | 半導体装置の製造方法 | |
| JPS59107769A (ja) | 半田流れ防止域の形成方法 | |
| JPS5830739B2 (ja) | 半導体デバイスの製造方法 | |
| JPS5617043A (en) | Manufacture of salient electrode for semiconductor element | |
| JPS5840849A (ja) | 薄膜配線回路 | |
| JPH07209116A (ja) | 圧力センサ | |
| JPS6032357B2 (ja) | 容量素子の製造方法 | |
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JPH01152613A (ja) | タンタル薄膜コンデンサの製造方法 | |
| JPS5950097B2 (ja) | 薄膜回路の製造方法 | |
| JPS5863158A (ja) | 半導体装置の製造方法 | |
| JPS628030B2 (ja) | ||
| JPS60261132A (ja) | 半導体装置の製造方法 | |
| JPH07106102A (ja) | 電子部品およびその製造方法 | |
| JPS5835958A (ja) | 薄膜混成集積回路の製造方法 | |
| JPS61287233A (ja) | 半導体装置の製造方法 | |
| JPS62299003A (ja) | 膜抵抗素子の製造方法 |