JPS59155948A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59155948A JPS59155948A JP3120983A JP3120983A JPS59155948A JP S59155948 A JPS59155948 A JP S59155948A JP 3120983 A JP3120983 A JP 3120983A JP 3120983 A JP3120983 A JP 3120983A JP S59155948 A JPS59155948 A JP S59155948A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring layer
- film
- holes
- etching rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の製造方法、特にデバイス形成時
に層間に生ずる段差を抑制して平坦化させるようにした
製造方法に関す不ものである。
に層間に生ずる段差を抑制して平坦化させるようにした
製造方法に関す不ものである。
従来の各側倒による半導体装置の製造方法、特にその配
線形成状態を第１図（，１ないしくｃ）に示す。
線形成状態を第１図（，１ないしくｃ）に示す。
すなわち、一般的には第１図（、）のように、通常。
半導体基板（１）上に絶縁膜（２）を形成させ、かっこ
の絶縁膜（２）にコンタクトホール（３）を開口した上
で配線層（４）を形成させる場合、この配線層（４）は
絶縁膜（２）上においてこそ、はｙ均一なカバレージを
呈するが、コンタクトホール（３）の部分では全体の平
坦化はおるか膜厚も不均一で、しかも部分（５ポおいて
は断線などの配線不良を発生することが知られている。
の絶縁膜（２）にコンタクトホール（３）を開口した上
で配線層（４）を形成させる場合、この配線層（４）は
絶縁膜（２）上においてこそ、はｙ均一なカバレージを
呈するが、コンタクトホール（３）の部分では全体の平
坦化はおるか膜厚も不均一で、しかも部分（５ポおいて
は断線などの配線不良を発生することが知られている。
そこで従来は第１図価）にみられるように、絶縁膜（２
）にＰ（リン）金含有させて熱処理を行なうことで、絶
縁膜（２）の端部をゆるやかにし、これによってコンタ
クトホール（３）での配線層（４）のカバレージを良く
したシ、あるいは第１図（ｃ）にみられるよ′うに、絶
縁膜（２）の端部をウェットエツチングなどで台形化し
て配線層（４）を形成させる方法などが開発され、実用
化されるに至っている。
）にＰ（リン）金含有させて熱処理を行なうことで、絶
縁膜（２）の端部をゆるやかにし、これによってコンタ
クトホール（３）での配線層（４）のカバレージを良く
したシ、あるいは第１図（ｃ）にみられるよ′うに、絶
縁膜（２）の端部をウェットエツチングなどで台形化し
て配線層（４）を形成させる方法などが開発され、実用
化されるに至っている。
しかし乍らこのような従来の方法では、完全な平坦化が
できないことから、デバイスの多層化に伴なう段差の増
大が、配線に対して与える影響を無視できず、また絶縁
膜にＰを含有させるものでは、リンガラスの生成によシ
耐湿性の点で問題を残しており、平坦化技術の開発が望
まれるところであった。
できないことから、デバイスの多層化に伴なう段差の増
大が、配線に対して与える影響を無視できず、また絶縁
膜にＰを含有させるものでは、リンガラスの生成によシ
耐湿性の点で問題を残しており、平坦化技術の開発が望
まれるところであった。
この発明は従来のこのような欠点に鑑み、多層デバイス
に適用するための平坦化技術を提案するものであって、
半導体基板のコンタクトを取シ出す一主面上に、エツチ
ング速度の遅い第１の絶縁膜と、エンチング速度の速い
第２の絶縁膜とを順次に形成し、かつこれら固結縁膜に
コンタクトホールを開口させたのちに、これらの上に配
線層を形成させ、さらにこの配線層のステップカバレン
ジの悪い開口端の一部をエツチング除去して、第２の絶
縁膜の端部を露出させ、これを同端部から選択的にエツ
チングすることによシ、この第２の絶縁膜、ひいては同
膜上の配線層をも除去して、第１の絶縁膜と厚さのはソ
等しい配線層をコンタクトホールの開口部内に残してそ
の平坦化を達成するようにしたことを特徴としている。
に適用するための平坦化技術を提案するものであって、
半導体基板のコンタクトを取シ出す一主面上に、エツチ
ング速度の遅い第１の絶縁膜と、エンチング速度の速い
第２の絶縁膜とを順次に形成し、かつこれら固結縁膜に
コンタクトホールを開口させたのちに、これらの上に配
線層を形成させ、さらにこの配線層のステップカバレン
ジの悪い開口端の一部をエツチング除去して、第２の絶
縁膜の端部を露出させ、これを同端部から選択的にエツ
チングすることによシ、この第２の絶縁膜、ひいては同
膜上の配線層をも除去して、第１の絶縁膜と厚さのはソ
等しい配線層をコンタクトホールの開口部内に残してそ
の平坦化を達成するようにしたことを特徴としている。
以下、この発明方法の一実施例につき、第２図および第
３図（ａ）ないしくｈ）を参照して詳細に説明する。
３図（ａ）ないしくｈ）を参照して詳細に説明する。
この実施例で得られる配線形成状態を第２図に示す。す
なわち、この第２図から明らかなように、この実施例で
は半導体基板（１）上にあって、絶縁膜（２）上は勿論
、コンタクトホール（３）上でも、殆んど段差のない、
平坦化された効果的な配線層（４）の構造を得るもので
ある。
なわち、この第２図から明らかなように、この実施例で
は半導体基板（１）上にあって、絶縁膜（２）上は勿論
、コンタクトホール（３）上でも、殆んど段差のない、
平坦化された効果的な配線層（４）の構造を得るもので
ある。
しかしてこの実施例方法としては、まず半導体基板（１
）上にエツチング速度の遅い第１の絶縁膜（２）を（第
３図（ａ））、またエツチング速度の速い第２の絶縁膜
（６）を（同図（ｂ））順次に形成し、かつこれらの各
膜（２） 、 （６）を通して、ドライエツチングなど
でコンタクトホール（３）を開口させる（同図（Ｃ））
。
）上にエツチング速度の遅い第１の絶縁膜（２）を（第
３図（ａ））、またエツチング速度の速い第２の絶縁膜
（６）を（同図（ｂ））順次に形成し、かつこれらの各
膜（２） 、 （６）を通して、ドライエツチングなど
でコンタクトホール（３）を開口させる（同図（Ｃ））
。
ついで前記コンタクトホール（３）内を含めて第２の絶
縁膜（６）上に配線層（４）を形成（同図（ｄ））する
が、このとき配線層（４）の厚さは、第１の絶縁層（２
）と同程度とし、その後この配線層（４）のステップカ
バレッジの悪い開口端の一部を稀薄な酸などによシ、第
２の絶縁Ｍ（６）の端面（力が露出するまでウェットエ
ツチングして除去する（同図（ｅ））。
縁膜（６）上に配線層（４）を形成（同図（ｄ））する
が、このとき配線層（４）の厚さは、第１の絶縁層（２
）と同程度とし、その後この配線層（４）のステップカ
バレッジの悪い開口端の一部を稀薄な酸などによシ、第
２の絶縁Ｍ（６）の端面（力が露出するまでウェットエ
ツチングして除去する（同図（ｅ））。
さらに続いて第１の絶縁膜（２）や配線層（４）を浸さ
ないか、または第２の絶縁膜（６）に比較して殆んどエ
ンチングされないエツチングの液を使用してエツチング
を行ない（同図（ｆ））、第２の絶縁膜（６）。
ないか、または第２の絶縁膜（６）に比較して殆んどエ
ンチングされないエツチングの液を使用してエツチング
を行ない（同図（ｆ））、第２の絶縁膜（６）。
ひいてはその上の配線層（４）を除去しく同図（ｇ））
、最後に再度配線層（４）を形成して完了する（同図（
ｈ））。
、最後に再度配線層（４）を形成して完了する（同図（
ｈ））。
なお前記実施例においては、単に基板と一層の配線につ
いてのみ述べだが、同様の作用を利用して多層配線とか
、三次元回路などの他のデバイスの形成をなしてよく、
まだ電気的に同様の作用をもつ物質であって、それぞれ
にエツチングレートのみ異なる物質を用いれば、単に絶
縁膜だけに限らず、他の電気的層間膜の形成に対しても
適用できることは勿論である。
いてのみ述べだが、同様の作用を利用して多層配線とか
、三次元回路などの他のデバイスの形成をなしてよく、
まだ電気的に同様の作用をもつ物質であって、それぞれ
にエツチングレートのみ異なる物質を用いれば、単に絶
縁膜だけに限らず、他の電気的層間膜の形成に対しても
適用できることは勿論である。
以上詳述したようにこの発明方法によれば、第１および
第２の絶縁膜のエツチングレートの差異を利用して、コ
ンタクトホール開口部を含む配線層の平坦化を図ったも
のであるから、デバイスの多層化に伴なう段差の増大に
充分に対処して、断線などのない良好な配線層の形成、
ひいては精度の高い半導体装置を得られる特長がある。
第２の絶縁膜のエツチングレートの差異を利用して、コ
ンタクトホール開口部を含む配線層の平坦化を図ったも
のであるから、デバイスの多層化に伴なう段差の増大に
充分に対処して、断線などのない良好な配線層の形成、
ひいては精度の高い半導体装置を得られる特長がある。
第１図（、ａ）ないしくｃ）は従来例による半導体装置
の配線形成状態をそれぞれに示す断面図、第２図はこの
発明方法によって得られる半導体装置の配線形成状態を
示す断面図、第３図（ａ）ないしくｈｌはこの発明方法
の一実施例を工程順に示すそれぞれ断面図である。 （１）・・・・半導体基板、（２） 、 （６）・・・
・第１゜第２の絶縁膜、（３）・・・・コンタクトホー
ル、（４）・・・・配線層。 代 理 人 葛 野 信 −手続補正書（
自発） ５８８．２３ 昭和 年 Ｕ１ヨ 特許庁長官殿 １、事件の表示 特願昭 ５８−３１２０９号２、
発明の名称 半導体装置の製造方法 ３、補正をする者 代表者片山仁へ部 ４、代理人 （１）明細書の図面の簡単な説明の欄 ６、補正の内容 （１） 明細書第６頁第１１行の「（ａ）ないしくＣ
）」を「（＆）〜（Ｃ）」と補正する。 （２）同書同頁第１４行の「（ａ）ないし０）」を「（
ａ）〜へ）」と補正する。 （３）図面の第３図（、）を別紙の通り補正する。 以 上
の配線形成状態をそれぞれに示す断面図、第２図はこの
発明方法によって得られる半導体装置の配線形成状態を
示す断面図、第３図（ａ）ないしくｈｌはこの発明方法
の一実施例を工程順に示すそれぞれ断面図である。 （１）・・・・半導体基板、（２） 、 （６）・・・
・第１゜第２の絶縁膜、（３）・・・・コンタクトホー
ル、（４）・・・・配線層。 代 理 人 葛 野 信 −手続補正書（
自発） ５８８．２３ 昭和 年 Ｕ１ヨ 特許庁長官殿 １、事件の表示 特願昭 ５８−３１２０９号２、
発明の名称 半導体装置の製造方法 ３、補正をする者 代表者片山仁へ部 ４、代理人 （１）明細書の図面の簡単な説明の欄 ６、補正の内容 （１） 明細書第６頁第１１行の「（ａ）ないしくＣ
）」を「（＆）〜（Ｃ）」と補正する。 （２）同書同頁第１４行の「（ａ）ないし０）」を「（
ａ）〜へ）」と補正する。 （３）図面の第３図（、）を別紙の通り補正する。 以 上
Claims (1)
- 半導体基板のコンタクトを取シ出す一主面上に、エツチ
ング速度の遅い第１の）絶縁膜と、エツチング速度の速
い第２の絶縁膜とを順次に形成し、かつこれら両絶縁膜
を通してコンタクトホールを開口させたのち、これらの
上に配線層を形成させ、まだこの配線層のステップカバ
レンジの悪い開口端の一部をエツチング除去して第２の
絶縁膜の端部を露出させ、さらにこの第２の絶縁膜を同
端部から選択的にエツチングして膜上の配線層と共に除
去し、第１の絶縁膜と厚さのはｙ等しい配線層を、コン
タクトホールの開口部内に残して平坦化することを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3120983A JPS59155948A (ja) | 1983-02-25 | 1983-02-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3120983A JPS59155948A (ja) | 1983-02-25 | 1983-02-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59155948A true JPS59155948A (ja) | 1984-09-05 |
Family
ID=12325035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3120983A Pending JPS59155948A (ja) | 1983-02-25 | 1983-02-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59155948A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07317946A (ja) * | 1993-03-01 | 1995-12-08 | Taimei Kinzoku Kogyo Kk | 形状記憶ばねを内蔵した自動開閉バルブ |
-
1983
- 1983-02-25 JP JP3120983A patent/JPS59155948A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07317946A (ja) * | 1993-03-01 | 1995-12-08 | Taimei Kinzoku Kogyo Kk | 形状記憶ばねを内蔵した自動開閉バルブ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61252649A (ja) | 改良された集積回路構造 | |
| JPS59155948A (ja) | 半導体装置の製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPS59155128A (ja) | 半導体装置の製造方法 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| JPS63208243A (ja) | 半導体装置の製造方法 | |
| JPS61222235A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPS62118539A (ja) | 多層配線の形成方法 | |
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPS5895839A (ja) | 半導体装置の製造方法 | |
| JPS6028245A (ja) | 多層配線半導体装置およびその製造方法 | |
| JPH09172075A (ja) | 半導体装置の多層配線における層間接続孔の製造方法 | |
| JPS60136336A (ja) | 半導体装置の製造方法 | |
| JPH0555164A (ja) | 半導体装置の製造方法 | |
| JPS5967653A (ja) | 多層配線とその製造方法 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPS6381833A (ja) | 半導体装置の製造方法 | |
| JPS61120445A (ja) | 半導体装置の製造方法 | |
| JPH01145835A (ja) | 半導体装置の製造方法 | |
| JPS62263656A (ja) | 半導体装置 | |
| JPH0415925A (ja) | 半導体装置の製造方法 | |
| JPS6155943A (ja) | 半導体装置の製造方法 | |
| JPH07326611A (ja) | 半導体装置の配線形成方法 |