JPS59132223A - ヒステリシスアンプ - Google Patents
ヒステリシスアンプInfo
- Publication number
- JPS59132223A JPS59132223A JP58006186A JP618683A JPS59132223A JP S59132223 A JPS59132223 A JP S59132223A JP 58006186 A JP58006186 A JP 58006186A JP 618683 A JP618683 A JP 618683A JP S59132223 A JPS59132223 A JP S59132223A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- terminal
- emitter
- hysteresis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はヒステリシスアンプとでる小信号の入力アンプ
に使用され石差動型のヒステリシスアンプに関ｆる〇 〔発明の技術的背景〕 第１図ン参照して従来装置の一構成例？説明するＣ、第
１図は一構成例の回路図である。対のｎｐｎトランジス
タ′ｌｒｌ、 ％のエミッタ端子には定電流源Ｉｏ％’
共通接続し、それぞれのベース１ｌｉｔｉｌ子には差動
入力？なｆ２つの入力信号ＶｓｗＶ＊Ｙ与えるーまたト
ランジスタＴｒ１のコレクタ端子にはｐｎｐ ）ランジ
スＴｒ＠、Ｔｒａのベース端子、ｐｎｐ トランジスタ
Ｔｒｓのコレクタ端子および抵抗Ｒ１の一端ケ共通接続
し、トランジスタＴｒ！のコレクタ端子にはＩ）ＨＰ）
ランジスタＴｒＩＩ、 Ｔｒ＠のベース端子、ｐｎｐ
）ランジスタＴｒａのコレクタ端子および抵抗Ｒ：の一
端？接ａ’ｆ ｂ ６そしてトランジスタＴｒｓ 、
Ｔｒｉ 、 Ｔｒｓ、Ｔｒ＠のエミッタ端子および抵抗
Ｒ，，Ｒ，は互いに共通接続する。差動出力はトランジ
スタＴｒｓ、、Ｔｒ＠のコレクタ端子から収り出される
。
に使用され石差動型のヒステリシスアンプに関ｆる〇 〔発明の技術的背景〕 第１図ン参照して従来装置の一構成例？説明するＣ、第
１図は一構成例の回路図である。対のｎｐｎトランジス
タ′ｌｒｌ、 ％のエミッタ端子には定電流源Ｉｏ％’
共通接続し、それぞれのベース１ｌｉｔｉｌ子には差動
入力？なｆ２つの入力信号ＶｓｗＶ＊Ｙ与えるーまたト
ランジスタＴｒ１のコレクタ端子にはｐｎｐ ）ランジ
スＴｒ＠、Ｔｒａのベース端子、ｐｎｐ トランジスタ
Ｔｒｓのコレクタ端子および抵抗Ｒ１の一端ケ共通接続
し、トランジスタＴｒ！のコレクタ端子にはＩ）ＨＰ）
ランジスタＴｒＩＩ、 Ｔｒ＠のベース端子、ｐｎｐ
）ランジスタＴｒａのコレクタ端子および抵抗Ｒ：の一
端？接ａ’ｆ ｂ ６そしてトランジスタＴｒｓ 、
Ｔｒｉ 、 Ｔｒｓ、Ｔｒ＠のエミッタ端子および抵抗
Ｒ，，Ｒ，は互いに共通接続する。差動出力はトランジ
スタＴｒｓ、、Ｔｒ＠のコレクタ端子から収り出される
。
第１図の一構成例において、対のトランジスタＴｒｌ
、 Ｔｒ！は互いに差動型となっており、そのため差動
入力（Ｖ″２− Ｙ、 ）の埴いかんにかかわらず、ト
ランジスタＴｒ４．Ｔｈｅのコレクタ電流の和は一定で
ある。すなわち、差動入力（１１−”ｌ’１ ）が増加
するとトランジスタＴｒ１のコレクタ電流が増加してト
ランジスタＴｒｌのコレクタ電流が減少し、逆に差動入
力（’ｉ”ｓ −ｖ’ｓ ）が増加ｆるとトランジスタ
Ｔｎのコレクタ電流が増加してトランジスタＴｒｔのコ
レクタ電流が減少ｆる。ところで、トランジスタＴｒ１
、 Ｔｒの出力（コレクタ）はそれぞれトランジスタ
Ｔ ｒｙ、、Ｔｒ ４のベース端子に与えられ、そのコ
レクタ端子？介して相手方（トランジスタＴｒ！、 Ｔ
ｒｌ ）のコレクタに正帰還されろようになっている。
、 Ｔｒ！は互いに差動型となっており、そのため差動
入力（Ｖ″２− Ｙ、 ）の埴いかんにかかわらず、ト
ランジスタＴｒ４．Ｔｈｅのコレクタ電流の和は一定で
ある。すなわち、差動入力（１１−”ｌ’１ ）が増加
するとトランジスタＴｒ１のコレクタ電流が増加してト
ランジスタＴｒｌのコレクタ電流が減少し、逆に差動入
力（’ｉ”ｓ −ｖ’ｓ ）が増加ｆるとトランジスタ
Ｔｎのコレクタ電流が増加してトランジスタＴｒｔのコ
レクタ電流が減少ｆる。ところで、トランジスタＴｒ１
、 Ｔｒの出力（コレクタ）はそれぞれトランジスタ
Ｔ ｒｙ、、Ｔｒ ４のベース端子に与えられ、そのコ
レクタ端子？介して相手方（トランジスタＴｒ！、 Ｔ
ｒｌ ）のコレクタに正帰還されろようになっている。
従って、第１図に示す一購成例のヒステリシス幅は、ト
ランジスタＴｒ４のベース電流とコレクタ電流との比に
よって求めろことができるので、ヒステリシス幅はトラ
ンジスタＴｒａのＨｆｅ （’に流増幅器）により変化
することになる〇 〔背景技術の問題点〕 上記の如〈従来装置では、トランジスタＴｒｌ、Ｔｒｔ
の出力がトランジスタＴｒａ 、 Ｔｒｉ ’ｚｔ介し
て相手側のコレクタに正帰還する構成となっているため
に。
ランジスタＴｒ４のベース電流とコレクタ電流との比に
よって求めろことができるので、ヒステリシス幅はトラ
ンジスタＴｒａのＨｆｅ （’に流増幅器）により変化
することになる〇 〔背景技術の問題点〕 上記の如〈従来装置では、トランジスタＴｒｌ、Ｔｒｔ
の出力がトランジスタＴｒａ 、 Ｔｒｉ ’ｚｔ介し
て相手側のコレクタに正帰還する構成となっているため
に。
素子（トランジスタ）が多くなって回路構成が複雑にな
り、またヒステリシス幅のばらつきが大きくなるなどの
欠点がある〇 〔発明の目的〕 本発明は上記の従来技術の欠点に鑑みてなされたもので
、素子数が少なくかつヒステリシス幅のばらつきの少な
いヒステリシスアンプ？提供′ｆること？目的とｆる。
り、またヒステリシス幅のばらつきが大きくなるなどの
欠点がある〇 〔発明の目的〕 本発明は上記の従来技術の欠点に鑑みてなされたもので
、素子数が少なくかつヒステリシス幅のばらつきの少な
いヒステリシスアンプ？提供′ｆること？目的とｆる。
〔発明の１ｇ要〕
上記の目的ケ実現″ｆるため本発明は、差動入カケなす
入力信号がベース端子に入力されろ一対の第１．第２の
トランジスタのコレクタ・端子？差動出力とし、エミッ
タ端子側に一対の抵抗Ｙ介してベース端子とコレクタ端
子が相互接続されかつエミッタ端子が定電流源に共通接
続された一対の第３、第４のトランジスタのコレクタ端
子ａＶ接続しｆコヒステリシスアンプヶ提供￥るもので
ある。
入力信号がベース端子に入力されろ一対の第１．第２の
トランジスタのコレクタ・端子？差動出力とし、エミッ
タ端子側に一対の抵抗Ｙ介してベース端子とコレクタ端
子が相互接続されかつエミッタ端子が定電流源に共通接
続された一対の第３、第４のトランジスタのコレクタ端
子ａＶ接続しｆコヒステリシスアンプヶ提供￥るもので
ある。
第２図および第３図に参照して本発明の一実施例？説明
ｆる。第２図は一実施例の回路図で１ｗｃ１図と同一要
素は同一符号で示すＩＮ ｎｐｎ ）ランジスタＴｒｎ
、 Ｔｒｔｚのエミッタ端子はそれぞれ抵抗Ｒｔ。
ｆる。第２図は一実施例の回路図で１ｗｃ１図と同一要
素は同一符号で示すＩＮ ｎｐｎ ）ランジスタＴｒｎ
、 Ｔｒｔｚのエミッタ端子はそれぞれ抵抗Ｒｔ。
Ｒ１の一端に接続し、抵抗Ｒ１の他端はｎｐｎ ）ラン
ジスタＴｒ１ｇのコレクタ端子およびｎｐｎ ）ランジ
スタＴｒｓ４のベース端子に接続し、抵抗Ｒ１の他端は
トランジスタＴｒ１４のコレクタ端子およびトランクＴ
ｒ １ｍ （’） ベース端子に接続する。また、トラ
ンジスタＴｈｔｓ ＋ Ｔｒｔ４のエミッタは定電流源
Ｉｏに共通接続ｆ７）。差動入力をなす入力信号Ｖ１＊
ＶｌはトランジスタＴｒｏ ｊ Ｔｒｔｓのベース端子
に力え、差動出力はトランジスタＴｒｕ 、 Ｔｈ５ｓ
のコレクタ端子より取り出て。
ジスタＴｒ１ｇのコレクタ端子およびｎｐｎ ）ランジ
スタＴｒｓ４のベース端子に接続し、抵抗Ｒ１の他端は
トランジスタＴｒ１４のコレクタ端子およびトランクＴ
ｒ １ｍ （’） ベース端子に接続する。また、トラ
ンジスタＴｈｔｓ ＋ Ｔｒｔ４のエミッタは定電流源
Ｉｏに共通接続ｆ７）。差動入力をなす入力信号Ｖ１＊
ＶｌはトランジスタＴｒｏ ｊ Ｔｒｔｓのベース端子
に力え、差動出力はトランジスタＴｒｕ 、 Ｔｈ５ｓ
のコレクタ端子より取り出て。
次に第２図の一実施例の動作？説明ｆる。なおトランジ
スタＴｒｔｓ ＋ Ｔｒｏｔのコレクタ１流’％’１ｌ
ｌＩｌ＆トランジスタＴｈｎ ｌ Ｔｒｔｓ 、 Ｔｒ
ｔｓ ＋ Ｔｒｌ４のベース−エミッタ間゛ｍ圧％’
％ｉｔ 、 ％ｍｓ 、 Ｖ＆ｉｓ ｔ Ｖｓｉ ａと
′ｆｂＱ差動入カケｖ、、ｖ、とｆると、 Ｖ、 −Ｖａｎ、−１１，Ｈｌ−Ｖｓｇ４＝ Ｖ、 −
Ｖｓｇ、−１；ｉ、Ｒ＊ −ｖ、、ｓ ＋・＋ （ｉ）
ここで、第２図の回路は差動型ゆえにＲ１＝Ｒｖ＝Ｒ。
スタＴｒｔｓ ＋ Ｔｒｏｔのコレクタ１流’％’１ｌ
ｌＩｌ＆トランジスタＴｈｎ ｌ Ｔｒｔｓ 、 Ｔｒ
ｔｓ ＋ Ｔｒｌ４のベース−エミッタ間゛ｍ圧％’
％ｉｔ 、 ％ｍｓ 、 Ｖ＆ｉｓ ｔ Ｖｓｉ ａと
′ｆｂＱ差動入カケｖ、、ｖ、とｆると、 Ｖ、 −Ｖａｎ、−１１，Ｈｌ−Ｖｓｇ４＝ Ｖ、 −
Ｖｓｇ、−１；ｉ、Ｒ＊ −ｖ、、ｓ ＋・＋ （ｉ）
ここで、第２図の回路は差動型ゆえにＲ１＝Ｒｖ＝Ｒ。
ｖ、、、、＝ｖ、Ｓ、 Ｖｌ！！＝％ｉ４ ト−ｒ
ｂト、式（１）ハｖ、 −１１Ｒ＝ｖ、 −Ｚ、Ｒ−（
２）となる。従って、差動入力電圧は Δｖ＝ｖ、 −ｖ。
ｂト、式（１）ハｖ、 −１１Ｒ＝ｖ、 −Ｚ、Ｒ−（
２）となる。従って、差動入力電圧は Δｖ＝ｖ、 −ｖ。
＝（Ｉ、 −Ｉ 、 ）Ｒ
となろ０従って相互コンダクタンスｇｍはとなる。
上記の関係ケグラフで示すと、第３図に示すようになる
。なお、横軸は４圧、縦軸は電流で、グラフの実線はｇ
ｍ＝■のときすなわちＲ，’＝Ｒ＊＝Ｒ＝００場合を示
し、破線はｇｍ ＝ １ ／ Ｈのとき、−ｆなわちＲ
＼Ｏ，Ｒ＼■のとき？示している。第３図から明らかな
ようにヒステリシス幅■。はＮ、？によび抵抗のみで定
まり、 ｇｍ ＝ ｌ／Ｈのときには％ ＝ＩＯ・１／
ｇｍ ＝ Ｉｓ−Ｒ と７．［７−１゜従ってヒステリシス幅がトランジスタ
のＨｆｅ（屯流増１１％率）に左右されない。
。なお、横軸は４圧、縦軸は電流で、グラフの実線はｇ
ｍ＝■のときすなわちＲ，’＝Ｒ＊＝Ｒ＝００場合を示
し、破線はｇｍ ＝ １ ／ Ｈのとき、−ｆなわちＲ
＼Ｏ，Ｒ＼■のとき？示している。第３図から明らかな
ようにヒステリシス幅■。はＮ、？によび抵抗のみで定
まり、 ｇｍ ＝ ｌ／Ｈのときには％ ＝ＩＯ・１／
ｇｍ ＝ Ｉｓ−Ｒ と７．［７−１゜従ってヒステリシス幅がトランジスタ
のＨｆｅ（屯流増１１％率）に左右されない。
なお、実施例としてｎｐｎｆｉ４トランジスタン弔いた
鳴合について説明したがｐｎｐ型トレンジスタン用いた
場合も同様の効果が得られろ。
鳴合について説明したがｐｎｐ型トレンジスタン用いた
場合も同様の効果が得られろ。
上述の如く本発明によれば、差動入力？なす入力信号が
ベース端子に入力される一対の第１、第２のトランジス
タのコレクタ端子ケ差峙出力とし、エミッタ端子側に一
対の抵抗ケ介して、ベース端子とコレクタ端子が相互接
続されかつエミッタ端子が定電流源に共通接続された一
対の第３．第４のトランジスタのコレクタ端子側？接続
したので、ヒステリシス幅のばらつきが少なく、かつ素
子数が少なくて回路構成の浦皐なヒステリシスアンプ？
得ることができる。まＴ二、ヒステリシス幅は抵抗（Ｒ
１＝ Ｒｔ ）の値のみによって決まるために。
ベース端子に入力される一対の第１、第２のトランジス
タのコレクタ端子ケ差峙出力とし、エミッタ端子側に一
対の抵抗ケ介して、ベース端子とコレクタ端子が相互接
続されかつエミッタ端子が定電流源に共通接続された一
対の第３．第４のトランジスタのコレクタ端子側？接続
したので、ヒステリシス幅のばらつきが少なく、かつ素
子数が少なくて回路構成の浦皐なヒステリシスアンプ？
得ることができる。まＴ二、ヒステリシス幅は抵抗（Ｒ
１＝ Ｒｔ ）の値のみによって決まるために。
微妙にヒステリシス幅ン変えられ、汎用性に富むという
特有の効果がある。本発明のヒステリシスアンプは、モ
ータドライブＩＣ等のように入力がホール累子寺の場合
特に有効である。
特有の効果がある。本発明のヒステリシスアンプは、モ
ータドライブＩＣ等のように入力がホール累子寺の場合
特に有効である。
第１図は従来装置の一構成例の回路図、車２図は本発明
の一実施例の回路図、第３図は第２図の一実施例の動作
？説明ｆるグラフである。 Ｔｒ １＋ Ｔｒ＊ Ｉ ＴｒｎゝＴｒ＋４１０ｒ１ｐ
ｒ１トランジスタ。 ’Ｉ’ｒｓ〜Ｔｒ＠・・・ｐｎｐ トランジスタ、Ｒ１
，Ｒ黛・・・抵抗、ＩＯ・・・定電流源。
の一実施例の回路図、第３図は第２図の一実施例の動作
？説明ｆるグラフである。 Ｔｒ １＋ Ｔｒ＊ Ｉ ＴｒｎゝＴｒ＋４１０ｒ１ｐ
ｒ１トランジスタ。 ’Ｉ’ｒｓ〜Ｔｒ＠・・・ｐｎｐ トランジスタ、Ｒ１
，Ｒ黛・・・抵抗、ＩＯ・・・定電流源。
Claims (1)
- それぞれのベース端子に第１．第２の入力信号が与えら
れる第１．第２のトランジスタと、それぞれのエミッタ
端子が定電流源に共通接続された第３．ｍ４のトランジ
スタと、一端が前記第１のトランジスタのエミッタ端子
に接続されかつ他端が前記第３のトランジスタのコレク
タ端子および前記第４のトランジスタのベース端子に接
続された第１の抵抗と、一端が前記第２のトランジスタ
のエミッタ端子に接続されかつ他端が前記第４のトラン
ジスタのコレクタ端子および前記部３のトランジスタの
ベース端子に接続された第２の抵抗とン備え、前記第１
．第２のトランジスタのコレクタ端子から差動出力を収
り出てヒステリシスアン゛ブ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58006186A JPS59132223A (ja) | 1983-01-18 | 1983-01-18 | ヒステリシスアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58006186A JPS59132223A (ja) | 1983-01-18 | 1983-01-18 | ヒステリシスアンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59132223A true JPS59132223A (ja) | 1984-07-30 |
Family
ID=11631521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58006186A Pending JPS59132223A (ja) | 1983-01-18 | 1983-01-18 | ヒステリシスアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59132223A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276544A (ja) * | 1985-09-28 | 1987-04-08 | Fujitsu Ltd | 集積回路 |
| JPH03112214A (ja) * | 1989-09-27 | 1991-05-13 | Toshiba Corp | 電圧比較回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5229140A (en) * | 1975-09-01 | 1977-03-04 | Toshiba Corp | Multi-amplifier system |
-
1983
- 1983-01-18 JP JP58006186A patent/JPS59132223A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5229140A (en) * | 1975-09-01 | 1977-03-04 | Toshiba Corp | Multi-amplifier system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276544A (ja) * | 1985-09-28 | 1987-04-08 | Fujitsu Ltd | 集積回路 |
| JPH03112214A (ja) * | 1989-09-27 | 1991-05-13 | Toshiba Corp | 電圧比較回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11504791A (ja) | 演算増幅器 | |
| JPH02301308A (ja) | ゲイン可変回路 | |
| GB2210221A (en) | Programmable gain amplifier | |
| JPS59132223A (ja) | ヒステリシスアンプ | |
| JPH09331220A (ja) | 利得可変増幅器 | |
| JPH0527282B2 (ja) | ||
| JPS60236509A (ja) | 差動可変増幅回路 | |
| JPH0425210A (ja) | 出力電圧制御回路 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPH0753299Y2 (ja) | 電力増幅回路 | |
| JPS61164310A (ja) | 増幅回路 | |
| JPH06164262A (ja) | 飽和防止回路 | |
| JPH0330828B2 (ja) | ||
| JPH0818395A (ja) | フィルター回路 | |
| JPH0151207B2 (ja) | ||
| JPH0754893B2 (ja) | レベルシフト回路 | |
| JPH04132091A (ja) | ピークホールド回路 | |
| JPS6275818A (ja) | カレントミラ−回路 | |
| JPH0918252A (ja) | 高電圧演算増幅器の出力段 | |
| JPH05343920A (ja) | 正負波形分離回路 | |
| JPS6024711A (ja) | 増幅回路 | |
| JPS61172433A (ja) | スイツチング回路 | |
| JPH104326A (ja) | 利得制御回路 | |
| JPS58107706A (ja) | カレントミラ−回路 | |
| JPH0432311A (ja) | フィルタ回路 |