JPS59132163A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59132163A
JPS59132163A JP531583A JP531583A JPS59132163A JP S59132163 A JPS59132163 A JP S59132163A JP 531583 A JP531583 A JP 531583A JP 531583 A JP531583 A JP 531583A JP S59132163 A JPS59132163 A JP S59132163A
Authority
JP
Japan
Prior art keywords
electrode wiring
film
heat treatment
metal
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP531583A
Other languages
English (en)
Inventor
Hirosaku Yamada
山田 啓作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP531583A priority Critical patent/JPS59132163A/ja
Publication of JPS59132163A publication Critical patent/JPS59132163A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は半導体装置に係シ、特にその電極算線の改良に
関する。
〔従来技術とその問題点〕
従来半導体装置において、電極配線としてはA/や多結
晶Siが多く用いられてきた。しかし、Al配線はその
融点が低いことから、配線形成後め熱処理は約500υ
以下に限定される。一方多結晶Si配線は高温熱処理に
耐えられるが、不純物を十分添加してもその比抵抗はA
A等の金属に比べて高い。そこで最近は、高融点金属で
あるMOやWが高笛厩半導体集積回路の電極配線として
注目されている。これらの金属は、十分高温熱処理に耐
えられ、しかも比抵抗は多結晶Siに比べて十分低い。
ところが、 MoやWは、高温熱処理によってSt層と
の接触抵抗が上昇する傾向を示すことが最近例らかにさ
れた。そのデータの一例を第1図に示す。これは約、;
oooXのMO配線をN2ガス中で30分熱処理したと
きの10Ωんのn型層との接触抵抗Re(Ω・d)を熱
処理温度を変えて測定したデータである(TOHRU 
MOCHIZUKI  et、al、IEEETRAN
SACTIONS ON ELECTRON DEVI
CES。
Vol、、ED−27’、No、 8 、August
 1980 、 p、 1431  よシ転載)。図か
ら明らかなように、ρ8は熱処理温度6上昇、と共に低
下しているのに対し、Rcは約800°C近辺から急激
に上昇する。この接触抵抗RCの熱処理による上昇は、
シリサイド形成時に含まれる酸素あるいは熱処理雰囲気
中の酸素が、高融点金属と基板との界面に凝集して半絶
縁層を形成抗の上昇は、コンタクトポールを小さくして
集積回路の高密度集積化を図る上で大きな障害となる。
〔発明の目的〕
本発明は、 IVIoまたはWを電極配線として用い、
しかも高温熱処理によってもその電極配線と基板との接
触抵抗の増大をもたらさないようにした半導体装置を提
供するものである。
〔発明の概要〕
本発明は、 MoまたはWからなる電極配線中に、酸化
物生成自由エネルギーがStのそれよシ小巧い金属(例
えばMg、Th、Uなど)またはそのシリサイドを含有
量せたことを特徴とする。この金属の含有量A、電極配
線中のMoまたWに対して原子比で10%以下とするこ
とが、電極配線の高融点また低抵抗という特性を維持す
る上で好ましい。またこれらの金属またはそ、のシリサ
イドは、電極配−線中の少くともSi基板と接触をなす
領域に含有させればよく、その含有のさせ方としては、
電極配線中に層をなしてもよいし均一に分散させてもよ
い。
〔発明の効果〕
本発明によれば、電極配線中に含有させた金属まだはそ
のシリサイドが高温熱処理中に徐々に酸化させることに
より、′電極配線とSi基板の界面での酸化物の凝集が
防止される結果、電極配線の接触抵抗の上昇が抑えられ
る。従って、コンタクトホールを小さくして高密度集積
化した半導体装置の高性能化が図られる。
〔発明の実施例〕
本発明の実施例を第2図を用いて説明す為。
図は接触抵抗測定用試料の製造工程を示している。
まずp型St基板1に5i02膜2のマスクを形成し、
Asまたはpをイオン注入してn層3を形成する(aX
Asの場合は加速エネルギー40 KeV 、、 Pの
場合25KeVで、いずれもドーズ量5X 10 ” 
/cr/lとする。
その後、CVD法によp 5i02膜4を形成してコン
タクトホールをあける(b)。本実施例の場合イオン注
入層に対して、CVDに伴う550’0,1時間の熱処
理以外に格別な活性化処理を行わなかったが、例HfS
i2膜6、再び1500XのMo膜51−をスパッタ法
により形成し、これらの積層膜をパターニングしてn+
層3にコンタクトすルミ極配線を形成する(c)。そし
てこの状態でN2ガス雰囲気中で30分の熱処理を施し
、CVD法により 5i02膜1を形成し、コンタクト
穴あけを行ってAl配線8を形成した(d)にうして得
られた試料−について、MO膜配線°と基板との接触抵
抗ReをN2ガス中での熱処理温度を変えて測定した結
果を第3図に示す。第3図には、Mo膜のみで電極配線
を構成した場合のデータを併せて示した。図から明らか
なように、Moのみ(曲線A)の電極配線はs o o
 ’cを越えるとReが急激に増加するのに対し、本実
施例の場合(曲線B)には1000’Oの熱処理によっ
てもReの増加は殆んどない。
従って本実施例の電極配線を各種の高密度集積回路に適
用すれば、その高性能化を達成することができる。
【図面の簡単な説明】
第1図はMo配線のn型りt層に対する接触抵抗および
シート抵抗の熱処理温度による変化を示す図、第2図(
a)〜(d)は本発明の一実施例の試料製造工程を示す
図、第3図は得られた試料の電極配線とn型層との接触
抵抗の熱処理温度による変化を、従来の電極配線と比較
して示す図である。 1−p型Si基板、3− n型層、51,52・・・M
o膜、6・・・Hf5iz膜。 第  1 図 熱処理温度(・C) 第2図

Claims (1)

    【特許請求の範囲】
  1. (1)モリブデンまたはタングステンからなる電極配線
    を有する半導体装置において、前記電極配線中に、酸化
    物生成自由エネルギーがSiのそれよシ/J%さい金属
    であるMg、Be、Th、Uから選ばれる少なくとも一
    種又はそれらのシリサイドを含有させ、その電極配線中
    の含有量がMoまたはWに対する原子比で10%以下で
    ある −″−°− 域母半導体装置。
JP531583A 1983-01-18 1983-01-18 半導体装置 Pending JPS59132163A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP531583A JPS59132163A (ja) 1983-01-18 1983-01-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP531583A JPS59132163A (ja) 1983-01-18 1983-01-18 半導体装置

Publications (1)

Publication Number Publication Date
JPS59132163A true JPS59132163A (ja) 1984-07-30

Family

ID=11607825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP531583A Pending JPS59132163A (ja) 1983-01-18 1983-01-18 半導体装置

Country Status (1)

Country Link
JP (1) JPS59132163A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62298169A (ja) * 1986-06-18 1987-12-25 Matsushita Electric Ind Co Ltd 半導体装置
JPH11340426A (ja) * 1998-03-24 1999-12-10 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2002237589A (ja) * 2001-02-08 2002-08-23 Sony Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62298169A (ja) * 1986-06-18 1987-12-25 Matsushita Electric Ind Co Ltd 半導体装置
JPH11340426A (ja) * 1998-03-24 1999-12-10 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2002237589A (ja) * 2001-02-08 2002-08-23 Sony Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPS616822A (ja) ドーパントの外拡散を禁止する方法及び半導体装置
JPH10209168A (ja) 半導体装置の製造方法
JPS59132163A (ja) 半導体装置
JP2841386B2 (ja) 半導体装置およびその製造方法
KR950034592A (ko) 실리사이드막을 갖는 반도체 집적 회로 장치의 제조 방법
JPS59200418A (ja) 半導体装置の製造方法
JPS609160A (ja) 半導体装置およびその製造方法
JPS6032361A (ja) 半導体装置用電極配線の製造方法
JPH03120722A (ja) アルミニウム配線
JPS59177926A (ja) 半導体装置の製造方法
JPS5916361A (ja) 半導体装置の製造方法
JPS6197823A (ja) 半導体装置の製法
JPS59168666A (ja) 半導体装置
JPS5832469A (ja) 半導体装置及びその製造方法
JPS62147757A (ja) 抵抗形成法
JPS5846052B2 (ja) 半導体装置の製造方法
JPH0689869A (ja) 半導体素子の製造方法
JPS6060719A (ja) 化合物半導体集積回路装置の製造法
Smeltzer Refractory gate technology for radiation hardened circuits
JPS59111367A (ja) 半導体装置の製造方法
JPS593869B2 (ja) シリコンゲ−ト型電界効果半導体装置の製造方法
JPH0770543B2 (ja) トランジスタの製造方法
JPS6169174A (ja) 半導体装置
JPS5933825A (ja) 半導体装置の製造方法
JP2991121B2 (ja) 半導体装置およびその製造方法