KR950034592A - 실리사이드막을 갖는 반도체 집적 회로 장치의 제조 방법 - Google Patents

실리사이드막을 갖는 반도체 집적 회로 장치의 제조 방법 Download PDF

Info

Publication number
KR950034592A
KR950034592A KR1019950013115A KR19950013115A KR950034592A KR 950034592 A KR950034592 A KR 950034592A KR 1019950013115 A KR1019950013115 A KR 1019950013115A KR 19950013115 A KR19950013115 A KR 19950013115A KR 950034592 A KR950034592 A KR 950034592A
Authority
KR
South Korea
Prior art keywords
film
forming
ferromagnetic material
sputtering
integrated circuit
Prior art date
Application number
KR1019950013115A
Other languages
English (en)
Inventor
유끼노부 무라오
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR950034592A publication Critical patent/KR950034592A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

개제된 반도체 집적 회로 장치의 제조 방법은 금속막(108) 및 실리사이드막(109)을 형성하는 단계들을 포함한다. 금속막은(108)은 스피터링 공정에 의해 단결정 실리콘 확산층(106) 및 다결정 실리콘막(105)의 노출된 표면을 포함하는 표면 전역에 형성된다. 실리사이드막(109)는 실리콘이 금속막의 금속 조성물과 반응하도록 열처리에 의해 형성된다. 금속막(108) 중 비반응 부분은 에칭 제거된다. 따라서, 강자성 물질을 포함하는 균일한 두께의 막을 형성할 수 있다.

Description

실리사이드막을 갖는 반도체 집적 회로 장치의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A-3E도는 본 발명에 따른 제조 방법의 제1실시예의 순차적 단계를 도시하는 부분단면도.

Claims (6)

  1. 단결정(single-crystal) 실리콘 확산층(106) 및 다결정 실리콘막(105) 중 하나의 노출된 표면을 갖는 반도체 기판 상에 선정된 금속 조성물을 갖는 금속막(108)을 스퍼터링에 의해 형성하는 제1단계; 및 실리콘이 상기 금속막의 금속 조성물과 반응하도록 열처리를 수행함으로써, 실리사이드막(109)를 형성하는 제2단계를 포함하며, 상기 제1단계에서의 상기 스퍼터링은 실리사이드막을 형성하기 위해, 강자성(ferromaagnetic) 물질에 반강자성(antiferromaagnetic) 물질 및 통상 자성 물질 중 적어도 한 종류의 물질을 첨가함으로써 구비된 타겟을 사용하여 수행되는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  2. 제1항에 있어서, 상기 강자성 물질은 코발트(Co) 및 니켈(Ni) 중 하나이며, 상기 반강자성 물질은 몰리브덴(Mo) 및 텅스텐(W)이며, 상기 통상 자성 물질은 티타늄(Ti) 및 지르코늄(Zr), 헬프늄(Hf) 및 탄탈(Ta)인 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  3. 실리콘 반도체 기판 상에 형성된 게이트 절연막(104) 상에 다결정 실리콘의 게이트 전극(105)를 형성하며, 마스크로 사용되는 게이트 전극(105)가 있는 반도체 기판의 표면 부분에 불순물을 도핑함으로써 저불순물 농도의 확산층(106a)을 형성하는 제1단계; 게이트 전극(105)의 측면 상에 절연체인 측벽(side-wall;107)을 형성하며, 마스크로 사용되는 게이트 전극(105) 및 측벽(107)이 있는 반도체 기판의 표면 부분에 불순물을 도핑함으로써 고 불순물 농도의 확산층(106b)을 형성하는 제2단계; 고 불순물 농도층(106b) 및 게이트 전극(105)의 노출된 표면을 포함하는 반도체 기판 표면 전역에 선정된 조성물을 갖는 금속막(108)을 스퍼터링에 의해 형성하는 제3단계; 및 실리콘이 상기 금속막의 상기 금속 조성물과 반응하도록 열처리를 수행함으로써, 실리사이드막9109)를 형성하는 제4단계를 포함하며, 상기 제1단계에서의 상기 스퍼터링은 실리사이드막을 형성하기 위해, 강자성 물질에 반강자성 물질 및 통상 자성 물질 중 적어도 한 종류의 물질을 첨가함으로써 구비된 타겟을 사용하여 수행되며, 상기 강자성 물질은 코발트(Co) 및 니켈(Ni) 중 하나이며, 상기 반강자성 물질은 몰리브덴(Mo) 및 텅스텐(W)이며, 상기 통상 자성 물질은 티타늄(Ti) 및 지르코늄(Zr), 헬프늄(Hf) 및 탄탈(Ta)인 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  4. 제1항에 있어서, 상기 스퍼터링은 마그네트론 스퍼터링 공정에 의해 이루어지는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  5. 제1항에 있어서, 상기 타겟은 강자성 물질에 90원자%의 상기 강자성 물질 및 상기 통상 자성 물질 중 하나를 첨가함으로써 구비되는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  6. 제1항에 있어서, 상기 열처리는 램프 어닐링 공정에(lamp annealing process)의해 이루어지는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950013115A 1994-05-26 1995-05-25 실리사이드막을 갖는 반도체 집적 회로 장치의 제조 방법 KR950034592A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-134883 1994-05-26
JP6134883A JP2570179B2 (ja) 1994-05-26 1994-05-26 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
KR950034592A true KR950034592A (ko) 1995-12-28

Family

ID=15138742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950013115A KR950034592A (ko) 1994-05-26 1995-05-25 실리사이드막을 갖는 반도체 집적 회로 장치의 제조 방법

Country Status (2)

Country Link
JP (1) JP2570179B2 (ko)
KR (1) KR950034592A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100329749B1 (ko) * 1995-12-23 2002-11-13 주식회사 하이닉스반도체 반도체소자의코발트실리사이드막을이용한모스트랜지스터형성방법
KR100400288B1 (ko) * 1996-12-31 2003-12-31 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조방법
US6693001B2 (en) 1997-03-14 2004-02-17 Renesas Technology Corporation Process for producing semiconductor integrated circuit device
US6022801A (en) 1998-02-18 2000-02-08 International Business Machines Corporation Method for forming an atomically flat interface for a highly disordered metal-silicon barrier film
US6384478B1 (en) 1998-05-06 2002-05-07 Conexant Systems, Inc. Leadframe having a paddle with an isolated area
US6335564B1 (en) 1998-05-06 2002-01-01 Conexant Systems, Inc. Single Paddle having a semiconductor device and a passive electronic component
FR2793888B1 (fr) * 1999-05-20 2002-06-28 Saint Gobain Vitrage Dispositif electrochimique
JP4680433B2 (ja) * 2001-07-04 2011-05-11 ルネサスエレクトロニクス株式会社 コンタクト形成方法、及び半導体装置の製造方法
US7183182B2 (en) * 2003-09-24 2007-02-27 International Business Machines Corporation Method and apparatus for fabricating CMOS field effect transistors

Also Published As

Publication number Publication date
JP2570179B2 (ja) 1997-01-08
JPH07321069A (ja) 1995-12-08

Similar Documents

Publication Publication Date Title
JP7257563B2 (ja) 半導体装置
KR100479793B1 (ko) 실리사이드 제조 방법 및 처리 방법
TWI288432B (en) Semiconductor device and method for manufacturing the same
TWI447913B (zh) 具有減少之閘極氧化物洩漏的取代金屬閘極電晶體
JP4521327B2 (ja) 半導体装置の製造方法
TWI588902B (zh) 形成包含矽化及非矽化電路元件之半導體結構的方法
KR0147242B1 (ko) 내화성 금속 규화물 형성부를 가진 반도체 장치의 제조방법
JP3045946B2 (ja) 半導体デバイスの製造方法
JP2004172571A (ja) ニッケルサリサイド工程を利用した半導体素子の製造方法
US20070158702A1 (en) Transistor including flatband voltage control through interface dipole engineering
KR950034592A (ko) 실리사이드막을 갖는 반도체 집적 회로 장치의 제조 방법
TW452982B (en) Semiconductor device and method for producing the same
JPH02222546A (ja) Mos型電界効果トランジスタの製造方法
JP2001185507A (ja) 半導体装置及びその製造方法
KR950027916A (ko) 반도체장치의 제조방법
US7196382B2 (en) Transistor, method for producing an integrated circuit and a method of producing a metal silicide layer
JPH08236769A (ja) 半導体素子のゲ−ト電極及びその製造方法
JP2003152182A (ja) 炭化珪素半導体装置及びその製造方法
CN112701044B (zh) 应变锗沟道晶体管及其制备方法
JPS59177926A (ja) 半導体装置の製造方法
KR101738082B1 (ko) 반도체 소자 및 그 제조방법
JPS61135156A (ja) 半導体装置およびその製造方法
JP2006108425A (ja) 半導体装置およびその製造方法
JPH06232390A (ja) 半導体装置のポリサイド配線の製造方法
JPH04142080A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application