JPS59121538A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS59121538A JPS59121538A JP23143782A JP23143782A JPS59121538A JP S59121538 A JPS59121538 A JP S59121538A JP 23143782 A JP23143782 A JP 23143782A JP 23143782 A JP23143782 A JP 23143782A JP S59121538 A JPS59121538 A JP S59121538A
- Authority
- JP
- Japan
- Prior art keywords
- flip flop
- logic
- flop
- flip
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は一連のデータ処理において、各データ処理の
処理結果がすべてゼロであるかどうかを検査するデータ
処理装置に関するものである。
処理結果がすべてゼロであるかどうかを検査するデータ
処理装置に関するものである。
たとえば、（Ａ １ ＋、 Ａ２ ｔ Ａ ３＋・・・
Ａｎ〕で表わされる１つのデータ群と、ＣＢ１ ＊ Ｂ
２ ＋ Ｂ３ ｙ−・・Ｂｎ〕で表わされる他のデータ
群とがあ、９、Ａ１＝８１゜Ａ ２ ＝Ｂ ２ ＋ Ａ
３ ＝Ｂ３ ＋・・・Ａｎ＝Ｂｎ であるかどうか
を検査する場合、Ａ□−Ｂ１、Ａ２−Ｂ２．Ａ３−１３
３゜・・・Ａｎ−Ｂｎという一連のデータ処理（減ｎ）
を行って、各データ処理の処理結果がゼロでおる場合に
は、上記２つのデータ群が同一のものであることが確認
できる。
Ａｎ〕で表わされる１つのデータ群と、ＣＢ１ ＊ Ｂ
２ ＋ Ｂ３ ｙ−・・Ｂｎ〕で表わされる他のデータ
群とがあ、９、Ａ１＝８１゜Ａ ２ ＝Ｂ ２ ＋ Ａ
３ ＝Ｂ３ ＋・・・Ａｎ＝Ｂｎ であるかどうか
を検査する場合、Ａ□−Ｂ１、Ａ２−Ｂ２．Ａ３−１３
３゜・・・Ａｎ−Ｂｎという一連のデータ処理（減ｎ）
を行って、各データ処理の処理結果がゼロでおる場合に
は、上記２つのデータ群が同一のものであることが確認
できる。
第１図は従来のこの種の装置を示すブロツ夛図である。
図においてｆｉｌ 、 ｔ２＋ 、 ［７１はそれぞれ
レジスタ群、＋３１ 、 ＋４１ 、 ＋６１ 、１８
１ 、 ＋ＩＯ＋ 、旧）はそれぞれデータバス、（５
）は演算器である。たとえば、レジスタ群（１１にはＣ
Ａｌ ｙ Ａ２＋ Ａａ 、−＝ ＡＨ）というデータ
群が格納されておシ、レジスタ群＋２１Ｋｌｄ （Ｂ１
． Ｂ２゜Ｂ、３．・・・Ｂｎ〕というデータ群が格納
されてお９１順次読出されて演算器（５）に入力され、
演算器（５１でＡＩ Ｂ１．Ａ２ Ｂ２．Ａ３
ｎ３ｔ−・・・−Ａｎ−Ｂｎの演算を行って、その演算
結果をレジスタ群（７）に格納する。
レジスタ群、＋３１ 、 ＋４１ 、 ＋６１ 、１８
１ 、 ＋ＩＯ＋ 、旧）はそれぞれデータバス、（５
）は演算器である。たとえば、レジスタ群（１１にはＣ
Ａｌ ｙ Ａ２＋ Ａａ 、−＝ ＡＨ）というデータ
群が格納されておシ、レジスタ群＋２１Ｋｌｄ （Ｂ１
． Ｂ２゜Ｂ、３．・・・Ｂｎ〕というデータ群が格納
されてお９１順次読出されて演算器（５）に入力され、
演算器（５１でＡＩ Ｂ１．Ａ２ Ｂ２．Ａ３
ｎ３ｔ−・・・−Ａｎ−Ｂｎの演算を行って、その演算
結果をレジスタ群（７）に格納する。
この場合、一連のデータ処理の開始にあたり初期化条件
としてレジスタ（９）にゼロが格納される。
としてレジスタ（９）にゼロが格納される。
最初にレジスタ群（１）からデータＡＩ が、レジスタ
群（２）からデータＢ１が出力されデータ処理結果Ａ１
−Ｂ１ がレジスタ群ｆ７１ Ｋ格納されると、次は
Ａ１−Ｂ がデータバス（８）を経て、レジスタ（９）
の内容がデータバス１１Ｏ）を経て、共に演麹、器（５
１Ｋ入力されその論理和信号がデータバスけりに出力さ
れてレジスタ（９）に入力される、 Ａ２−Ｂ２．Ａ３−Ｂ５・・・の処理結果に対しても同
様な事が行われ、最後にＡｎ −Ｂｎがレジスタ群（７
）に格納きれると、そのＡｎ −Ｂｎとその時点のレジ
スタ（９）の内容の論理和か演算器＋５１からデータバ
スｕ′ｆ：＆てレジスタ（９）にセットされる。従って
このときのレジスタ（９）の内容がゼロであればＡ１＝
Ｂ□ 、Ａ２ ＝Ｂ２ 、Ａ３＝Ｂ３ 、・・−Ａｎ＝
Ｂ、□６ることか舘認され、レジスタ（９）の内容がゼ
ロでなければ、Ａｌ−Ｂ１．Ａ２−Ｂ２．Ａ３−Ｂ５．
−・・Ａｎ−Ｂｎ のどれか１つは少くともゼロではな
かったことを意味する。
群（２）からデータＢ１が出力されデータ処理結果Ａ１
−Ｂ１ がレジスタ群ｆ７１ Ｋ格納されると、次は
Ａ１−Ｂ がデータバス（８）を経て、レジスタ（９）
の内容がデータバス１１Ｏ）を経て、共に演麹、器（５
１Ｋ入力されその論理和信号がデータバスけりに出力さ
れてレジスタ（９）に入力される、 Ａ２−Ｂ２．Ａ３−Ｂ５・・・の処理結果に対しても同
様な事が行われ、最後にＡｎ −Ｂｎがレジスタ群（７
）に格納きれると、そのＡｎ −Ｂｎとその時点のレジ
スタ（９）の内容の論理和か演算器＋５１からデータバ
スｕ′ｆ：＆てレジスタ（９）にセットされる。従って
このときのレジスタ（９）の内容がゼロであればＡ１＝
Ｂ□ 、Ａ２ ＝Ｂ２ 、Ａ３＝Ｂ３ 、・・−Ａｎ＝
Ｂ、□６ることか舘認され、レジスタ（９）の内容がゼ
ロでなければ、Ａｌ−Ｂ１．Ａ２−Ｂ２．Ａ３−Ｂ５．
−・・Ａｎ−Ｂｎ のどれか１つは少くともゼロではな
かったことを意味する。
従来の装置は以上のように構成されているので１回のデ
ータ処理ごとにその処理結果とレジスタ（９）の内存と
の論理和をレジスタ（９）に入力するというステップを
必要とし、このため処理速度が低下するという欠点があ
った。
ータ処理ごとにその処理結果とレジスタ（９）の内存と
の論理和をレジスタ（９）に入力するというステップを
必要とし、このため処理速度が低下するという欠点があ
った。
この発明は上記のよ５な従来のものの欠点を除去する為
になされたもので、この発明ではセットリセット型の７
リツプフロツプを設け、一連のデータ処理の間の処理結
果にゼロでない値が出′ればフリップフロッグをセット
し、上記一連のデータ処理の終了後のフリップフロップ
の論理によってデータの処理結果がすべてゼロであった
かどうかを判定することにした。
になされたもので、この発明ではセットリセット型の７
リツプフロツプを設け、一連のデータ処理の間の処理結
果にゼロでない値が出′ればフリップフロッグをセット
し、上記一連のデータ処理の終了後のフリップフロップ
の論理によってデータの処理結果がすべてゼロであった
かどうかを判定することにした。
以下、図面についてこの発明の詳細な説明する。。第２
図はこの発明の一実施例を示すブロック図１で、第１図
と同一符号は同−又は相当音ＩＸ分を示し、αのは信号
線、（１３１はフリップフロッグ゛である。
図はこの発明の一実施例を示すブロック図１で、第１図
と同一符号は同−又は相当音ＩＸ分を示し、αのは信号
線、（１３１はフリップフロッグ゛である。
演算器（５）による演算結果がデータノくス（６）を経
てレジスタ群（７）に入力されるタイミングと同一のタ
イミングで上記演算結果の各ビットの論理本日を表す供
号を信号線αカ上に出力する。
てレジスタ群（７）に入力されるタイミングと同一のタ
イミングで上記演算結果の各ビットの論理本日を表す供
号を信号線αカ上に出力する。
フリップフロップ（１（６）は１ビツトのメモ１ノでお
ることからフラグと称することもできる力Ｓ１−ヒＩｅ
一連のデータ処理を開始するときの初期イし条件として
フリップフロッグ（１３）がリセットされそのＨａ理は
「０」となる。
ることからフラグと称することもできる力Ｓ１−ヒＩｅ
一連のデータ処理を開始するときの初期イし条件として
フリップフロッグ（１３）がリセットされそのＨａ理は
「０」となる。
信号線（６）上の出力はフリップフロッグ’（１３］に
入ブフされるが、その論理が「１」であれば、７１ノツ
７゛フロツプ０３）を論理「１］Ｖこセットし、イ言帰
線αつ上の出力が論理「０」の場合は７１ノツク“フロ
ラ７°（１３１の状態変化奮起さない。また、７１ノツ
フ゛フロツフ′０３）の論理が１１」のときに信号線０
２力・ら論理「１の信号が入力してもフリツフ″フロツ
フ’ｆ１３）の状−は変化しない。
入ブフされるが、その論理が「１」であれば、７１ノツ
７゛フロツプ０３）を論理「１］Ｖこセットし、イ言帰
線αつ上の出力が論理「０」の場合は７１ノツク“フロ
ラ７°（１３１の状態変化奮起さない。また、７１ノツ
フ゛フロツフ′０３）の論理が１１」のときに信号線０
２力・ら論理「１の信号が入力してもフリツフ″フロツ
フ’ｆ１３）の状−は変化しない。
したがって上記一連のデータ処理を終了した時点でのフ
リップフロップ（１３）の論理ＶＣよってデータの処理
結果がすべてゼロであった力）どＩ）力）を知ることが
できる。
リップフロップ（１３）の論理ＶＣよってデータの処理
結果がすべてゼロであった力）どＩ）力）を知ることが
できる。
以」二のようにこの発明によれば、簡単なノ・−ドウエ
アを追加するだけで、データの処理結Ｊ）ｒ４．５；す
べてゼロであったかどうかの判定全行ったｄ）にデータ
処理結果を低下しないで行うことかできる。
アを追加するだけで、データの処理結Ｊ）ｒ４．５；す
べてゼロであったかどうかの判定全行ったｄ）にデータ
処理結果を低下しないで行うことかできる。
第１図は従来の装置を示すブロック図、２・２図はこの
発明の一実施例を示すブロック図である。 （５）・・・演算器、ｔ１３１・・フリップフロッグ′
。 なお、図中同一符号は同−又は相当部分を示す。 代理人 葛 野 信 − 」 第１図 第２図 「−」
発明の一実施例を示すブロック図である。 （５）・・・演算器、ｔ１３１・・フリップフロッグ′
。 なお、図中同一符号は同−又は相当部分を示す。 代理人 葛 野 信 − 」 第１図 第２図 「−」
Claims (1)
- データ処理に際して処理結果のデータのすべてのビット
の論理和を示す論理信号を、一連のデータ処理中の各デ
ータ処理の終了時点のタイミングにおいて出力する手段
と、上記一連のデータ処理の初期化の段階に際して論理
「０」にリセットされるフリップフロップと、上記タイ
ミングにおいて出力される上記論理信号の論理か「１」
であって上記フリップ７０ツブの論理がｒＯＪであると
きだけ上記フリップフロップを論理「１」にセットし其
他の場合は上記フリップフロップの論理をその凍まに保
つ手段と、上記一連のデータ処理の終了時点で上記フリ
ップフロップの論理を検査する手段とを備えたデータ処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23143782A JPS59121538A (ja) | 1982-12-28 | 1982-12-28 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23143782A JPS59121538A (ja) | 1982-12-28 | 1982-12-28 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59121538A true JPS59121538A (ja) | 1984-07-13 |
Family
ID=16923528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23143782A Pending JPS59121538A (ja) | 1982-12-28 | 1982-12-28 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59121538A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150033A (ja) * | 1984-12-25 | 1986-07-08 | Nec Corp | デ−タ照合装置 |
| EP0262674A2 (en) * | 1986-10-01 | 1988-04-06 | Nec Corporation | Microcomputer having Z-flag capable of detecting coincidence at high speed |
| WO2002091166A3 (en) * | 2001-05-03 | 2003-10-23 | Sun Microsystems Inc | Apparatus and method for uniformly performing comparison operations on long word operands |
| JP2008255237A (ja) * | 2007-04-05 | 2008-10-23 | Geneses:Kk | 土壌改良材 |
-
1982
- 1982-12-28 JP JP23143782A patent/JPS59121538A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150033A (ja) * | 1984-12-25 | 1986-07-08 | Nec Corp | デ−タ照合装置 |
| EP0262674A2 (en) * | 1986-10-01 | 1988-04-06 | Nec Corporation | Microcomputer having Z-flag capable of detecting coincidence at high speed |
| WO2002091166A3 (en) * | 2001-05-03 | 2003-10-23 | Sun Microsystems Inc | Apparatus and method for uniformly performing comparison operations on long word operands |
| JP2008255237A (ja) * | 2007-04-05 | 2008-10-23 | Geneses:Kk | 土壌改良材 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7051194B2 (en) | Self-synchronous transfer control circuit and data driven information processing device using the same | |
| GB1523005A (en) | Data processing apparatus | |
| US5129066A (en) | Bit mask generator circuit using multiple logic units for generating a bit mask sequence | |
| JPS59121538A (ja) | デ−タ処理装置 | |
| JPS6162963A (ja) | 小さなレジスタから大きなレジスタにデータワードを転送するための方法と装置 | |
| JPH0434177B2 (ja) | ||
| JPS58151646A (ja) | 加算器用オ−バ−フロ−検出器 | |
| JPS58129658A (ja) | マイクロプログラム制御装置 | |
| JPH01220528A (ja) | パリテイ発生器 | |
| JP2674810B2 (ja) | 多重化ｎ連一致保護回路 | |
| JPS6041772B2 (ja) | パリテイ作成回路 | |
| JP2905989B2 (ja) | 入出力制御装置 | |
| JP3139011B2 (ja) | 固定小数点プロセッサ | |
| JPH02212952A (ja) | メモリアクセス制御方式 | |
| JPH0227686B2 (ja) | Jozankairo | |
| JP2806459B2 (ja) | フリップフロップが評価可能な論理シミュレーション装置 | |
| JPS61221822A (ja) | 桁上げ選択加算器 | |
| JPS61275936A (ja) | 条件決定装置 | |
| JPS5924459B2 (ja) | 剰余・パリテイ発生回路 | |
| JPS6048775B2 (ja) | 物理機番の認識方法 | |
| JPS61153765A (ja) | デジタル相関器のパイプラインデジタルサマ− | |
| JPS60118940A (ja) | 論理回路のシミユレ−シヨン装置 | |
| JPS59188900A (ja) | デ−タ処理装置 | |
| JPS63150748A (ja) | デ−タ処理装置 | |
| JPH0562381B2 (ja) |