JPS61150033A

JPS61150033A - デ−タ照合装置

Info

Publication number: JPS61150033A
Application number: JP27805284A
Authority: JP
Inventors: Mamoru Umemura; 梅村　護
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1984-12-25
Filing date: 1984-12-25
Publication date: 1986-07-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は計算極の記憶装置の異なる番地に記憶されてい
る内容を比較照合し、一致するか否かを検査する為の装
置にかかわる。

（従来技術とその問題点）記１装置の異なる番地に格納さｉｚているデータを互い
に比較する操作は、計算機の処理に於いて最も基本的か
つ重要な操作の一つである。従来の計算機において上記
操作は、一方のデータの読み出しと他方のデータの読み
°出しを行なったのち、比較を行なう事で実現される。

即ち、記憶装置に対し、第一の番地を指定してデータの
読み出しを行ない、そのデータを一旦保存したのち、第
二の番地を指定して他方のデータを読み出す。しかるの
ちに、いま読み出したデータと、保存したデータとを比
較器によって比較する。以上の操作で、従来の記憶装置
は物理的には唯一つであシ、比較照合する側とされる側
のデータ読み出しは逐次的に処理せざるを得す、高速な
処理ができないという問題点があった。

さらに、この操作において、比較の対象となるデータの
長さが、記憶装置のワード巾を超えたときには、比較す
る側と比較される側のデータを交互にアクセスすること
とな９、アドレス計算制御が複雑になるという問題点が
あった。

（発明の目的）本発明は、このような従来の問題点を除去せしめて、比
較照合の対象となる複数の格納位置のアドレス計算を効
率良くしかも高速に実現する為の装置を提供することに
ある。

（発明の構成）本発明の装置は、独立にアクセス可能な複数の記憶装置
と、前記複数の記憶装置毎にアドレスを供給する前記記
憶装置と同数の演算器と、前記演算器の一方の入力とし
て共通の値を供給する共通レジスタと、前記複数の記憶
装置毎にベース番地を保持する前記記憶装置と同数のベ
ースレジスタと、前記複数の記憶装置から読み出される
出力を比較する比較器と、前記共通レジスタの値を更新
する手段とから構成される。

（本発明の作用・原理）本発明は、上述の構成をとることにより、従来技術の問
題点を解決した。まず、独立にアクセス可能な記憶装置
を複数個設け、比較照合の対照となるデータを夫Ｒの記
憶装置に分散して格納する事により、対象となるデータ
の；ａ＝出しを同時に行なうことができ、高速なデータ
照合がｏＴ炬となる。

また、夫々の記憶装置のアドレシングを行なうために演
算器を設け、各演算器の一方の人力として共通のデータ
を供給する共通レジスタを接続したことにより、複数ワ
ードにまたがるデータの比較が非常に高速化される。

（実施例）以下本発明の実施例について図面を参照して詳細に説明
する。

第１図は本発明の詳細な説明するための実施例を示す図
である。第１図で、１１および２１は夫々独立にアクセ
ス可能な記憶装置、１２は記憶装置１１にアドレスを供
給する演算器、２２は記憶装置２１にアドレスを供給す
る演算器、１３は記憶装置１１のベースアドレスを指定
するベースレジスタ、２３は記憶装置２１のベースアド
レスを供給スルベースレジスタ、０１は演算器１２およ
ヒ２２に共通のオ７セッＩｆ供給する共通レジスタ、０
２は共通レジスタ０１の内容を更新するためのカウンタ
、０３は記憶装置１１および２１の出力を比較する比′
狡器である。第２図は、本発明の詳細な説明するための
図である。第２図において１０および２０は夫々、ｍ１
図に示されている記憶装置１１および２１の記憶内容例
を示し、各々の斜線部が比較照合の対象データの格納位
置である。以下にこの実施例の動作を説明する。

記憶装置１１および２１へのデータ入力法は図示してい
ないが従来技術と全く同様に行なわれる。

いま、第２図に示すように、比較の一方の対象データは
記憶装置１１のｎ番地から４ワード、他方のデータは記
憶装置２１０ｍ番地から４ワードである場合を例にあげ
て動作を説明する。図示していない制御装置は、″ｎ１
をベースレジスタ１３に、１１ｍ１′ヲベースレジスタ
２３．にセットし、これらのレジスタの値は動作終了ま
で保持される。さらにカウンタ０２の値はＯ”にセット
され、共通レジスタ０１には初期値として０１を供給す
る。ここまでの動作によって演算器１２の出力は′ｎ”
に、演算器２２出力は＠ｍ″となり、記憶装［１１のｎ
番地の内容と、記憶装置］ｔ２１のｍ番地の内容が時間
的に並列に読み出されて、比較器０３に出力される。比
較器０３は、各記憶装置の出力が安定した時点で、両方
の入力データが等しけれは一致信号を発生し、カウンタ
０２に送出する。カウンタ０２は、比較器の一致信号を
受信すると、カウンタ値を１だけ増加する。この時点で
カウンタ０２の値は初期値＠０”から“ｌ”となり、共
通レジスタ０１には１１”がセットされる。この結果、
演算６１２および２２の出力は同時に１だけ加算されて
、夫々、”ｎ＋１″、”　ｍ　＋　１”となる。

その後、上記と同様の動作が繰り返さｎ１夫々の連続し
た記憶内容が次々に比較照会される。この繰り返しによ
って、目的のワード数（４）分だけの比較が正常に終了
すれば、両者の内容の照合結果は１一致１であったと判
断される。もし上記動作の途中で比較器が６不一致信号
”を出力した時には、その時点で直ちに１不一致”であ
ったと判断さｎるっ本実施例は本発明の詳細な説明するために示したもので
あり、本発明の特許請求の範囲を制限するものではない
。即ち、本実施例では、独立にアクセス可能な記憶装置
の数を２としたが、これを超えるものであってもよい。

また、共通レジスタの更新手段をカウンタとしたが、他
の更新手段であってもよい。

（発明の効果）本発明によれば、独立にアクセス可能な記憶装置が複数
個備えられているため、照合の対象となるデータを並列
に読み出すことができ、比較照合動作を高速に行なうこ
とができる。また、夫々の記憶装置のアドレス更新を単
一の共通レジスタ１ｃよって行なうため２回路が簡単化
されると同時に、動作を確実且つ迅速に行なうことがで
きる。これによって、連続する複数ワードの内容を比較
照合する動作をきわめて高速に実行することができる装
置を提供する。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
不発明の詳細な説明するための記憶装置の内容例を示す
図である。図に於いて、１１および２１は、夫々独立にアクセス可
能な記憶装置、１２は、記憶装置１１にアドレスを供給
する演算器、２２は、記憶装置２１にアドレスを供給す
る演算器、１３は、記憶値＃１１のベース番地忙供給す
るベースレジスタ、２３は、記憶値＃２１のベース番地
を供給するベースレジスタ、０１は、演算器１２および
２２に共通のオフセット値を供給する共通レジスタ、０
２は、共通レジスタ０１の値を更新するためのカウンタ
、０３は、記憶装置１１および２１の出力を比較し、そ
の結果、一致または不一致の信号を発生する比較器であ
る。、、３１人弁−二　向　ば　　晋第　１　図痢２図

Claims

【特許請求の範囲】

独立にアクセス可能な複数の記憶装置と、前記複数の記
憶装置毎にアドレスを供給する前記記憶装置と同数の演
算器と、前記演算器の一方の入力として共通の値を供給
する共通レジスタと、前記複数の記憶装置毎にベース番
地を保持する前記記憶装置と同数のベースレジスタと、
前記複数の記憶装置から読み出される出力を比較する比
較器と、前記比較器の出力結果によって前記共通レジス
タの値を更新する手段とを備えたことを特徴とするデー
タ照合装置。