JPS59115541A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59115541A
JPS59115541A JP22521182A JP22521182A JPS59115541A JP S59115541 A JPS59115541 A JP S59115541A JP 22521182 A JP22521182 A JP 22521182A JP 22521182 A JP22521182 A JP 22521182A JP S59115541 A JPS59115541 A JP S59115541A
Authority
JP
Japan
Prior art keywords
wirings
film
wiring
metal
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22521182A
Other languages
English (en)
Inventor
Yasumasa Minazu
水津 康正
Masakazu Shiozaki
塩崎 雅一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP22521182A priority Critical patent/JPS59115541A/ja
Publication of JPS59115541A publication Critical patent/JPS59115541A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体集権回路などの半導体装置の製造方法に
係り、待に金属配線および七の絶域構造の形成方法に関
する。
〔発明の技術的背景〕
第1図は従来の半導体装置における配線構造の一例を示
しており、Iは半躯体基板(1Mi)。
2は下地絶縁膜(δ”*  )Jaおよび3bは金属配
線、4は保護絶#R膜である。この保護絶縁膜4は瞬り
合う配線3 a * J b相互間を絶縁し、半導体装
置表面を保護している。なお、二層以上の配線を有する
半導体装置(二おいては、保護絶縁膜4によって上下配
線のノー間絶線を行なうよう(二形成される。
上記したような半導体装置の製造に際して、従来は配線
3a@3bの形ti3C恢(二、保護絶縁膜4をたとえ
は化学気相成長【以下、CVDと略記する)法C二より
810.膜を形成し℃いる。
〔背景技術の問題点〕
ところで、半導体装置における系+寸法の微細化の進行
に伴っ℃装置に占める1己線面積の割合が増加し、装置
全体の寸法の縮小を図る場合に配線面積が大きな障害と
なる。そこで、配線相互の間隔を小さくして配線面積を
小さくすることが必要とされている。そのために、tf
iJ iLした従来の配線および絶縁膜の形成方法を七
のま〒ま使用して配線間隔を小さくしていくと、第2図
に示すように保護絶縁膜4のうち隣り会う配線3a・3
b相互の間隔g15分の厚さが不十分になってしまう。
これによって、配線イ目豆のkm特性が問題となるはか
りでなく、さらに上層に配線等を形成しようとする際に
絶縁膜4の形成後に引き続いて必要とする工程における
保護絶縁膜表面の平担化が困難になる。このような問題
は、配線間隔を少な(とも配線幅と同程度に確保してお
けば生じないが、このように配線幅W十I)f−=確保
することは配線面積の縮小化の上で大きな障害となる。
〔発明の目的〕
本発明は上記の事情に鋤みてなされたもので、半導体装
置における下地絶縁膜上の金属配線の相互間隔を配線幅
以下に短縮でき、隣り合う配線相互間の絶はを十分に確
保でき、配線面積の縮小化ひいては装置全体の寸法の縮
小化を図ることができ、しかも多層配線のために保護絶
縁1夙表面の平担化を行なう場合に容易に平担化し得る
半導体装置の製造方法を提供するものである。
〔発明の概要〕
即ち、本発明方法は、半導体ウェハ上における下地Mt
AM膜上の金属配線を形成する際に、反応性イオンエツ
チングにより配線形成と同時に配線側面に絶縁壁を形成
し、この絶歎壁により隣り合う配線相互が絶縁され℃な
る半導体装置を形成することを特徴とするものである。
このような方法によれば、隣り合う配線相互を十分に絶
縁でき、かつ配線相互の間隔を配線幅以下に短縮できる
ようになり、配線面積の縮小化を図ることができ、しか
も多層配線のために保護絶縁膜表面の平担化を行なう場
合に容易に平担化することができるようになる。
〔発明の実施例〕
以下、図面を参照して本発明方法の一実施例を詳細に説
明する◇ 本発明方法においては、半礒体つエノ1上に金属配線を
形成する工程の市までは通常の工程を実施し、たとえは
第3図(a)に示すような状態の半導体ウェハを得る。
ここで、IZは半導体基体δi、12は下地絶線膜M1
02であり、この下地絶鍬MZ2上にたとえはアルミニ
ウムの金属1%r3が黒布されており、この金IPA睨
13上に所定パターンでレジストI4が形成されている
次に、上記レジストI4をマスクとし℃反応性イブーン
エツテングを施して金属膜13をエツチングし、このの
ちレジメ)Z4を除去する。
これによって、第3図(b)に示すように金属膜の残存
;%i)分である弗10)金属配線13aが形成される
。しかも、上記エツチングにより、配線形成と同時にレ
ジストI4の側面および金属配線13aの側面に炭素異
を成分とした絶縁壁15が形成され、レジスト除去後に
も上記絶縁壁I5が残る。この絶縁壁I5の為さは、金
属膜I3の1#さおよびレジス)Z4の厚さで決まるも
のであり、所定の高さとなるように上記厚さを選定して
おく。
ここで、上記反応性イオンエツチング工程の一例につい
て第4図を参照して説明する。平行平板型のエツチング
室内で下側の電極4I上に第3図(b)に示したような
配線形b)t、tiilのウニへ30をi、き、対向す
る上側の電極42を接地しておき、エツチング室内にC
C:t、とct、の混合ガスを尋人し、前記ウェハ側の
電、極4Iに尚周7J31信四源43から高尚波゛瀧カ
を印加する。このときの外圧はcCt、が0.(J25
Torr、Ut。
が0. Ol 5 ’I’orr7あり、尚周汲□串力
の周汲数は13.56 MHz、投入ハ’7− ハ0.
16 W/d ”(−ある。
次にウニ八30上に再び金属膜を蒸着し、こののち上記
金属膜の不要部分を除去し、さらに残った金属膜の表面
を等方性エツチングにより浅(エツチングし、このLに
従来と同様にCVD法(二より保護絶縁膜を形成する。
したがつ℃、このようにして得られた半導体装置の配線
構造および絶縁構造はたとえは第3図((、lに示すよ
うになる。ここで、I3bは絶縁壁I5の形成後に絶縁
壁相互間で下地絶は膜I2上に形成された弗2の金属配
線、I6は絶は膜である。この場合、第2の金属配線Z
3bの厚さは約0.6μmであり、FXiJlの金j−
配腺13aは上記2回目の金属膜形成により弗3図(b
)に示した状態から厚みが増して約1.0μmになって
いる。
即ち、上記猶厄の半導体装置は、反応柱イズンエッチン
グにより金属配線を形成1−るときに配線側面に形成さ
れる絶kt、璧を使用することによって隣り会う配線相
互の絶縁を確保している。
したがって、配線相互の間隔が配保輻よりも十分に短縮
されており、配線面積の縮小化ひいては装置全体の寸法
の縮小化が可能になっている。
また、さらに上層の配線を形成する場合に必要となる保
護絶縁膜表面の平担化工程において、第3図(C月二示
したような構造の絶縁膜Z6に対し℃は容易に表面の平
担化を行なうことが可能である。
なお、第5図は本発明方法により製造された半導体装置
において、絶縁壁な介して隣り合う5本の配線51〜5
5および56〜60をそれぞれ全長−約lOαにわたっ
て形成した配線パターン例を示し℃おり、この場合に配
線相互の絶縁が良好であることが確認された。
なお、本発明方法は、半導体ウエノ1上の下地絶縁膜上
の金属配線の形成に際して、金属配線頭載の全℃あるい
は一部の配線頭載に反応性イオンエツチングにより絶縁
壁を同時に形成することによって、絶縁壁形成端域にお
ける配線面積を縮小することができる。
〔発明の効果〕
上述したように本発明の半導体装置の製造方法によれば
、下地絶縁膜上の金属配線の相互間隔を配線幅以下に短
縮でき、隣り合う配線相互間の絶縁を十分に確保でき、
配線面積の縮小化ひいては装置全体の寸法の縮小化を図
ることができ、しかも二層配線のための保護絶縁m1表
面の平担化を行なう場合の工程を容易に実施できるなど
の利点があるので、茜集積度の集積回路に適用して回路
面積を大幅に縮小することができる。
【図面の簡単な説明】
第1図および第2図は従来の半導体装置製造方法により
製造された半導体装置の配線絶家構造を示す断面図、第
3図は本発明に係る半導体製造方法の一実施例を説明1
−るために主要工程における半導体ウェハ上の配線絶家
構造をそれぞれ示す断面図、*44図は本発明方法にお
ける反応性イオンエツチングによる配線形成工程な実施
するための装置を概略的に示す構成説明図、第5図は本
発明方法により製造された半導体装置の配線パターン例
を示す平面図である。 ZZ・・・半導体基板、I2・・・下地絶縁膜、13a
I3b・・・金属配線、I4・・・レジスト、I5・・
・絶縁壁、I6・・・保護絶縁膜、30・・・半導体つ
エノλ。

Claims (1)

  1. 【特許請求の範囲】 (13半導体ウェハにおける下地絶縁膜上の金属配線を
    形成する際に、反応性イオンエツチングにより配線形成
    と同時に配線側面に絶威壁を形成し、この絶縁壁(二よ
    り隣り合う配線相互が絶縁されてなる半導体装置を形成
    することを待敵とする半導体装置の製造方法。 (2)半畳体クエへの下地絶縁膜上に金属膜を蒸着し、
    その上に所定パターンのレジストを形成する工程と、こ
    ののち上記レジストをマスクとして反応性イオンエツチ
    ングを行なって金属配線を形成すると同時にレジストお
    よび金属11ヒ線の側面に絶縁壁を形成したのちレジス
    トを除去する工程と、こののち再びウニノ1上に金属膜
    を形成し、この金属膜のうち、不要ご15分をh去した
    のちクエハ表面に絶縁膜な形成する工程とを具1面”r
    ることを特徴とする半導体装置の製造方法。
JP22521182A 1982-12-22 1982-12-22 半導体装置の製造方法 Pending JPS59115541A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22521182A JPS59115541A (ja) 1982-12-22 1982-12-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22521182A JPS59115541A (ja) 1982-12-22 1982-12-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS59115541A true JPS59115541A (ja) 1984-07-04

Family

ID=16825721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22521182A Pending JPS59115541A (ja) 1982-12-22 1982-12-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59115541A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6289331A (ja) * 1985-10-16 1987-04-23 Toshiba Corp 微細パタ−ンの加工方法
CN110246762A (zh) * 2019-06-12 2019-09-17 中国科学院上海微系统与信息技术研究所 金属侧壁的制备方法及器件结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6289331A (ja) * 1985-10-16 1987-04-23 Toshiba Corp 微細パタ−ンの加工方法
JPH0471334B2 (ja) * 1985-10-16 1992-11-13 Tokyo Shibaura Electric Co
CN110246762A (zh) * 2019-06-12 2019-09-17 中国科学院上海微系统与信息技术研究所 金属侧壁的制备方法及器件结构
CN110246762B (zh) * 2019-06-12 2021-04-02 中国科学院上海微系统与信息技术研究所 金属侧壁的制备方法及器件结构

Similar Documents

Publication Publication Date Title
JP3454259B2 (ja) マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法
JP2001015594A (ja) 半導体装置の多層金属配線の形成方法
JP3575448B2 (ja) 半導体装置
JP2537467B2 (ja) 半導体装置の製造方法
JPS59115541A (ja) 半導体装置の製造方法
JPH10163198A (ja) 半導体装置およびその製造方法
JP3247729B2 (ja) 半導体装置の製造方法
JPH01185945A (ja) 半導体装置の製造方法
JPS5893328A (ja) 絶縁層の平担化方法
JPS63260054A (ja) 半導体集積回路装置
JPS6033307B2 (ja) 半導体装置の製造方法
JPS61239646A (ja) 多層配線の形成方法
KR100226755B1 (ko) 반도체 소자의 금속배선 구조 및 제조방법
JPH098007A (ja) 絶縁膜の平坦化方法
JPS5932153A (ja) 半導体装置の製造方法
JPS61152038A (ja) 多層配線
JPS63182839A (ja) 半導体装置
JPH02205030A (ja) 半導体装置の製造方法
JPH02278849A (ja) 半導体装置の製造方法
JPH07161720A (ja) 半導体装置及びその製造方法
JPH03149818A (ja) 半導体装置およびその製造方法
JPS6132555A (ja) 多層配線構造の形成方法
JP2787903B2 (ja) 半導体装置の製造方法
JPH05160126A (ja) 多層配線形成法
JPS60175439A (ja) 多層配線形成方法