JPS59104164A - 好ましいコンタクトホ−ルを有する半導体集積回路装置およびその製造方法 - Google Patents
好ましいコンタクトホ−ルを有する半導体集積回路装置およびその製造方法Info
- Publication number
- JPS59104164A JPS59104164A JP21426082A JP21426082A JPS59104164A JP S59104164 A JPS59104164 A JP S59104164A JP 21426082 A JP21426082 A JP 21426082A JP 21426082 A JP21426082 A JP 21426082A JP S59104164 A JPS59104164 A JP S59104164A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- layer
- resist
- polysilicon
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 19
- 238000009792 diffusion process Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 abstract description 30
- 229910045601 alloy Inorganic materials 0.000 abstract description 7
- 239000000956 alloy Substances 0.000 abstract description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052760 oxygen Inorganic materials 0.000 abstract description 4
- 239000001301 oxygen Substances 0.000 abstract description 4
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 4
- 239000011574 phosphorus Substances 0.000 abstract description 4
- 238000000137 annealing Methods 0.000 abstract 1
- 230000001788 irregular Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 39
- 229910052782 aluminium Inorganic materials 0.000 description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 22
- 238000005530 etching Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000013138 pruning Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000010025 steaming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積1自路装蒙のコンタクトポールの構
造およびその製造方法に関するものである。
造およびその製造方法に関するものである。
牛導体基体上の基鈑と反対導電型をもつ拡散層領域(以
後°°拡故鳩″と称する。)と金属配線層(一般的には
アルミニウムが用いられる。)とのコンタクトは半導体
集積同略装置において頻繁に用いられる。シリコン基&
を例にとるとアルミニウムはシリコンとの反応性が高<
450 ”O程度の熱処理によって容易に合金化(ア
ロイ)が進行しオーミック接続をとる事が出来る。とこ
ろが、この熱処理によってアルミニツムとシリコンの合
金化した部分がスパイク状に基鈑内部に向って進行する
ため、熱処理時間によっては、拡散層をつき抜けてしま
い、シリコン基板ともオーミック接続乞してしまう結果
拡散層と基板會シ日−トさせてしまう場合がある。これ
をアロイスパイクと呼んでいる。熱処理時間を知かくす
る事によってアロイスパイクは防止できるが、コンタク
ト抵抗が大きくなったシ他の電気特性か所定の餉になら
なかったりするので、むやみに短かくする事は出来ない
。
後°°拡故鳩″と称する。)と金属配線層(一般的には
アルミニウムが用いられる。)とのコンタクトは半導体
集積同略装置において頻繁に用いられる。シリコン基&
を例にとるとアルミニウムはシリコンとの反応性が高<
450 ”O程度の熱処理によって容易に合金化(ア
ロイ)が進行しオーミック接続をとる事が出来る。とこ
ろが、この熱処理によってアルミニツムとシリコンの合
金化した部分がスパイク状に基鈑内部に向って進行する
ため、熱処理時間によっては、拡散層をつき抜けてしま
い、シリコン基板ともオーミック接続乞してしまう結果
拡散層と基板會シ日−トさせてしまう場合がある。これ
をアロイスパイクと呼んでいる。熱処理時間を知かくす
る事によってアロイスパイクは防止できるが、コンタク
ト抵抗が大きくなったシ他の電気特性か所定の餉になら
なかったりするので、むやみに短かくする事は出来ない
。
従来、拡散層の深さが1μm程度に設定されていた場合
にはアロイスパイクは長時間の熱処理を行う場合以外は
問題にならなかった。ところが集積度の向上と共に比例
縮小期に従って拡散層深さを浅くする傾向にあるため、
アルミニウムを拡散層上に直接蒸着した従来のコンタク
ト構造では、アロイスパイクによる不良が発生してしま
うようになった。
にはアロイスパイクは長時間の熱処理を行う場合以外は
問題にならなかった。ところが集積度の向上と共に比例
縮小期に従って拡散層深さを浅くする傾向にあるため、
アルミニウムを拡散層上に直接蒸着した従来のコンタク
ト構造では、アロイスパイクによる不良が発生してしま
うようになった。
この対策として、拡散層とアルミニウム配線との間に多
結晶シリコン層(以後ポリシリコン層と称す。)を入れ
てアロイスパイクが発生しにくくする方法がとられてい
る。これには2樵類の方法がある。第1の方法は拡散層
を形成した後、コンタクトホールを開孔して、ポリシリ
コン層でコンタクトをとり、さらに層r¥絶縁膜を成長
させた後ポリシリコン層上にコンタクトホールを開孔し
てアルミニウムでコンタクトをとる方法でるる。この方
法は、コンタクトホールを2度開けねばならず、さらに
ポリシリコン層のバターニング工程が敦るなと、工程が
増加する欠点かりる。
結晶シリコン層(以後ポリシリコン層と称す。)を入れ
てアロイスパイクが発生しにくくする方法がとられてい
る。これには2樵類の方法がある。第1の方法は拡散層
を形成した後、コンタクトホールを開孔して、ポリシリ
コン層でコンタクトをとり、さらに層r¥絶縁膜を成長
させた後ポリシリコン層上にコンタクトホールを開孔し
てアルミニウムでコンタクトをとる方法でるる。この方
法は、コンタクトホールを2度開けねばならず、さらに
ポリシリコン層のバターニング工程が敦るなと、工程が
増加する欠点かりる。
第2の方法は、アルミニウムを蒸看する前の工程で全面
にポリシリコン層を成長さぜ、金属配紛葡ポリシリコン
層とアルミニウムとの2馳栴迄にする方法でるる。この
場合ポリシリコン層・に1、リン拡散等を行って比抵抗
を下けるか、厚み全博くするかして、コニ/タクト部が
低抵抗になるように工夫する必要がある。第2の方法は
フォトレジストによるバターニング工程の増力口はない
が、アルミニウムのエツチング彼にポリシリコン層ヲア
ルミニウム配遊會マスクにして除去する必要がある。
にポリシリコン層を成長さぜ、金属配紛葡ポリシリコン
層とアルミニウムとの2馳栴迄にする方法でるる。この
場合ポリシリコン層・に1、リン拡散等を行って比抵抗
を下けるか、厚み全博くするかして、コニ/タクト部が
低抵抗になるように工夫する必要がある。第2の方法は
フォトレジストによるバターニング工程の増力口はない
が、アルミニウムのエツチング彼にポリシリコン層ヲア
ルミニウム配遊會マスクにして除去する必要がある。
この時、不純物ドープされたポリシリコンのエツチング
速度が速いために、アルミニウム配線の下にあるポリシ
リコンJHがサイドエッチされ、アルミニウム配線下に
空洞が生じる。
速度が速いために、アルミニウム配線の下にあるポリシ
リコンJHがサイドエッチされ、アルミニウム配線下に
空洞が生じる。
集積度を上けるためにファインパターン化した場合、細
いアルミニウム配線の下のポリシリコン層が両側からサ
イドエッチされるため、エツチング条件等のバラツキに
よってはアルミニウム配線が剥離してし剪りトラブルが
発生する。従って、ポリシリコン層とアルミニウムとの
2層構造を採用する場合には、サイドエッチが無いよう
なエツチング方法音用いなければファインパターン化し
た東積回路装飯全変がすることは離しい。
いアルミニウム配線の下のポリシリコン層が両側からサ
イドエッチされるため、エツチング条件等のバラツキに
よってはアルミニウム配線が剥離してし剪りトラブルが
発生する。従って、ポリシリコン層とアルミニウムとの
2層構造を採用する場合には、サイドエッチが無いよう
なエツチング方法音用いなければファインパターン化し
た東積回路装飯全変がすることは離しい。
本発明は前記第2の方法をは、良し、頭初の目的を損わ
ずにツーインパターンにも適合するようにしたコンタク
ト構造を提供するものである。
ずにツーインパターンにも適合するようにしたコンタク
ト構造を提供するものである。
本発明の特命はPI(工程を必要とせず、コンタクトホ
ールとセルファラインに、ポリシリコン層を残すことが
出来る点と、アルミニウムの配線部分がポリシリコン!
−のサイドエッチによって剥離するというトラブルを防
止する事が出来る点にお5− る。すなわち、半導体基体上の基体と反対導電型をもつ
拡散層領域と金属配線層とを接続するコンタクトホール
において、コンタクトホールの内部にのみ多結晶シリコ
ン層が設置された構造を持つ半導体集槙回路装置である
。そして、絶縁膜で榎われだ、半導体基体上の、基体と
反対導電型をもつ拡散層領域上にコンタクトホールを開
孔する工程と全面に多結晶シリコン層を成長する工程と
、全面に、ポジ型フォト・レジストを塗布したのち該フ
ォトレジスト層を表面から一定の深さまで均一に除去す
る工程と、蕗出した多結晶シリコン層を除去する工程と
を含み、コンタクトホールの内部にのみ多結晶シリコン
層を残す手金特徴とする製造方法によって、このような
半導体集積回路装置は容易に実現できる。
ールとセルファラインに、ポリシリコン層を残すことが
出来る点と、アルミニウムの配線部分がポリシリコン!
−のサイドエッチによって剥離するというトラブルを防
止する事が出来る点にお5− る。すなわち、半導体基体上の基体と反対導電型をもつ
拡散層領域と金属配線層とを接続するコンタクトホール
において、コンタクトホールの内部にのみ多結晶シリコ
ン層が設置された構造を持つ半導体集槙回路装置である
。そして、絶縁膜で榎われだ、半導体基体上の、基体と
反対導電型をもつ拡散層領域上にコンタクトホールを開
孔する工程と全面に多結晶シリコン層を成長する工程と
、全面に、ポジ型フォト・レジストを塗布したのち該フ
ォトレジスト層を表面から一定の深さまで均一に除去す
る工程と、蕗出した多結晶シリコン層を除去する工程と
を含み、コンタクトホールの内部にのみ多結晶シリコン
層を残す手金特徴とする製造方法によって、このような
半導体集積回路装置は容易に実現できる。
以下、本発明を実施例により、図面を用いて説明する。
Nチャネルシリコンゲートの絶縁ゲート型電界効果トラ
ンジスタを例に挙ける。
ンジスタを例に挙ける。
第1図は、コンタクトホールを開孔した後の素子の断面
図である。層間膜としてリンガラスを使6− 用し、熱処理を加える事によってゲートポリシリコン層
およびフィールド酸化膜の段差を緩和している。コンタ
クトホール開孔後全曲に500〜2000A程度のポリ
シリコン層を成長させた彼、リン拡散を行ってポリシリ
コンの比抵抗を下ける。初めから不純物ドープされたポ
リシリコンを成長させてもよい。次にポジ型フォトレジ
ストを塗布する。
図である。層間膜としてリンガラスを使6− 用し、熱処理を加える事によってゲートポリシリコン層
およびフィールド酸化膜の段差を緩和している。コンタ
クトホール開孔後全曲に500〜2000A程度のポリ
シリコン層を成長させた彼、リン拡散を行ってポリシリ
コンの比抵抗を下ける。初めから不純物ドープされたポ
リシリコンを成長させてもよい。次にポジ型フォトレジ
ストを塗布する。
このときの断簡図が第2図である。ポジ型フォトレジス
トは、図示するように、表面の凹凸を埋めて、表面が平
らになるように塗布される。レジストの焼きしめ工程を
通したのち、酸素プラズマを用いてレジストを表面から
、均一な厚さだけ除去する。このとき、除去される厚さ
が、深くなったコンタクト部分のレジストを残し、フィ
ールド酸化膜上およびゲートポリシリコン上のレジスト
は除去されるような酸素プラズマ処理時間を選ぶことが
1豐である。コンタクトホール内に残されたレジストを
マスクにして、ポリシリコン層のエツチングを行った後
の断面図が、第3図である。レジストを完全に除去した
後アルミニウムを全面に蒸着し、PR工程を通してアル
ミニウム配線を形成する。第4図に出来上りの素子断面
図を示す。
トは、図示するように、表面の凹凸を埋めて、表面が平
らになるように塗布される。レジストの焼きしめ工程を
通したのち、酸素プラズマを用いてレジストを表面から
、均一な厚さだけ除去する。このとき、除去される厚さ
が、深くなったコンタクト部分のレジストを残し、フィ
ールド酸化膜上およびゲートポリシリコン上のレジスト
は除去されるような酸素プラズマ処理時間を選ぶことが
1豐である。コンタクトホール内に残されたレジストを
マスクにして、ポリシリコン層のエツチングを行った後
の断面図が、第3図である。レジストを完全に除去した
後アルミニウムを全面に蒸着し、PR工程を通してアル
ミニウム配線を形成する。第4図に出来上りの素子断面
図を示す。
ポリシリコン層はコンタクトホール内部にのミ設置され
るためアルミニウム配線の形成後にポリシリコンを除去
する工程は不要であり、従って配線が剥離するよう’i
&)ラブルは起り得ない。
るためアルミニウム配線の形成後にポリシリコンを除去
する工程は不要であり、従って配線が剥離するよう’i
&)ラブルは起り得ない。
以上の方法により、アロイスパイクを防止する小が出来
ると共に多くの工稲ヲかけずにファインパターンのアル
ミニウム配線も形成可能なコンタクト構造を得る事か出
来る。
ると共に多くの工稲ヲかけずにファインパターンのアル
ミニウム配線も形成可能なコンタクト構造を得る事か出
来る。
第1図乃至第4図は本発明実施例の工程順断面図であっ
て、第1図はコンタクトホールを開孔したあとの素子の
断面図、第2図はポジレジスト塗布後の断面図、第3図
はポリシリコン層の地山部分を除去したあとの断面図、
第4図はアルミニウム配線のパターニングが完了して出
来上った素子の断面図、である。 なお図において、1・・・・・・シリコン基板、2・・
・・・・選択酸化による熱酸化膜(フィールド酸化膜)
、3・・・・・・層間絶縁膜(リンガラス)、4・・・
・・・ポリシリコンのゲート電極、5・・・・・・R+
拡散層、6・・団・コンタクトホール、7・旧・・ポリ
シリコン層、8・・・・・・ポジ型フォトレジスト、9
・・・・・・アルミニウム配線、である。 9−
て、第1図はコンタクトホールを開孔したあとの素子の
断面図、第2図はポジレジスト塗布後の断面図、第3図
はポリシリコン層の地山部分を除去したあとの断面図、
第4図はアルミニウム配線のパターニングが完了して出
来上った素子の断面図、である。 なお図において、1・・・・・・シリコン基板、2・・
・・・・選択酸化による熱酸化膜(フィールド酸化膜)
、3・・・・・・層間絶縁膜(リンガラス)、4・・・
・・・ポリシリコンのゲート電極、5・・・・・・R+
拡散層、6・・団・コンタクトホール、7・旧・・ポリ
シリコン層、8・・・・・・ポジ型フォトレジスト、9
・・・・・・アルミニウム配線、である。 9−
Claims (2)
- (1)半導体基板のコンタクト領域と金属配縁層とを接
続するコンタクトホールにおいて、該コンタクトホール
の内部に多結晶シリコン層が設置され該多結晶シリコン
層を介して前記コンタクト領域と金属配吻層とが接続さ
れた構造を持つ事を特徴とする好ましいコンタクトホー
ルを有する半導体集積回路装置。 - (2)絶縁膜で槍われた、牛導体基体上の、基体と反対
導電型をもつ拡散層領域上に半導体基板上に絶縁膜を設
ける工程と、該絶縁膜にコンタクトホールを開孔する工
程と、全面に多結晶シリコン層上成長してさらに全回に
ポジ型フォト・レジストを塗布したのち該フォトレジス
ト層ヲ表面から一定の深さまで均一に除去する工程と、
露出した前記多結晶シリコン層を除去する工程とを含み
、前記コンタクトホールの内部にのみ多結晶シリコン層
ケ残す事を特徴とする好ましいコンタクトホールを有す
る半導体集積回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21426082A JPS59104164A (ja) | 1982-12-07 | 1982-12-07 | 好ましいコンタクトホ−ルを有する半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21426082A JPS59104164A (ja) | 1982-12-07 | 1982-12-07 | 好ましいコンタクトホ−ルを有する半導体集積回路装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59104164A true JPS59104164A (ja) | 1984-06-15 |
Family
ID=16652800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21426082A Pending JPS59104164A (ja) | 1982-12-07 | 1982-12-07 | 好ましいコンタクトホ−ルを有する半導体集積回路装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59104164A (ja) |
-
1982
- 1982-12-07 JP JP21426082A patent/JPS59104164A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1085969A (en) | Semiconductor devices and method of manufacturing the same | |
JPH02203552A (ja) | 半導体素子の製造方法 | |
JPS6144470A (ja) | 集積回路チップにおける金属充填方法 | |
US4866000A (en) | Fabrication method for semiconductor integrated circuits | |
US3404451A (en) | Method of manufacturing semiconductor devices | |
JPH11204654A (ja) | 二重ゲート絶縁膜を有するゲート電極の形成方法 | |
JPS59104164A (ja) | 好ましいコンタクトホ−ルを有する半導体集積回路装置およびその製造方法 | |
JPS6242522A (ja) | 半導体装置の製造方法 | |
JPS6213050A (ja) | 半導体装置の製造方法 | |
KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
KR0169601B1 (ko) | 콘택 홀 형성방법 | |
JPH02156537A (ja) | 半導体装置の製造方法 | |
JPH0334675B2 (ja) | ||
KR100250746B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JPS5975667A (ja) | 半導体装置の製造方法 | |
JPS6154661A (ja) | 半導体装置の製造方法 | |
JPS63170922A (ja) | 配線方法 | |
KR100306879B1 (ko) | 폴리실리콘 배선 형성방법 | |
KR950014268B1 (ko) | 콘택형성방법 | |
JPS62222653A (ja) | 半導体装置及びその製造方法 | |
JPS6151917A (ja) | 半導体装置の製造方法 | |
JPS61160976A (ja) | 半導体装置の製造方法 | |
JPS6032338A (ja) | 半導体素子の製造方法 | |
JPS63143838A (ja) | 半導体集積回路装置の製造方法 | |
JPH029172A (ja) | 3層電極配線およびその製造方法 |