JPS62222653A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS62222653A JPS62222653A JP25908985A JP25908985A JPS62222653A JP S62222653 A JPS62222653 A JP S62222653A JP 25908985 A JP25908985 A JP 25908985A JP 25908985 A JP25908985 A JP 25908985A JP S62222653 A JPS62222653 A JP S62222653A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- layer
- insulating film
- silicide
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 48
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 47
- 239000010410 layer Substances 0.000 claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 9
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000011229 interlayer Substances 0.000 claims abstract description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 3
- 238000000992 sputter etching Methods 0.000 claims description 2
- 238000004381 surface treatment Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 239000012535 impurity Substances 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 2
- 238000007493 shaping process Methods 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
この発明は、半導体装置の多層配線技術に関するもので
ある。
ある。
〔従来の技術)
従来、この種の装置として、第4図に示すものがあった
。図において、(1)はSi基板、(2)は不純物拡散
層、(3)は下地絶縁膜、(4)は一層目アルミ配線、
(5)は層間絶縁膜、(6)は二層目アルミ配線である
。
。図において、(1)はSi基板、(2)は不純物拡散
層、(3)は下地絶縁膜、(4)は一層目アルミ配線、
(5)は層間絶縁膜、(6)は二層目アルミ配線である
。
次に、従来の半導体装置の製造フローについて、第5図
に説明する。
に説明する。
(1)Si基板(1)トに、写真製版、及び、イオン注
入技術等を用い、不純物拡散層(2)を形成する。
入技術等を用い、不純物拡散層(2)を形成する。
次に、Si界面を保護するT二めの下地絶縁膜(3)を
堆積し、外部と電気的コンタクトをとるためのコンタク
ト孔をあける。その後、一層目アルミ配線(4)を形成
する。
堆積し、外部と電気的コンタクトをとるためのコンタク
ト孔をあける。その後、一層目アルミ配線(4)を形成
する。
[,1)層間絶縁膜(5)を全面に堆積する。
CI)写真製版技術を用い、一層目アルミ配線(4)と
電気的コンタクトをとるためのスルーホールをあける。
電気的コンタクトをとるためのスルーホールをあける。
Lfflスパッタリング法昏こ上り、アルミ膜を全面蓼
こデポし、写真製版技術を用いて二層目アルミ配線(6
)を形成する。
こデポし、写真製版技術を用いて二層目アルミ配線(6
)を形成する。
〔発明が解決しようとする問題点)
従来の半導体装置は以とのように構成されているので、
スルーホールが微細化され、アスペクト比が大きくなる
につれ、スパッタ法によろ成膜時に、アルミ粒子が、ス
ルーホールの奥まではいってゆかなくなるので、急峻な
スルーホール段差部番こおけろ二層目アルミ配線(6)
のステップカバレッジが十分でなくなる。し1こがって
、この部分の配線電流密度が急増し、エレクトロ・マイ
グレーション等の信頼性との問題をひき起こすという欠
点があつ1こ。
スルーホールが微細化され、アスペクト比が大きくなる
につれ、スパッタ法によろ成膜時に、アルミ粒子が、ス
ルーホールの奥まではいってゆかなくなるので、急峻な
スルーホール段差部番こおけろ二層目アルミ配線(6)
のステップカバレッジが十分でなくなる。し1こがって
、この部分の配線電流密度が急増し、エレクトロ・マイ
グレーション等の信頼性との問題をひき起こすという欠
点があつ1こ。
この発明は上記のような従来のものの欠点を除去するT
こめになされたもので、スルーホール形成部分に、導電
性をもつアルミニウム以外の金属あるいは半導体層を設
け、これをマスクとして一層目アルミ配線及び下地絶縁
膜上にアルミニウム水和酸化物層を選択成長させろこと
により、スルーホール部の埋込みが、でき、信頼性の高
い半導体装置を提供することを目的としている。
こめになされたもので、スルーホール形成部分に、導電
性をもつアルミニウム以外の金属あるいは半導体層を設
け、これをマスクとして一層目アルミ配線及び下地絶縁
膜上にアルミニウム水和酸化物層を選択成長させろこと
により、スルーホール部の埋込みが、でき、信頼性の高
い半導体装置を提供することを目的としている。
この発明は一層目と二層目のアルミニウム配線の間に、
アルミニウム以外の金属あるいはシリサイドを設けて多
層配線を行なうとともに1層間絶縁膜としてアルミニウ
ム水和酸化物層を用いTこものである。
アルミニウム以外の金属あるいはシリサイドを設けて多
層配線を行なうとともに1層間絶縁膜としてアルミニウ
ム水和酸化物層を用いTこものである。
−[のアルミニウム配線と二層目のアルミニウム配線の
接続部に、シリサイド層を設けてから眉間絶縁膜を形成
する。
接続部に、シリサイド層を設けてから眉間絶縁膜を形成
する。
【実施例)
以下、この発明の一実施例を説明する。第1図において
、(1)はSi基板、(2)は不純物拡散層、(3)は
下地絶縁膜、(4)は一層目アルミ配線、(6ンは二層
目アルミ配線、(7)はアルミニウム以外の金属、シリ
サイドあるいは、半導体層、(8)はアル更ニウム水和
酸化物層である、 第1図に示す本発明の一実施例について@8図に説明す
る。
、(1)はSi基板、(2)は不純物拡散層、(3)は
下地絶縁膜、(4)は一層目アルミ配線、(6ンは二層
目アルミ配線、(7)はアルミニウム以外の金属、シリ
サイドあるいは、半導体層、(8)はアル更ニウム水和
酸化物層である、 第1図に示す本発明の一実施例について@8図に説明す
る。
(,1つ一層目アルミ配線(4)を形成するところまで
は。
は。
従来の半導体装置と同じである。
(鳳〕全面に、導電性をもつTi 、 W 、 (r等
のアルミニウム以外の金属、シリサイドあるいはSi等
の半導体層(7)をスパッタ法により全面に堆積し、写
真製版技術を用い、スルーホール形成部分を除き、エツ
チングにより除去する。
のアルミニウム以外の金属、シリサイドあるいはSi等
の半導体層(7)をスパッタ法により全面に堆積し、写
真製版技術を用い、スルーホール形成部分を除き、エツ
チングにより除去する。
(■)全面をスパッタエッチ処理を行なっTこ後に。
40℃以上の加熱純水または、水蒸気中で表面処理する
ことにより、一層目アルミ配線(4) k。
ことにより、一層目アルミ配線(4) k。
及び、下地絶縁膜(3)上lζ、アルミニウム水和酸化
物層(8)を選択的fこ形成する。
物層(8)を選択的fこ形成する。
〔■コスパッタリング法により、アル電膜を全面にデポ
し、写真製版技術を用いて、二層目アルミ配線(6)を
形成する。
し、写真製版技術を用いて、二層目アルミ配線(6)を
形成する。
なお、上記実施例では、アルミニウム水和酸化物層(8
)を層間絶縁膜として用いたものを示したが、第5図に
示すようにSOG (Spin On (Jass)や
CVD法により形成した絶縁膜(9)との2層構造とし
てもよい、 〔発明の効果〕 以上のように、この発明によればスルーホール形成部分
に導電性をもつアルミニウム以外の金属。
)を層間絶縁膜として用いたものを示したが、第5図に
示すようにSOG (Spin On (Jass)や
CVD法により形成した絶縁膜(9)との2層構造とし
てもよい、 〔発明の効果〕 以上のように、この発明によればスルーホール形成部分
に導電性をもつアルミニウム以外の金属。
シリサイド、あるいは半導体層を設け、これをマスクと
して一層目アルミ配線及び、下地絶縁膜とにアルミニウ
ム水和酸化物層を選択成長させることにより、スルーホ
ール部の埋込みができるので。
して一層目アルミ配線及び、下地絶縁膜とにアルミニウ
ム水和酸化物層を選択成長させることにより、スルーホ
ール部の埋込みができるので。
スルーホール部の二層目アルミ配線のカバレッジが良好
となり、信頼性の高い半導体装置を得ることができる。
となり、信頼性の高い半導体装置を得ることができる。
@1図は1本発明の一実施例1こよる半導体装置を示す
断面図、第2図は本発明の他の実施例を示す断面図、第
8図は第1図の装置の製造フローを示す図、第4図は従
来の半導体装jMを示す断面図、第5図は第4図の従来
の半導体装置の製造フローを示す図 (1)・・・Si基板、(2)・・・不純物拡散層、(
3)・・・下地絶縁膜、(4)・・・−ノー目アルミ配
線、(5)・・・層間絶縁膜、(6)・・・二層目アル
ミ配線、(7)・・・アルミニウム以外の金属あるいは
半導体層、(8)・・・アルミニウム永和酸化物層、(
9)・・・絶縁膜 なお1図中、同一符号は同一、又(よ相当部分を示で。
断面図、第2図は本発明の他の実施例を示す断面図、第
8図は第1図の装置の製造フローを示す図、第4図は従
来の半導体装jMを示す断面図、第5図は第4図の従来
の半導体装置の製造フローを示す図 (1)・・・Si基板、(2)・・・不純物拡散層、(
3)・・・下地絶縁膜、(4)・・・−ノー目アルミ配
線、(5)・・・層間絶縁膜、(6)・・・二層目アル
ミ配線、(7)・・・アルミニウム以外の金属あるいは
半導体層、(8)・・・アルミニウム永和酸化物層、(
9)・・・絶縁膜 なお1図中、同一符号は同一、又(よ相当部分を示で。
Claims (1)
- 【特許請求の範囲】 1、アルミニウム水和酸化物層を層間絶縁膜あるいはそ
の一部として用いる半導体装置において、アルミニウム
以外の金属、シリサイドあるいは半導体により、スルー
ホール部を埋込んだことを特徴とする半導体装置。 2、絶縁膜上のスルーホール形成部分に、導電性をもつ
アルミニウム以外の金属、シリサイドあるいは、半導体
層を設けた後、スパッタエッチ処理を行ない、加熱純水
中にて表面処理することにより、上記スルーホール形成
部分を除くアルミ配線上及び下地絶縁膜上にアルミニウ
ム水和酸化物層を選択成長させることを特徴とする半導
体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25908985A JPS62222653A (ja) | 1985-11-18 | 1985-11-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25908985A JPS62222653A (ja) | 1985-11-18 | 1985-11-18 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62222653A true JPS62222653A (ja) | 1987-09-30 |
JPH0584666B2 JPH0584666B2 (ja) | 1993-12-02 |
Family
ID=17329159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25908985A Granted JPS62222653A (ja) | 1985-11-18 | 1985-11-18 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62222653A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100241529B1 (ko) * | 1996-12-12 | 2000-02-01 | 김영환 | 플라즈마를 이용한 반도체 소자의 금속배선 부식방지방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51150985A (en) * | 1975-06-19 | 1976-12-24 | Mitsubishi Electric Corp | Fabrication method of semiconductor device |
JPS526795A (en) * | 1975-07-07 | 1977-01-19 | Mitsubishi Rayon Co Ltd | Process for producing polyester polymers |
JPS5261964A (en) * | 1975-11-18 | 1977-05-21 | Seiko Epson Corp | Semiconductor device |
JPS5630744A (en) * | 1979-08-21 | 1981-03-27 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device |
JPS5648245A (en) * | 1979-09-29 | 1981-05-01 | Hidetoshi Tsuchida | Oxygen adsorbent/desorbent composed of coordination-type high molecular iron (2) porphirin complex as effective component |
-
1985
- 1985-11-18 JP JP25908985A patent/JPS62222653A/ja active Granted
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51150985A (en) * | 1975-06-19 | 1976-12-24 | Mitsubishi Electric Corp | Fabrication method of semiconductor device |
JPS526795A (en) * | 1975-07-07 | 1977-01-19 | Mitsubishi Rayon Co Ltd | Process for producing polyester polymers |
JPS5261964A (en) * | 1975-11-18 | 1977-05-21 | Seiko Epson Corp | Semiconductor device |
JPS5630744A (en) * | 1979-08-21 | 1981-03-27 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device |
JPS5648245A (en) * | 1979-09-29 | 1981-05-01 | Hidetoshi Tsuchida | Oxygen adsorbent/desorbent composed of coordination-type high molecular iron (2) porphirin complex as effective component |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100241529B1 (ko) * | 1996-12-12 | 2000-02-01 | 김영환 | 플라즈마를 이용한 반도체 소자의 금속배선 부식방지방법 |
Also Published As
Publication number | Publication date |
---|---|
JPH0584666B2 (ja) | 1993-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1085969A (en) | Semiconductor devices and method of manufacturing the same | |
JPH02504092A (ja) | 積層回路における層間導電路の製造 | |
JPH0360055A (ja) | 集積回路の製造方法 | |
KR920004226B1 (ko) | 반도체장치의 제조방법 | |
JPH02203552A (ja) | 半導体素子の製造方法 | |
JPS62222653A (ja) | 半導体装置及びその製造方法 | |
JP2570857B2 (ja) | 半導体装置の製造方法 | |
JPS6379347A (ja) | 半導体装置の製造方法 | |
JPH01214137A (ja) | 集積回路の製造方法 | |
JPS60193336A (ja) | コンタクト電極の形成方法 | |
JP2864624B2 (ja) | コンタクト埋め込み金属構造体およびその製造方法 | |
EP0228183A2 (en) | Method for manufacturing semiconductor device | |
JPH07130733A (ja) | 半導体装置の埋め込み配線の形成方法 | |
JPH02241032A (ja) | 配線形成方法 | |
JPS622654A (ja) | 半導体装置およびその製造方法 | |
JP3047422B2 (ja) | ゲート電極形成方法 | |
JP2672976B2 (ja) | 電極配線及びその製造方法 | |
JPH0334675B2 (ja) | ||
JPH0380533A (ja) | 半導体装置の製造方法 | |
JPS6146051A (ja) | 配線方法 | |
JPH04280455A (ja) | 半導体装置の製造方法 | |
JPH06244187A (ja) | 半導体装置の製造方法 | |
JPH01230269A (ja) | 半導体集積回路装置 | |
JPS6151917A (ja) | 半導体装置の製造方法 | |
JPH04317332A (ja) | 半導体装置及びその製造方法 |