KR100241529B1 - 플라즈마를 이용한 반도체 소자의 금속배선 부식방지방법 - Google Patents

플라즈마를 이용한 반도체 소자의 금속배선 부식방지방법 Download PDF

Info

Publication number
KR100241529B1
KR100241529B1 KR1019960064642A KR19960064642A KR100241529B1 KR 100241529 B1 KR100241529 B1 KR 100241529B1 KR 1019960064642 A KR1019960064642 A KR 1019960064642A KR 19960064642 A KR19960064642 A KR 19960064642A KR 100241529 B1 KR100241529 B1 KR 100241529B1
Authority
KR
South Korea
Prior art keywords
plasma
metal wiring
etching
semiconductor
water vapor
Prior art date
Application number
KR1019960064642A
Other languages
English (en)
Other versions
KR19980046319A (ko
Inventor
정진욱
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960064642A priority Critical patent/KR100241529B1/ko
Publication of KR19980046319A publication Critical patent/KR19980046319A/ko
Application granted granted Critical
Publication of KR100241529B1 publication Critical patent/KR100241529B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Abstract

반도체 제조공정 중 금속배선의 식각공정 후 금속배선의 부식을 방지하기 위하여 식각로에 수증기 플라즈마를 형성하여 금속배선에 인위적으로 산화막을 인시투(In-situ)방식으로 형성한다. 그 결과 부식방지를 위해 추가공정을 하지 않아도 되며 효과적으로 부식을 방지할 수 있다.

Description

플라즈마를 이용한 반도체 소자의 금속배선 부식방지방법
본 발명은 플라즈마를 이용한 반도체 소자의 금속배선 부식방지방법에 관한 것으로, 특히 수증기를 이용한 플라즈마로 금속배선에 산화막을 형성할 수 있도록 한 플라즈마를 이용한 반도체 소자의 금속배선 부식방지방법에 관한 것이다.
일반적으로 웨이퍼 표면의 원하지 않는 부위의 박막을 선택적으로 제거해 내기 위하여 식각공정을 실시하게 된다. 식각공정은 그 방법에 따라 습식식각(Wet Etching) 또는 건식식각(Dry Etching) 등으로 나눌 수 있다. 습식식각은 화학 반응(Chemical Reaction)이라는 특성이 갖는 여러 가지 장점으로 인해 고 집적회로 제조 공정에서 부분적으로 사용되고 있다. 건식식간은 통상 “플라즈마(Plasma)”라는 상태에서의 반응을 이용하기 때문에 “플라즈마 식각”이라고도 불리어 왔다. 상기 “플라즈마” 상태란 전기적으로 양성입자, 음성입자, 그리고 중성입자들이 전체적으로 가중성 상태를 유지하고 있는 이온화된 기체 상태를 말하며 고체, 기체, 액체 상태에 이어 제4의 상태라 일컬어진다. 플라즈마는 일반적으로 전기장이나 자기장에 의하여 활성화된 기체 분자에 의해 발생된다. 반도체 소자가 고집적화 됨에 따라 플라즈마 식각기술도 여러 형태로 발전하고 있는 실정이다.
종래 반도체 제조에 있어서 금속배선 식각공정시 플라즈마 식각을 실시하게 된다. 이때 사용되는 가스는 Cl2와 BCl3를 1:1 또는 2:1의 비율로 플라즈마를 형성하여 식각하게 된다. 그러나 실리콘기판 표면에 잔류 Cl2가 금속배선에 남아 대기중에 노출될 경우 급속한 부식 현상이 발생된다. 이 부식 현상은 시간이 경과함에 따라 더욱 악화되어 반도체 소자의 특성과 수율이 저하되는 문제점이 발생된다.
따라서 본 발명은 금속배선의 식각공정 후 실리콘기판을 대기중에 노출시키지 않고 식각로 내부에서 직접 금속배선에 산화막을 인위적으로 형성함으로서 상기 문제점을 해소 할 수 있는 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 식각로에서 반도체 소자의 금속배선이 형성하는 단계와, 수증기 플라즈마를 이용하여 상기 금속배선 표면에 부식 방지용 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.
첨부도면은 본 발명에 따른 플라즈마를 이용한 반도체 소자의 금속배선 부식 방지방법을 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 순수탱크(Deionized Water Tank) 2 : 진공 식각로
3 : 히트코일(Heat Coil) 4 : 밸브
5 : 전원장치
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
본 발명은 반도체 소자의 금속배선 식각공정 후 실리콘기판을 대기에 노출시키지 않고 진공 식각로 내부에서 수증기 플라즈마를 형성한 후 상기 금속배선 표면에 산화막 즉 Al2O3를 형성하여 금속 부식을 방지한다. 이때 상기 진공 식각로 내부는 700 내지 900mT의 자속밀도 및 700 내지 900W의 전력과 200 내지 260℃의 온도 조건을 유지한다.
상기 수증기 플라즈마는 첨부도면에서와 같이 순수탱크(Deionized Water Tank)(1)에서 순수(Deionized Water)를 진공 식각로(2)로 공급한다. 이때 밸브(4)를 전원장치(5)를 이용한 히트코일(Heat coil)(3)로 가열하여 60 내지 70℃의 순수로 만들어 진공식각로(2)로 분사한다. 그러면 진공상태의 식각로에서 순간적으로 기화현상을 일으켜 수증기로 변화한다.
이때, 상기 수증기는 입자 형태로 상기 식각로 내부에 700 내지 900mT의 자속밀도와 700 내지 900W의 전력 조건에서 플라즈마가 된다.
상술한 바와같이 금속배선의 식각공정 후 부식을 방지하기 위하여 식각로에 수증기 플라즈마를 형성하여 금속배선에 산화막을 형성한다. 그 결과 부식방지를 위해 추가공정을 하지 않아도 되고 효과적으로 부식을 방지하므로 반도체 소자의 수율이 향상되는 효과가 있다.

Claims (4)

  1. 식각로에서 반도체 소자의 금속배선이 형성되는 단계와, 수증기 플라즈마를 이용하여 상기 금속배선 표면에 부식 방지용 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 부식방지방법.
  2. 제1항에 있어서, 상기 수증기 플라즈마는 200 내지 260℃의 식각로에 수증기를 주입한 후 700 내지 900mT의 자속밀도 및 700 내지 900W 전력을 인가하여 생성시키는 것을 특지이으로 하는 반도체 소자의 금속배선 부식방지방법.
  3. 제2항에 있어서, 상기 수증기는 식각로에 주입되기 전에 60 내지 70℃를 유지하는 것을 특징으로 하는 반도체 소자의 금속배선 부식방지방법.
  4. 제1항에 있어서, 상기 산화막은 Al2O3인 것을 특징으로 하는 반도체 소자의 금속배선 부식방지방법.
KR1019960064642A 1996-12-12 1996-12-12 플라즈마를 이용한 반도체 소자의 금속배선 부식방지방법 KR100241529B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960064642A KR100241529B1 (ko) 1996-12-12 1996-12-12 플라즈마를 이용한 반도체 소자의 금속배선 부식방지방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960064642A KR100241529B1 (ko) 1996-12-12 1996-12-12 플라즈마를 이용한 반도체 소자의 금속배선 부식방지방법

Publications (2)

Publication Number Publication Date
KR19980046319A KR19980046319A (ko) 1998-09-15
KR100241529B1 true KR100241529B1 (ko) 2000-02-01

Family

ID=19487380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960064642A KR100241529B1 (ko) 1996-12-12 1996-12-12 플라즈마를 이용한 반도체 소자의 금속배선 부식방지방법

Country Status (1)

Country Link
KR (1) KR100241529B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467817B1 (ko) * 2003-01-30 2005-01-25 동부아남반도체 주식회사 반도체 소자의 금속배선 부식 방지방법
KR100484896B1 (ko) * 2002-09-18 2005-04-22 동부아남반도체 주식회사 금속 식각 공정 시 금속 부식 방지 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764793B1 (ko) * 2006-04-24 2007-10-11 엘지전자 주식회사 스팀플라즈마 발생모듈

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62222653A (ja) * 1985-11-18 1987-09-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH08274092A (ja) * 1995-03-29 1996-10-18 Matsushita Electric Works Ltd 多層アルミニウム配線の形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62222653A (ja) * 1985-11-18 1987-09-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH08274092A (ja) * 1995-03-29 1996-10-18 Matsushita Electric Works Ltd 多層アルミニウム配線の形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100484896B1 (ko) * 2002-09-18 2005-04-22 동부아남반도체 주식회사 금속 식각 공정 시 금속 부식 방지 방법
KR100467817B1 (ko) * 2003-01-30 2005-01-25 동부아남반도체 주식회사 반도체 소자의 금속배선 부식 방지방법

Also Published As

Publication number Publication date
KR19980046319A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
US5780359A (en) Polymer removal from top surfaces and sidewalls of a semiconductor wafer
US5326427A (en) Method of selectively etching titanium-containing materials on a semiconductor wafer using remote plasma generation
US20020072016A1 (en) Substrate cleaning apparatus and method
US20060128159A1 (en) Method of removing etch residues
KR20000075984A (ko) 플라즈마 반응기 내의 포토레지스트 마스크 결함을 제거하는 방법 및 장치
KR20160084314A (ko) 이방성 텅스텐 에칭을 위한 방법 및 장치
KR20000023166A (ko) 금속 라인의 사전 에칭 부식을 감소시키기 위한 금속화부 에칭 방법
US5674357A (en) Semiconductor substrate cleaning process
JP2020520554A (ja) 超伝導体相互接続のための予洗浄および堆積の方法
US7947605B2 (en) Post ion implant photoresist strip using a pattern fill and method
KR100639615B1 (ko) 세정액 및 그를 이용한 반도체소자의 세정 방법
US6566269B1 (en) Removal of post etch residuals on wafer surface
KR100241529B1 (ko) 플라즈마를 이용한 반도체 소자의 금속배선 부식방지방법
US6921493B2 (en) Method of processing substrates
KR100336916B1 (ko) 반도체기판의스트립핑,패시베이션및부식반응억제방법
KR100218772B1 (ko) 드라이에칭방법
WO2001097270A2 (en) Substrate cleaning apparatus and method
US7067433B2 (en) Method to reduce the fluorine contamination on the Al/Al-Cu pad by a post high cathod temperature plasma treatment
Light Reactive ion etching of aluminum/silicon
JP4278533B2 (ja) アッシング方法及びアッシング装置
KR970018100A (ko) 접촉 홀 매립방법
US7268082B2 (en) Highly selective nitride etching employing surface mediated uniform reactive layer films
KR19980044194A (ko) 반도체 소자의 금속배선 형성방법
TWI277171B (en) Methods for surface treatment and structure formed therefrom
KR100235944B1 (ko) 반도체소자의 세정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee