JPH029172A - ３層電極配線およびその製造方法 - Google Patents
３層電極配線およびその製造方法Info
- Publication number
- JPH029172A JPH029172A JP15810888A JP15810888A JPH029172A JP H029172 A JPH029172 A JP H029172A JP 15810888 A JP15810888 A JP 15810888A JP 15810888 A JP15810888 A JP 15810888A JP H029172 A JPH029172 A JP H029172A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode wiring
- metal
- oxidation
- corrosion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims abstract description 11
- 238000005260 corrosion Methods 0.000 claims abstract description 10
- 230000007797 corrosion Effects 0.000 claims abstract description 9
- 230000003647 oxidation Effects 0.000 claims abstract description 8
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 16
- 230000008018 melting Effects 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 4
- 238000011109 contamination Methods 0.000 claims description 3
- 238000007796 conventional method Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 7
- 238000004544 sputter deposition Methods 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012421 spiking Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007737 ion beam deposition Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野〕
本発明は、平坦化された３層電極配線およびその製造方
法に関するものである。
法に関するものである。
一般的に、スパッタされたアルミニウム膜よりなる電極
配線は、ＶＬＳ Ｉ半導体デバイスに用いられている。
配線は、ＶＬＳ Ｉ半導体デバイスに用いられている。
このような電極配線は、パターン作成されたのちエツチ
ングされて形成され、半導体チップ上の個別素子間の接
続線を与えている。
ングされて形成され、半導体チップ上の個別素子間の接
続線を与えている。
デバイス形状が１７４ ミクロン以下の寸法に微細化さ
れる場合には、電極配線技術およびそれに固有の問題の
重要性が増してくる。
れる場合には、電極配線技術およびそれに固有の問題の
重要性が増してくる。
従来の技術は、多様な技術、例えば４１２１７Ｍ法（Ｉ
ＴＭ ： ｉ’ｍｐｌａｎｔａｔｉｏｎ ｔｈｒｏｕ
ｇｈ ｍｅｔａｌ）、バイアススパッタ、選択デポジシ
ョン、フローイソジ（ｆｌｏｗａｇｅ）バイアススパッ
タ、エキシマレーザ照射、イオンビームデポジションに
及んでいる。
ＴＭ ： ｉ’ｍｐｌａｎｔａｔｉｏｎ ｔｈｒｏｕ
ｇｈ ｍｅｔａｌ）、バイアススパッタ、選択デポジシ
ョン、フローイソジ（ｆｌｏｗａｇｅ）バイアススパッ
タ、エキシマレーザ照射、イオンビームデポジションに
及んでいる。
４１２１７Ｍ法については、Ｅ、Ｎａｇａｗａ ｅｔ
ａｌ、＋Ｊｐｎ、 Ｊ、Ａｐｐｌ、Ｐｈｙｓ、 ｖｏｌ
、２６ ｎｏ、３．４３４（１９８７）に記載されてお
り、バイアススパッタについては、Ｙ、Ｈｏｍｍａ ｅ
ｔ ａｌ、、 Ｊ、Ｅｌｅｃｔｒｏｃｈｅｍ、Ｓｏｃ、
ｖｏｌ、１３２ｎｏ、６．１４６６ （１９８５）お
よびＴ、Ｍｏｇａｍｉ ｅｔ ａｌ、、 １９ｔｈＳＳ
ＤＭ Ｅｘｔ、八ｂｓｔｒａｃｔｓ Ｄｉｇｅｓｔ、
４３Ｈ１９８７）に記載されており、選択デポジション
については、Ｄ、Ｍ。
ａｌ、＋Ｊｐｎ、 Ｊ、Ａｐｐｌ、Ｐｈｙｓ、 ｖｏｌ
、２６ ｎｏ、３．４３４（１９８７）に記載されてお
り、バイアススパッタについては、Ｙ、Ｈｏｍｍａ ｅ
ｔ ａｌ、、 Ｊ、Ｅｌｅｃｔｒｏｃｈｅｍ、Ｓｏｃ、
ｖｏｌ、１３２ｎｏ、６．１４６６ （１９８５）お
よびＴ、Ｍｏｇａｍｉ ｅｔ ａｌ、、 １９ｔｈＳＳ
ＤＭ Ｅｘｔ、八ｂｓｔｒａｃｔｓ Ｄｉｇｅｓｔ、
４３Ｈ１９８７）に記載されており、選択デポジション
については、Ｄ、Ｍ。
Ｂｒｏｗｎ ｅｔ ａｌ、、 ＩＥＥＥ Ｅｌｅｃｔｒ
ｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ、 ｖｏｌ。
ｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ、 ｖｏｌ。
ＥＤＬ−８ｎｏ、２５５ （１９８７）およびに、５ｈ
ｉｎｏｚａｋｉ ｅｔ ａｌ、。
ｉｎｏｚａｋｉ ｅｔ ａｌ、。
１９ｔｈ ＳＳＤＭ Ｅｘｔ、 Ａｂｓｔ、 Ｄｉｇｅ
ｓｔ、 ４３５（１９８７）に記載されており、フロー
イソジバイアススパソタについては、Ｋ、Ｋａｍｏｓｈ
ｉｄａ ｅｔ ａｌ、、 １９ｔｈ ＳＳＤＭ Ｅｘｔ
。
ｓｔ、 ４３５（１９８７）に記載されており、フロー
イソジバイアススパソタについては、Ｋ、Ｋａｍｏｓｈ
ｉｄａ ｅｔ ａｌ、、 １９ｔｈ ＳＳＤＭ Ｅｘｔ
。
Ａｂｓｔ、 Ｄｉｇｅｓｔ、 ４３９（１９８７）に記
載されており、エキシマレーザ照射については、Ｒ，Ｍ
ｕｋａｉ ｅｔ ａｌ、。
載されており、エキシマレーザ照射については、Ｒ，Ｍ
ｕｋａｉ ｅｔ ａｌ、。
［ＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ、
ｖｏｌ、ＥＤＬ−８ｎｏ、２７６（１９８７）に記載
され、イオンビームデポジションについては、Ｓ、−Ｎ
、Ｍａｉ ｅｔ ａｌ、、 ＩＥＥＥ Ｅｌｅｃｔｒｏ
ｎＤｅｖｉｃｅ Ｌｅｔｔ、 ｖｏｌ、ＥＤＬ−８ｎｏ
、１０．５０３（１９８７）に記載されている。
ｖｏｌ、ＥＤＬ−８ｎｏ、２７６（１９８７）に記載
され、イオンビームデポジションについては、Ｓ、−Ｎ
、Ｍａｉ ｅｔ ａｌ、、 ＩＥＥＥ Ｅｌｅｃｔｒｏ
ｎＤｅｖｉｃｅ Ｌｅｔｔ、 ｖｏｌ、ＥＤＬ−８ｎｏ
、１０．５０３（１９８７）に記載されている。
これらの技術は、ステンプカパレージ（段差被覆性）、
平坦化、金属／サブストレート界面におけるアルミニウ
ムスパイキング／シリコン溶融などのような問題を解決
するために用いられてきた。
平坦化、金属／サブストレート界面におけるアルミニウ
ムスパイキング／シリコン溶融などのような問題を解決
するために用いられてきた。
〔発明が解決しようとする課題］
前述した技術は、１ミクロンおよび近ミクロン（０，８
μｍ）のコンタクトホールには適切であるが、１７２〜
１７４ ミクロン範囲のサブミクロンのコンタクトホー
ルは処理できない。接合深さおよび他の重要なパラメー
タのスケーリングは、コンタクトホールの縮小を伴うの
で、問題となる。
μｍ）のコンタクトホールには適切であるが、１７２〜
１７４ ミクロン範囲のサブミクロンのコンタクトホー
ルは処理できない。接合深さおよび他の重要なパラメー
タのスケーリングは、コンタクトホールの縮小を伴うの
で、問題となる。
また、深い接合上にアルミニウムを直接堆積することは
、ミクロンサイズのデバイスに対して問題がないが、浅
い接合（接合深さ−〜０．１５μｍ）を有するサブミク
ロンサイズのデバイスにとって、接合に入り込むアルミ
ニウムのスパイク（直接に堆積されたアルミニウムのア
ニーリングによって生じる）は、デバイスを使用不能に
する。したがって、このようなスパイキング（突抜け）
を防止するために、アルミニウムとシリコンサブストレ
ートとの間に障壁層を堆積しなければならない。
、ミクロンサイズのデバイスに対して問題がないが、浅
い接合（接合深さ−〜０．１５μｍ）を有するサブミク
ロンサイズのデバイスにとって、接合に入り込むアルミ
ニウムのスパイク（直接に堆積されたアルミニウムのア
ニーリングによって生じる）は、デバイスを使用不能に
する。したがって、このようなスパイキング（突抜け）
を防止するために、アルミニウムとシリコンサブストレ
ートとの間に障壁層を堆積しなければならない。
通常の方法およびバイアススパッタ法のような電極配線
技術に対する問題点は、高いアスペクト比（コンタクト
ホールの深さと幅との比）のコンタクトホールを効果的
に埋め込むことができないということである。１／２お
よび１７４ ミクロンのコンタクトホールは、アスペク
ト比がほぼ２であるので、これらの技術による適切なカ
バレージは困難である。
技術に対する問題点は、高いアスペクト比（コンタクト
ホールの深さと幅との比）のコンタクトホールを効果的
に埋め込むことができないということである。１／２お
よび１７４ ミクロンのコンタクトホールは、アスペク
ト比がほぼ２であるので、これらの技術による適切なカ
バレージは困難である。
電極配線技術に対する他の問題点は、多くの場合、電極
配線が平坦ではないので、次の処理工程での位置決めお
よびエツチングが困難になるということである。
配線が平坦ではないので、次の処理工程での位置決めお
よびエツチングが困難になるということである。
さらに電極配線をパターン形成するのに用いられるＣＭ
Ｓレジスト（トーレシリコーン株式会社製）は、電子ビ
ーム露光の際にアルミニウムと反応して表面腐蝕を起こ
す傾向がある。
Ｓレジスト（トーレシリコーン株式会社製）は、電子ビ
ーム露光の際にアルミニウムと反応して表面腐蝕を起こ
す傾向がある。
本発明の目的は、上述のような問題点を解決した３層電
極配線およびその製造方法を提供することにある。
極配線およびその製造方法を提供することにある。
本発明は、下層である第１層と、中間層である第２層と
、上層である第３層とからなる３層電極配線において、 第１Ｎは、高融点金属よりなる障壁層であり、第２層は
、低シート抵抗金属よりなる平坦化された導電層であり
、 第３Ｎは、耐酸化／ｇ蝕金金属りなるキャップ層である
ことを特徴とする。
、上層である第３層とからなる３層電極配線において、 第１Ｎは、高融点金属よりなる障壁層であり、第２層は
、低シート抵抗金属よりなる平坦化された導電層であり
、 第３Ｎは、耐酸化／ｇ蝕金金属りなるキャップ層である
ことを特徴とする。
また、本発明の３層電極配線の製造方法によれば、
３つの層は、界面汚染を防止するため、同一の真空中で
堆積し、 第１層と第３層は、通常の技術またはバイアス技術を用
いてスパッタし、 第２層は、コンタクトホール内部に金属をリフローする
ために、高温でバイアススパッタすることを特徴とする
。
堆積し、 第１層と第３層は、通常の技術またはバイアス技術を用
いてスパッタし、 第２層は、コンタクトホール内部に金属をリフローする
ために、高温でバイアススパッタすることを特徴とする
。
本発明によれば、前述した３層電極配線に対する問題点
を効果的に解決している。すなわち、薄い障壁層がコン
タクトホールの内部を覆い、アルミニラムスパイクがサ
ブストレートに入り込むのを防止している。また、リフ
ロースパッタされた導電層は、コンタクトホールを埋め
込み、平坦化された表面を有しているので、電極配線パ
ターン形成と続く処理を容易にしている。薄いキャップ
層は、パターン形成されたレジストによる導電層の腐蝕
と導電層表面の酸化とを防止している。
を効果的に解決している。すなわち、薄い障壁層がコン
タクトホールの内部を覆い、アルミニラムスパイクがサ
ブストレートに入り込むのを防止している。また、リフ
ロースパッタされた導電層は、コンタクトホールを埋め
込み、平坦化された表面を有しているので、電極配線パ
ターン形成と続く処理を容易にしている。薄いキャップ
層は、パターン形成されたレジストによる導電層の腐蝕
と導電層表面の酸化とを防止している。
第１図は、本発明の一実施例である３層電極配線の構造
を示す模式的斜視図である。この３層電極配線は、浅い
接合７を有する半導体デバイスの１７４ ミクロンコン
タクトホール８に堆積されたものであり、下層である第
１層３と、中間層である第２層２と、上層である第３層
１とからなる。
を示す模式的斜視図である。この３層電極配線は、浅い
接合７を有する半導体デバイスの１７４ ミクロンコン
タクトホール８に堆積されたものであり、下層である第
１層３と、中間層である第２層２と、上層である第３層
１とからなる。
第１層３は、高融点金属の障壁層であり、本実施例では
１０００人厚さのＭＯＳｉ２．３とした。
１０００人厚さのＭＯＳｉ２．３とした。
第２Ｎ２は、低シート抵抗金属の平坦化された導電層で
あり、本実施例では１μｍ厚さのＡ１７１％Ｓｉとした
。
あり、本実施例では１μｍ厚さのＡ１７１％Ｓｉとした
。
第３層は、耐酸化／腐蝕金属のキャップ層であり、本実
施例では５００人厚さのＭＯ５ｊｚ、ｉとした。
施例では５００人厚さのＭＯ５ｊｚ、ｉとした。
なお第１図において、４は絶縁体層、５はフィールド絶
縁体層、６はサブストレートである。
縁体層、６はサブストレートである。
この３層電極配線によれば、薄い障壁層３がコンタクト
ホール８の内部を覆っているので、導電層２からアルミ
ニウムスパイクがサブストレート６に入り込むのを防止
することができる。また、導電層２は、コンタクトホー
ルを埋め込み、平坦化された表面を有しているので、電
）ｉ配線パターン形成と続く処理を容易にする。さらに
、薄いキャップ層１は、パターン形成されたレジストに
よる導電層２の腐蝕と導電層表面の酸化とを防止する。
ホール８の内部を覆っているので、導電層２からアルミ
ニウムスパイクがサブストレート６に入り込むのを防止
することができる。また、導電層２は、コンタクトホー
ルを埋め込み、平坦化された表面を有しているので、電
）ｉ配線パターン形成と続く処理を容易にする。さらに
、薄いキャップ層１は、パターン形成されたレジストに
よる導電層２の腐蝕と導電層表面の酸化とを防止する。
第１図の３層電極配線の製造に際しては、第１の工程と
して、バイアス電力ＯＷ、スパッタ電力２ｋＷ、スパッ
タ温度２００℃、スパッタ期間３２秒で、Ｍ ｏ Ｓ
ｉ Ｚ、：ｌをスパッタして、障壁層３を形成し、第２
の工程として、バイアス電力１００Ｗ、スパッタ電力６
．２ｋＷ、スパッタ温度３００℃、スパッタ期間１２０
秒で１．ｌ！／１％Ｓｉをリフロースパッタして、導電
層２を形成し、第３の工程として、バイアス電力ＯＷ、
スパッタ電力２ｋＷ、スパッタ温度１００℃、スパッタ
期間１５秒で、ＭＯｓｉ２，３をスパッタして、キヤ・
ノブＩ’ｌｌを形成した。
して、バイアス電力ＯＷ、スパッタ電力２ｋＷ、スパッ
タ温度２００℃、スパッタ期間３２秒で、Ｍ ｏ Ｓ
ｉ Ｚ、：ｌをスパッタして、障壁層３を形成し、第２
の工程として、バイアス電力１００Ｗ、スパッタ電力６
．２ｋＷ、スパッタ温度３００℃、スパッタ期間１２０
秒で１．ｌ！／１％Ｓｉをリフロースパッタして、導電
層２を形成し、第３の工程として、バイアス電力ＯＷ、
スパッタ電力２ｋＷ、スパッタ温度１００℃、スパッタ
期間１５秒で、ＭＯｓｉ２，３をスパッタして、キヤ・
ノブＩ’ｌｌを形成した。
以上の各工程は、界面汚染を避けるために、同一の真空
中で実施した。
中で実施した。
本発明によれば、１７４ ミクロンのコンタクトホール
に対しても優れた埋め込み性を有する平坦化された３層
電極配線およびその製造方法が得られる。
に対しても優れた埋め込み性を有する平坦化された３層
電極配線およびその製造方法が得られる。
また、本発明の３層電極配線およびその製造方法によれ
ば、スパイキング、ステンプカハレージ・平坦化、およ
び表面腐蝕の問題を効果的に解決することができた。
ば、スパイキング、ステンプカハレージ・平坦化、およ
び表面腐蝕の問題を効果的に解決することができた。
第１図は、１７４ ミクロンコンタクトホールに形成さ
れた平坦化３層電極配線の模式的斜視図である。 キャップ層 導電層 障壁層 絶縁体層 フィールド絶縁体層 サブストレート 浅い接合 コンタクトホール
れた平坦化３層電極配線の模式的斜視図である。 キャップ層 導電層 障壁層 絶縁体層 フィールド絶縁体層 サブストレート 浅い接合 コンタクトホール
Claims (2)
- （１）下層である第１層と、中間層である第２層と、上
層である第３層とからなる３層電極配線において、 第１層は、高融点金属よりなる障壁層であり、第２層は
、低シート抵抗金属よりなる平坦化された導電層であり
、 第３層は、耐酸化／腐蝕金属よりなるキャップ層である
ことを特徴とする３層電極配線。 - （２）請求項１記載の３層電極配線の製造方法において
、 ３つの層は、界面汚染を防止するため、同一の真空中で
堆積し、 第１層と第３層は、通常の技術またはバイアス技術を用
いてスパッタし、 第２層は、コンタクトホール内部に金属をリフローする
ために、高温でバイアススパッタすることを特徴とする
３層電極配線の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15810888A JPH029172A (ja) | 1988-06-28 | 1988-06-28 | ３層電極配線およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15810888A JPH029172A (ja) | 1988-06-28 | 1988-06-28 | ３層電極配線およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH029172A true JPH029172A (ja) | 1990-01-12 |
Family
ID=15664477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15810888A Pending JPH029172A (ja) | 1988-06-28 | 1988-06-28 | ３層電極配線およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH029172A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63138135A (ja) * | 1986-11-27 | 1988-06-10 | Nissan Motor Co Ltd | 内燃機関の燃料噴射制御装置 |
-
1988
- 1988-06-28 JP JP15810888A patent/JPH029172A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63138135A (ja) * | 1986-11-27 | 1988-06-10 | Nissan Motor Co Ltd | 内燃機関の燃料噴射制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04290232A (ja) | 溝埋込み配線形成方法 | |
| US6384481B1 (en) | Single step electroplating process for interconnect via fill and metal line patterning | |
| JPH10294365A (ja) | 半導体装置及びその製造方法 | |
| JPH10321634A (ja) | 突起電極の製造方法 | |
| JPH029172A (ja) | ３層電極配線およびその製造方法 | |
| JPH0388351A (ja) | 半導体装置の製造方法 | |
| CN109037191B (zh) | 修调电阻及其制造方法 | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| JP2001176872A (ja) | 半導体装置の製造方法 | |
| JP3021711B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6113375B2 (ja) | ||
| KR100265850B1 (ko) | 반도체장치의금속배선형성방법 | |
| KR930001896B1 (ko) | 반도체 장치의 금속배선구조 및 그 형성방법 | |
| JP2000077416A (ja) | 埋め込み配線の形成方法 | |
| KR100406741B1 (ko) | 반도체 소자 제조 방법 | |
| JPH0425159A (ja) | 電極配線の形成方法 | |
| JPS62222653A (ja) | 半導体装置及びその製造方法 | |
| JPH06244187A (ja) | 半導体装置の製造方法 | |
| KR20000041873A (ko) | 금속배선 형성방법 | |
| JPS61259540A (ja) | 多層配線の製造方法 | |
| JPS63237548A (ja) | 半導体装置の製造方法 | |
| KR19980037184A (ko) | 반도체 소자의 금속층 형성방법 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
| JPS60245149A (ja) | 半導体装置の製造方法 | |
| JPH10256234A (ja) | 多層配線の製作方法 |