KR0169601B1 - 콘택 홀 형성방법 - Google Patents
콘택 홀 형성방법 Download PDFInfo
- Publication number
- KR0169601B1 KR0169601B1 KR1019940037778A KR19940037778A KR0169601B1 KR 0169601 B1 KR0169601 B1 KR 0169601B1 KR 1019940037778 A KR1019940037778 A KR 1019940037778A KR 19940037778 A KR19940037778 A KR 19940037778A KR 0169601 B1 KR0169601 B1 KR 0169601B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- contact hole
- wet etching
- dry etching
- photoresist pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 콘택 홀 형성방법에 관한 것으로서, 특히 게이트 전극과 불순물이온주입영역을 연결시키는 식각 공정 중에서 하드 베이크를 실시하여 토폴로지가 가장 깊은 소오스,드레인 접합 부위의 언더 컷 부위에 플라즈마 이온 및 레디컬의 침투를 방지할 수 있는 콘택 홀 형성방법에 관한 것으로서, 실리콘 기판 상에 게이트 전극을 형성하고 절연막을 증착하는 단계, 상기 절연막 상에 마스크 노광 공정을 통해 그의 소정 부분을 노출시키는 포토 레지스트 패턴을 형성하는 단계, 및 상기 절연막의 노출 부위에 대한 습식 식각과 건식 식각을 순차적으로 수행하여 콘택 홀을 형성하는 단계로 이루어진 콘택 홀 형성방법에 있어서, 상기 습식 식각과 건식 식각 공정 사이에 하드 베이크 공정을 실시하여 플로우된 포토 레지스트 패턴 부위가 습식 식각시 발생된 언더 컷 부위를 차단하게 함으로써, 건식 식각시 사용되어 지는 플라즈마 이온 및 레디컬에 의해 언더 컷 부위가 침식되는 것을 방지할 수 있다.
Description
제1도는 종래의 콘택 홀 형성방법을 나타내는 단면도.
제2도의 (a) 내지 (c)는 본 발명에 따른 콘택 홀 형성방법을 나타내는 각 제조공정에 있어서의 요부 단면도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 불순물 이온주입영역
3 : BPSG막 4 : 포토 레지스트 패턴
5 : 콘택 홀
본 발명은 반도체 소자의 콘택 홀 형성방법에 관한 것으로서, 특히 게이트 전극과 불순물 이온주입영역을 연결시키는 식각 공정 중에서 하드 베이크를 실시하여 토폴로지(topology)가 가장 깊은 소오스,드레인 접합 부위의 언더 컷 형상을 억제할 수 있는 콘택 홀 형성방법에 관한 것이다.
일반적으로 콘택(contact)이라 함은 반도체 기판과 금속 배선, 또는 금속 배선과 반도체 전극간을 전기적으로 연결함을 의미하며, 대체적으로 콘택을 이루기 위해 하층의 금속 배선에 상층의 금속부와 전기적 절연을 목적으로 하는 절연층을 도포하고, 사진 식각 공정에 의한 콘택홀을 형성한 후, 금속 또는 폴리실리콘을 콘택홀의 오목부에 배포하여 콘택을 이루게 된다.
종래 금속간의 층간 절역막을 BPSG로 형성한 콘택 홀 형성방법이 제1도에 도시되어 있다.
도시된 바와 같이, 실리콘 기판(1) 상부에 소정의 게이트 전극(도시되지 않음)을 형성하고, 자기정합방식으로 소정의 불순물이온주입영역(2)을 형성한 다음에, 전체 구조의 상부에 절연막인 BSPG(3)를 리플로우시킨다. 그리고 마스크 노광 공정에 의해 포토 레지스트 패턴(4)을 형성한 후, 등방성 식각인 습식 식각을 하고 이방성 식각인 건식 식각을 수행하여 콘택 홀(5)을 형성한다.
그러나, 이와 같은 종래의 콘택 홀 형성방법은 습식 식각에 의해서 형성된 언더 컷 부위에 건식 식각시에 사용되는 플라즈마 이온 및 레디컬(radical)의 역류 현상으로 언더 컷 부위가 점점 침식되어 콘택 홀의 크기가 증가하는 문제점, 즉 포토 레지스트 패턴의 폭보다 노출되는 불순물이온주입영역의 폭이 크게 형성되는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위해 안출된 본 발명은, 플라즈마 이온 및 레디컬의 역류 현상을 방지하여 언더 컷 부위가 침식되는 현상을 방지할 수 있는 콘택 홀 형성방법을 제공하는데 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, 실리콘 기판 상에 게이트 전극을 형성하고 절연막을 증착하는 단계, 상기 절역막 상에 마스크 노광 공정을 통해 그의 소정 부분을 노출시키는 포토 레지스트 패턴을 형성하는 단계, 및 상기 절연막의 노출 부위에 대한 습식 식각과 건식 식각을 순차적으로 수행하여 콘택 홀을 형성하는 단계로 이루어진 콘택 홀 형성방법에 있어서, 상기 습식 식각과 건식 식각 공정 사이에 하드 베이크 공정을 실시하는 것을 특징으로 한다.
상기 하드 베이크 공정은 125℃이상, 구체적으로는, 125℃ 내지 175℃에서 20분 내지 40분 정도 실시하는 것이 바람직하다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 상세히 설명한다.
제2도의 (a) 내지(c)는 본 발명에 따른 콘택 홀 형성방법의 공정도이다.
우선, (a)와 같이 실리콘 기판(1) 상에 소정의 게이트 전극(도시되지 않음)을 형성하고, 자기정합방식으로 소정의 불순물이온주입영역(2)을 형성한 후, 전체 구조의 상부에 절연막인 BPSG막(3)을 증착시킨다. 그리고, 마스크 노광 공정을 통해 상기 BPSG막(3) 상에 그의 소정 부분을 노출시키는 포토 레지스트 패턴(4)을 형성한 후, 노출된 BPSG막 부분에 대하여 등방성 식각인 습식 식각 공정을 수행한다.
그 다음, 하드 베이크 공정을 125℃ 내지 175℃에서 20분 내지 40분 정도 수행한다. 여기서, 하드 베이크 공정을 하게 되면, 포토 레지스트 패턴(4)이 고온에 의해서 플로우되어, 즉, 아래로 처지게 됨으로써, 습식 식각시 형성된 언더 컷 부위가 차단되어 (b)와 같은 형상이 이루어진다.
계속해서, 이방성 식각인 건식 식각을 수행하는데, 이때, 식각이 사용되어지는 플라즈마 이온 및 레디컬은 플로우된 포토 레지스트 패턴 부위에 의해 차단되어 상기 언더 컷 부위로 침투하지 못하게 된다. 즉, 플라즈마 이온 및 레디컬이 수평 방향으로는 이동되지 못하고 수직 방향으로만 이동 하게 된다. 따라서 상기 포토 레지스트 패턴(4)의 형상 그대로 콘택 홀(5)이 형성된다.
이와같이, 본 발명은 습식 식각과 건식 식각 사이에 하드 베이크 공정을 수행하여 플로우되는 포토 레지스트 패턴 부위가 습식 식각시에 발생된 언더 컷 부위를 차단하게 함으로써, 건식 식각시에 사용되어지는 플라즈마 이온 및 레디컬이 언더 컷 부위로 침투하는 현상을 방지할 수 있으며, 이에 따라, 원하는 크기의 콘택 홀을 형상할 수 있다.
Claims (2)
- 실리콘 기판 상에 게이트 전극을 형상하고 절연막을 증착하는 단계, 상기 절연막 상에 마스크 노광 공정을 통해 그의 소정 부분을 노출시키는 포토 레지스트 패턴을 형성하는 단계, 및 상기 절연막의 노출 부위에 대한 습식 식각과 건식 식각을 순차적으로 수행하여 콘택 홀을 형성하는 단계로 이루어진 콘택 홀 형성방법에 있어서, 상기 습식 식각과 건식 식각 공정 사이에 하드 베이크 공정을 실시하는 것을 특징으로하는 콘택 홀 형성방법.
- 제1항에 있어서, 상기 하드 베이크 공정은 125℃ 내지 175℃에서 20분 내지 40분 정도 실시하는 것을 특징으로 하는 콘택 홀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940037778A KR0169601B1 (ko) | 1994-12-28 | 1994-12-28 | 콘택 홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940037778A KR0169601B1 (ko) | 1994-12-28 | 1994-12-28 | 콘택 홀 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026193A KR960026193A (ko) | 1996-07-22 |
| KR0169601B1 true KR0169601B1 (ko) | 1999-02-01 |
Family
ID=19404166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940037778A KR0169601B1 (ko) | 1994-12-28 | 1994-12-28 | 콘택 홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0169601B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9153603B2 (en) | 2013-06-14 | 2015-10-06 | Samsung Display Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102105363B1 (ko) * | 2013-11-21 | 2020-04-28 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
-
1994
- 1994-12-28 KR KR1019940037778A patent/KR0169601B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9153603B2 (en) | 2013-06-14 | 2015-10-06 | Samsung Display Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026193A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0169601B1 (ko) | 콘택 홀 형성방법 | |
| KR19980077523A (ko) | 반도체 소자의 제조방법 | |
| KR100873356B1 (ko) | 고전압 트랜지스터의 제조방법 | |
| KR100624961B1 (ko) | 메탈 게이트를 채용한 트랜지스터 제조방법 | |
| KR100226739B1 (ko) | 반도체 소자의 제조방법 | |
| KR100319601B1 (ko) | 정전방전방지트랜지스터및그제조방법 | |
| KR0161733B1 (ko) | 모스 전계 효과 트랜지스터 및 그 제조방법 | |
| KR100280534B1 (ko) | 모스 트랜지스터 제조방법 | |
| JP2710843B2 (ja) | 半導体装置の製造方法 | |
| KR0182176B1 (ko) | 반도체 소자의 접촉부 제조 공정 | |
| KR100206957B1 (ko) | 고전압 반도체소자 및 그 제조방법 | |
| KR0137991B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100281100B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100281543B1 (ko) | 오프셋 구조의 박막 트랜지스터 제조방법 | |
| KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
| KR100336766B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100292688B1 (ko) | 반도체장치의플라즈마손상완화방법 | |
| KR0154288B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR0147770B1 (ko) | 반도체 장치 제조방법 | |
| KR100206962B1 (ko) | 수직형 채널을 갖는 트랜지스터 제조방법 | |
| KR100314738B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR20010045138A (ko) | 반도체 장치 제조방법 | |
| KR100306879B1 (ko) | 폴리실리콘 배선 형성방법 | |
| KR100342394B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100339422B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090922 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |