KR960026193A - 콘택 홀 형성방법 - Google Patents
콘택 홀 형성방법 Download PDFInfo
- Publication number
- KR960026193A KR960026193A KR1019940037778A KR19940037778A KR960026193A KR 960026193 A KR960026193 A KR 960026193A KR 1019940037778 A KR1019940037778 A KR 1019940037778A KR 19940037778 A KR19940037778 A KR 19940037778A KR 960026193 A KR960026193 A KR 960026193A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- contact hole
- wet etching
- dry etching
- photoresist pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
Abstract
본 발명은 반도체 소자의 콘택 홀 형성방법에 관한 것으로서, 특히 게이트 전극과 불순물 이온주입영역을 연결시키는 식각 공정 중에서 하드 베이크를 실시하여 토폴로지가 가장 깊은 소스, 드레인 접합 부위의 언더컷 부위에 플라즈마 이온 및 레디컬의 침투를 방지할 수 있는 콘택 홀 형성 방법에 관한 것으로서, 실리콘 기판 상에 게이트 전극을 형성하고 BPSG를 증착하는 단계, 마스크 노광 공정에 의해 포토 레지스트 패턴을 형성하는 단계 및 습식 식각과 건식 식각을 순차적으로 수행하여 콘택 홀을 형성하는 단계로 이루어진 콘택홀 형성방법에 있어서, 상기 습식 식각과 건식 식각 공정 사이에 하드 베이크 공정을 실시하여 상기 포토 레지스트 패턴이 습식 식각시 형성되는 언더 컷 부위를 차단하여 건식 식각시 사용되어지는 플라즈마 이온 및 레디컬의 침투를 방지할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도의 (가) 내지 (다)는 본 발명에 따른 콘택 홀 형성방법을 나타내는 각 제조공정에 있어서의 요부 단면도.
Claims (2)
- 실리콘 기판 상에 게이트 전극을 형성하고 절연막을 증착하는 단계, 마스크 노광 공정에 의해 포토 레지스트 패턴을 형성하는 단계 및 습식 식각과 건식 식각을 순차적으로 수행하여 콘택 홀을 형성하는 단계로 이루어진 콘택 홀 형성방법에 있어서, 상기 습식 식각과 건식 식각 공정 사이에 하드 베이크 공정을 실시하여 상기 포토 레지스트 패턴이 습식 식각시 형성되는 언더 컷 부위를 차단하는 것을 특징으로 하는 콘택 홀 형성방법.
- 제1항에 있어서, 상기 하드 베이크 공정은 125℃ 이상에서 20분 내지 40분 실시하는 것을 특징으로 하는 콘택 홀 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940037778A KR0169601B1 (ko) | 1994-12-28 | 1994-12-28 | 콘택 홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940037778A KR0169601B1 (ko) | 1994-12-28 | 1994-12-28 | 콘택 홀 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026193A true KR960026193A (ko) | 1996-07-22 |
| KR0169601B1 KR0169601B1 (ko) | 1999-02-01 |
Family
ID=19404166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940037778A KR0169601B1 (ko) | 1994-12-28 | 1994-12-28 | 콘택 홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0169601B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150058888A (ko) * | 2013-11-21 | 2015-05-29 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140145785A (ko) | 2013-06-14 | 2014-12-24 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
-
1994
- 1994-12-28 KR KR1019940037778A patent/KR0169601B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150058888A (ko) * | 2013-11-21 | 2015-05-29 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0169601B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563098A (en) | Buried contact oxide etch with poly mask procedure | |
| KR960026193A (ko) | 콘택 홀 형성방법 | |
| KR100406500B1 (ko) | 반도체소자의 제조방법 | |
| KR100226733B1 (ko) | 반도체소자 제조방법 | |
| KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
| KR100226739B1 (ko) | 반도체 소자의 제조방법 | |
| KR950012603A (ko) | 반도체 소자 제조 방법 | |
| KR100379531B1 (ko) | 반도체 소자의 제조방법 | |
| KR950034527A (ko) | 반도체 소자 콘택 형성방법 | |
| KR100209732B1 (ko) | 반도체 소자 제조방법 | |
| KR101167192B1 (ko) | 고전압 소자 제조방법 | |
| JP2817226B2 (ja) | 半導体装置の製造方法 | |
| KR100281543B1 (ko) | 오프셋 구조의 박막 트랜지스터 제조방법 | |
| KR19990080191A (ko) | 모스 트랜지스터 제조방법 | |
| KR100239452B1 (ko) | 반도체 소자의 제조방법 | |
| KR100358174B1 (ko) | 반도체장치의소오스및드레인형성방법 | |
| KR970003780A (ko) | 반도체소자의 소자분리 산화막 제조방법 | |
| KR100252859B1 (ko) | 반도체 소자의 제조방법 | |
| KR0124643B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR100338095B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR20000040143A (ko) | 모스 트랜지스터 제조방법 | |
| KR970013039A (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR940016619A (ko) | 반도체 소자의 게이트전극 형성방법 | |
| JPS62133722A (ja) | 半導体装置の製造方法 | |
| KR19980037945A (ko) | 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090922 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |