JPS589370A - 横方向トランジスタ - Google Patents
横方向トランジスタInfo
- Publication number
- JPS589370A JPS589370A JP10745082A JP10745082A JPS589370A JP S589370 A JPS589370 A JP S589370A JP 10745082 A JP10745082 A JP 10745082A JP 10745082 A JP10745082 A JP 10745082A JP S589370 A JPS589370 A JP S589370A
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- type
- transistor
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 3
- 101150036577 fl11 gene Proteins 0.000 claims 1
- 239000000969 carrier Substances 0.000 abstract description 12
- 239000000758 substrate Substances 0.000 abstract description 10
- 229920006395 saturated elastomer Polymers 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 206010011878 Deafness Diseases 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は横方向トランジスタに係るもので、特ＫＩＩ数
個のコレクタを有する！ルチコレクタ構造とその使用方
法に係る。
個のコレクタを有する！ルチコレクタ構造とその使用方
法に係る。
第１図に従来の横方向ＰＮＰ）ランジスタの断面構造を
示し、絶縁領域１０１の中に形成された横方向ＰＮＰ）
ランジスタを示している。
示し、絶縁領域１０１の中に形成された横方向ＰＮＰ）
ランジスタを示している。
絶縁領域１０１はＰ型溝電体で、ＰＩｌの基板、１００
に通じている。１０２はＰ型溝電体でトランジスタのエ
ミッタ、１０３はＮ型導電体でトランジスタのペース、
１０４はＰ型溝電体でトランジスタのコレクタとして設
けられている。１０５はペース領域１０３のオーミック
接触を得る高不純物濃度のＮｆｉ導電体である。
に通じている。１０２はＰ型溝電体でトランジスタのエ
ミッタ、１０３はＮ型導電体でトランジスタのペース、
１０４はＰ型溝電体でトランジスタのコレクタとして設
けられている。１０５はペース領域１０３のオーミック
接触を得る高不純物濃度のＮｆｉ導電体である。
コレクタ接合１０７が逆バイアス状態の活性領域でＰＮ
Ｐ）ランジスタが動作している場合、エミ、り１０２よ
りペース１０３に注入された少数キャリア１０６０大部
分はコレクタ１０４に達しＰ型基板へ達する少数キャリ
ア１０８は極めて微量である。このような第１図の構造
では後述するようトランジスタが飽和すると絶縁領域の
方向に流れる少数キャリア１０９のために加剰な電流が
流れる。ｑ＃に〒導体集積回路の低電力化に際してはと
のような加剰電流は極めて大きな問題としてり四−ズア
ップする。第１図においてコレクタ、１０４が飽和する
とそのコレクタ接合１０７は順方向にバイアスされ、コ
レクタ１０４からベース１０３中に少数キャリアが注入
される。この注入はエミッタ１０２（Ｄ方向にも絶縁領
域１０１の方向にも行なわれる。すなわち横方向ＰＮＰ
）ランジスタが飽和するとエミッタ１０２から注入され
た少数キャリアは必要なだけはコレクタに達するが、そ
れ以上のものは大部分基板方向に流れる。
Ｐ）ランジスタが動作している場合、エミ、り１０２よ
りペース１０３に注入された少数キャリア１０６０大部
分はコレクタ１０４に達しＰ型基板へ達する少数キャリ
ア１０８は極めて微量である。このような第１図の構造
では後述するようトランジスタが飽和すると絶縁領域の
方向に流れる少数キャリア１０９のために加剰な電流が
流れる。ｑ＃に〒導体集積回路の低電力化に際してはと
のような加剰電流は極めて大きな問題としてり四−ズア
ップする。第１図においてコレクタ、１０４が飽和する
とそのコレクタ接合１０７は順方向にバイアスされ、コ
レクタ１０４からベース１０３中に少数キャリアが注入
される。この注入はエミッタ１０２（Ｄ方向にも絶縁領
域１０１の方向にも行なわれる。すなわち横方向ＰＮＰ
）ランジスタが飽和するとエミッタ１０２から注入され
た少数キャリアは必要なだけはコレクタに達するが、そ
れ以上のものは大部分基板方向に流れる。
基板は通常回路中の最低電位に接続されているので、基
板をコレクタとして少数キャリア１０９は吸収される。
板をコレクタとして少数キャリア１０９は吸収される。
１１０は高不純物濃度のＮ型埋込層である。このように
第１図の構造の横方向ＰＮＰトランジスタはトランジス
タが飽和すると加剰な電流が流れる。半導体集積回路に
おける低電力化においてはこれは極めて大きな欠点とな
る。
第１図の構造の横方向ＰＮＰトランジスタはトランジス
タが飽和すると加剰な電流が流れる。半導体集積回路に
おける低電力化においてはこれは極めて大きな欠点とな
る。
本発明は上記の如き従来の横方向トランジスタが有する
欠点をことごとくに解決するものであって、横方向トラ
ンジスタが飽和領域に入った場合これを検出することが
出来、また加剰電流が流れないようにすることが容易に
可能である。しだが有効に利用することが出来る。さら
に本発明ではベースへの少数キャリアが直接分離領域に
注入されて無効となることがないために無効ベース電流
が少なく、よりて電流増巾率を増大せしめた横方向トラ
ンジスタを得ることができる。
欠点をことごとくに解決するものであって、横方向トラ
ンジスタが飽和領域に入った場合これを検出することが
出来、また加剰電流が流れないようにすることが容易に
可能である。しだが有効に利用することが出来る。さら
に本発明ではベースへの少数キャリアが直接分離領域に
注入されて無効となることがないために無効ベース電流
が少なく、よりて電流増巾率を増大せしめた横方向トラ
ンジスタを得ることができる。
て本発明の詳細な説明する。第２図においては第１図の
Ｐ聾コレクタ１０４と絶縁領域１０１との間ＫＰＩＩ導
電形式のコレクタ２０１が設置されている。
Ｐ聾コレクタ１０４と絶縁領域１０１との間ＫＰＩＩ導
電形式のコレクタ２０１が設置されている。
この本発明の構造をとることによって第１のコレクタ１
０４が活性状態の場合には二ミジタ１０２から注入され
た少数キャリア１０６は第１のコレク／１０４にて吸収
され、第２のコレクタ２０１にははとんど到達しない、
すなわち第２のコレクタ２０１はこの場合には第１図の
活性状態における絶縁領域１０１の基板コレクタ作用と
同様の作用を演じて、何ら第１の；レフ２１０４０作用
に障害とならない。第１のコレクタ１０４が飽和領域に
入り、少数キャリア１０９の注入が生ずると第１図とは
異なっ文第２のコレクタ２０１にこれを吸収させること
が出来る。すなわち本発明に基ずいてｔｓｌのコレクタ
１０４と絶縁領域１０１０間に設置された第２のコレク
タ２０１は第１のコレクタ１０４が飽和した時に限りコ
レクタ電流が流れる作用をもつ。
０４が活性状態の場合には二ミジタ１０２から注入され
た少数キャリア１０６は第１のコレク／１０４にて吸収
され、第２のコレクタ２０１にははとんど到達しない、
すなわち第２のコレクタ２０１はこの場合には第１図の
活性状態における絶縁領域１０１の基板コレクタ作用と
同様の作用を演じて、何ら第１の；レフ２１０４０作用
に障害とならない。第１のコレクタ１０４が飽和領域に
入り、少数キャリア１０９の注入が生ずると第１図とは
異なっ文第２のコレクタ２０１にこれを吸収させること
が出来る。すなわち本発明に基ずいてｔｓｌのコレクタ
１０４と絶縁領域１０１０間に設置された第２のコレク
タ２０１は第１のコレクタ１０４が飽和した時に限りコ
レクタ電流が流れる作用をもつ。
上述のように本発明の構造を用いることによりて横方向
ＰＮＰ）ランジスタが飽和したかどうかを検出すること
が容易に出来るだけでなく、次の一実施例に述べるよう
に従来の基板に流れる加剰電流を除去することが出来る
。第３図は第２図Ｇ本発明の構造を用いて、第２図の第
１コレクタ１０４と絶縁領域１０１との間に設置された
第２のコレクタ２０１とベースとを半導体集積回路で適
用されている配線手段を用いて短絡されたＰＮ拡散され
て埋込層１１０に突きあたっている。このようにすると
第１図の少数キャリア流１０８をはぼ完全になくすこと
が出来る。接合部４００の逆降伏耐圧は低下するが、今
の場合ベース１０５と第２コレクタは短絡されているの
で問題は生じない。４０１はＰＮＰ）ランジスタのベー
ス、１０２はエミッタ、１０４はコレクタとしズ各々作
用する。コレクタ１０４が活性状態にあるとき本発〜明
の第２コレクタ３０１に電流は流れずベース４０１に流
″れるベース電流は１０５に流れるベース電流４０４に
尋しい。もしコレクタ１０４が飽和すると前に詳述した
ようにコレクタ３０１に電流４０５が流れ、ベース電流
４０２は載４０４と電流４０５の和に等しくなり、エミ
ッタ電流、４０３を同量だけ増加するに必要なベース電
流は活性領域にある場合と飽和領域にある場合を比較す
ると後者の方がはるかに太きい。すなわち、トランジス
タが飽和するとベース電流に対するエミッタ電流の増加
率は急激に低下する。このように横方向ＰＮＰ）ランジ
スタの飽和時に流れる基板電流を除去して消費電流を低
下させることが出来る。
ＰＮＰ）ランジスタが飽和したかどうかを検出すること
が容易に出来るだけでなく、次の一実施例に述べるよう
に従来の基板に流れる加剰電流を除去することが出来る
。第３図は第２図Ｇ本発明の構造を用いて、第２図の第
１コレクタ１０４と絶縁領域１０１との間に設置された
第２のコレクタ２０１とベースとを半導体集積回路で適
用されている配線手段を用いて短絡されたＰＮ拡散され
て埋込層１１０に突きあたっている。このようにすると
第１図の少数キャリア流１０８をはぼ完全になくすこと
が出来る。接合部４００の逆降伏耐圧は低下するが、今
の場合ベース１０５と第２コレクタは短絡されているの
で問題は生じない。４０１はＰＮＰ）ランジスタのベー
ス、１０２はエミッタ、１０４はコレクタとしズ各々作
用する。コレクタ１０４が活性状態にあるとき本発〜明
の第２コレクタ３０１に電流は流れずベース４０１に流
″れるベース電流は１０５に流れるベース電流４０４に
尋しい。もしコレクタ１０４が飽和すると前に詳述した
ようにコレクタ３０１に電流４０５が流れ、ベース電流
４０２は載４０４と電流４０５の和に等しくなり、エミ
ッタ電流、４０３を同量だけ増加するに必要なベース電
流は活性領域にある場合と飽和領域にある場合を比較す
ると後者の方がはるかに太きい。すなわち、トランジス
タが飽和するとベース電流に対するエミッタ電流の増加
率は急激に低下する。このように横方向ＰＮＰ）ランジ
スタの飽和時に流れる基板電流を除去して消費電流を低
下させることが出来る。
第１図は従来の横方向ＰＮＰ）ランジスタを示し、第２
図は本発明を説明するための横方向ＰＮＰ１００・・・
・・・Ｐ型基板、１０２−−−−−・Ｐ型エミ、り、２
０１ 、 ３０・１−・−・ＰｆＪｉ’：２ Ｖフタ、
１０５−・−高濃度Ｎ型ペース電極０．１０６，１０８
，１０９・・・・・・少数キャリア流、１１０・・・・
・・高濃度Ｎ型埋込層、１０１・・・・・・Ｐ型絶縁領
域、１０４・・・・・・Ｐ型コレクタ、１０３・・・・
−Ｎｆｉベース領域竿１ 絽 竿２８ ／ｌａｉｌ
図は本発明を説明するための横方向ＰＮＰ１００・・・
・・・Ｐ型基板、１０２−−−−−・Ｐ型エミ、り、２
０１ 、 ３０・１−・−・ＰｆＪｉ’：２ Ｖフタ、
１０５−・−高濃度Ｎ型ペース電極０．１０６，１０８
，１０９・・・・・・少数キャリア流、１１０・・・・
・・高濃度Ｎ型埋込層、１０１・・・・・・Ｐ型絶縁領
域、１０４・・・・・・Ｐ型コレクタ、１０３・・・・
−Ｎｆｉベース領域竿１ 絽 竿２８ ／ｌａｉｌ
Claims (2)
- （１） ｆｌ１１方向トランジスタにおいて第１のコ
レクタと絶縁領域の間に該コレクタと同じ導電型の不純
物領域を＃コレクタと逆導電型の埋込層に接触させて設
けることを特徴とする横方向トランジスタ。 - （２） （１）において、横方向トランジスタのペー
スと上記不純物領域を短絡することを特徴として使用す
る牛導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10745082A JPS589370A (ja) | 1982-06-21 | 1982-06-21 | 横方向トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10745082A JPS589370A (ja) | 1982-06-21 | 1982-06-21 | 横方向トランジスタ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3991273A Division JPS5629386B2 (ja) | 1973-04-07 | 1973-04-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS589370A true JPS589370A (ja) | 1983-01-19 |
| JPS6331110B2 JPS6331110B2 (ja) | 1988-06-22 |
Family
ID=14459460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10745082A Granted JPS589370A (ja) | 1982-06-21 | 1982-06-21 | 横方向トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS589370A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59219960A (ja) * | 1983-05-30 | 1984-12-11 | Sanyo Electric Co Ltd | ラテラル型トランジスタ |
| JPS61183963A (ja) * | 1985-02-12 | 1986-08-16 | Canon Inc | ラテラルトランジスタを有する回路 |
| US5508551A (en) * | 1994-03-02 | 1996-04-16 | Harris Corporation | Current mirror with saturation limiting |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4991777A (ja) * | 1973-01-05 | 1974-09-02 | ||
| JPS49124981A (ja) * | 1973-04-02 | 1974-11-29 |
-
1982
- 1982-06-21 JP JP10745082A patent/JPS589370A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4991777A (ja) * | 1973-01-05 | 1974-09-02 | ||
| JPS49124981A (ja) * | 1973-04-02 | 1974-11-29 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59219960A (ja) * | 1983-05-30 | 1984-12-11 | Sanyo Electric Co Ltd | ラテラル型トランジスタ |
| JPS61183963A (ja) * | 1985-02-12 | 1986-08-16 | Canon Inc | ラテラルトランジスタを有する回路 |
| US5508551A (en) * | 1994-03-02 | 1996-04-16 | Harris Corporation | Current mirror with saturation limiting |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6331110B2 (ja) | 1988-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020079554A1 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| JPH0758784B2 (ja) | ラッチ・アップ防止性能を改良したラテラル形絶縁ゲート・バイポーラ・トランジスタ | |
| JP2800827B2 (ja) | 光半導体装置およびその製造方法 | |
| JP2862027B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2000509916A (ja) | 電界効果により制御可能の半導体デバイス | |
| KR930001220B1 (ko) | 반도체 집적회로 장치 및 그의 제조방법 | |
| JPH07120799B2 (ja) | 半導体装置 | |
| JPS605568A (ja) | 縦型絶縁ゲ−ト電界効果トランジスタ | |
| US5198688A (en) | Semiconductor device provided with a conductivity modulation MISFET | |
| JPS589370A (ja) | 横方向トランジスタ | |
| JPH0888290A (ja) | 半導体装置およびその使用方法 | |
| JP2548155B2 (ja) | モノリシツク集積化半導体装置 | |
| JP3216315B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH1117198A (ja) | 集積ｍｏｓパワー・トランジスタを含むコンポーネントのロジック・ウエルの保護 | |
| JP3193368B2 (ja) | 集積回路の入力端保護回路 | |
| JP3135212B2 (ja) | １つのｐｎ接合アイランドから他へ注入電流を低減する個別保護トランジスタ | |
| JPS6327865B2 (ja) | ||
| JP2536137B2 (ja) | 伝導度変調型ｍｏｓｆｅｔを備えた半導体装置 | |
| JP3127254B2 (ja) | Ｓｏｉ型半導体装置 | |
| JP2703955B2 (ja) | 縦型バイポーラトランジスタ | |
| JPH088359B2 (ja) | 半導体装置 | |
| JP3206149B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JPH04192366A (ja) | 半導体装置及び点火プラグの放電回路 | |
| JPH06104443A (ja) | 半導体装置 | |
| JPH0416443Y2 (ja) |