JPS6331110B2 - - Google Patents
Info
- Publication number
- JPS6331110B2 JPS6331110B2 JP57107450A JP10745082A JPS6331110B2 JP S6331110 B2 JPS6331110 B2 JP S6331110B2 JP 57107450 A JP57107450 A JP 57107450A JP 10745082 A JP10745082 A JP 10745082A JP S6331110 B2 JPS6331110 B2 JP S6331110B2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- region
- conductivity type
- opposite conductivity
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000969 carrier Substances 0.000 description 10
- 229920006395 saturated elastomer Polymers 0.000 description 9
- 239000004020 conductor Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は横方向トランジスタに係るもので、特
に複数個のコレクタを有するマルチコレクタ構造
とその使用方法に係る。
に複数個のコレクタを有するマルチコレクタ構造
とその使用方法に係る。
第１図に従来の横方向PNPトランジスタの断
面構造を示し、絶縁領域１０１の中に形成された
横方向PNPトランジスタを示している。
面構造を示し、絶縁領域１０１の中に形成された
横方向PNPトランジスタを示している。
絶縁領域１０１はＰ型導電体で、Ｐ型の基板、
１００に通じている。１０２はＰ型導電体でトラ
ンジスタのエミツタ、１０３はＮ型導電体でトラ
ンジスタのベース、１０４はＰ型導電体でトラン
ジスタのコレクタとして設けられている。１０５
はベース領域１０３のオーミツク接触を得る高不
純物濃度のＮ型導電体である。
１００に通じている。１０２はＰ型導電体でトラ
ンジスタのエミツタ、１０３はＮ型導電体でトラ
ンジスタのベース、１０４はＰ型導電体でトラン
ジスタのコレクタとして設けられている。１０５
はベース領域１０３のオーミツク接触を得る高不
純物濃度のＮ型導電体である。
コレクタ接合１０７が逆バイアス状態の活性領
域でPNPトランジスタが動作している場合、エ
ミツタ１０２よりベース１０３に注入された少数
キヤリア１０６の大部分はコレクタ１０４に達し
Ｐ型基板へ達する少数キヤリア１０８は極めて微
量である。このような第１図の構造では後述する
ようトランジスタが飽和すると絶縁領域の方向に
流れる少数キヤリア１０９のために過剰な電流が
流れる。特に半導体集積回路の低電力化に際して
はこのような過剰電流は極めて大きな問題として
クローズアツプする。第１図においてコレクタ、
１０４が飽和するとそのコレクタ接合１０７は順
方向にバイアスされ、コレクタ１０４からベース
１０３中に少数キヤリアが注入される。この注入
はエミツタ１０２の方向にも絶縁領域１０１の方
向にも行なわれる。すなわち横方向PNPトラン
ジスタが飽和するとエミツタ１０２から注入され
た少数キヤリアは必要なだけはコレクタに達する
が、それ以上のものは大部分基板方向に流れる。
基板は通常回路中の最低電位に接続されているの
で、基板をコレクタとして少数キヤリア１０９は
吸収される。１１０は高不純物濃度のＮ型埋込層
である。このように第１図の構造の横方向PNP
トランジスタはトランジスタが飽和すると過剰な
電流が流れる。半導体集積回路における低電力化
においてはこれは極めて大きな欠点となる。
域でPNPトランジスタが動作している場合、エ
ミツタ１０２よりベース１０３に注入された少数
キヤリア１０６の大部分はコレクタ１０４に達し
Ｐ型基板へ達する少数キヤリア１０８は極めて微
量である。このような第１図の構造では後述する
ようトランジスタが飽和すると絶縁領域の方向に
流れる少数キヤリア１０９のために過剰な電流が
流れる。特に半導体集積回路の低電力化に際して
はこのような過剰電流は極めて大きな問題として
クローズアツプする。第１図においてコレクタ、
１０４が飽和するとそのコレクタ接合１０７は順
方向にバイアスされ、コレクタ１０４からベース
１０３中に少数キヤリアが注入される。この注入
はエミツタ１０２の方向にも絶縁領域１０１の方
向にも行なわれる。すなわち横方向PNPトラン
ジスタが飽和するとエミツタ１０２から注入され
た少数キヤリアは必要なだけはコレクタに達する
が、それ以上のものは大部分基板方向に流れる。
基板は通常回路中の最低電位に接続されているの
で、基板をコレクタとして少数キヤリア１０９は
吸収される。１１０は高不純物濃度のＮ型埋込層
である。このように第１図の構造の横方向PNP
トランジスタはトランジスタが飽和すると過剰な
電流が流れる。半導体集積回路における低電力化
においてはこれは極めて大きな欠点となる。
本発明は上記の如き従来の横方向トランジスタ
が有する欠点をことごとくに解決するものであつ
て、横方向トランジスタが飽和領域に入つた場合
これを検出することが出来、また過剰電流が流れ
ないようにすることが容易に可能である。したが
つて飽和検出に応用出来るし、また低電力化にも
有効に利用することが出来る。さらに本発明では
ベースへの少数キヤリアが直接分離領域に注入さ
れて無効となることがないために無効ベース電流
が少なく、よつて電流増巾率を増大せしめた横方
向トランジスタを得ることができる。
が有する欠点をことごとくに解決するものであつ
て、横方向トランジスタが飽和領域に入つた場合
これを検出することが出来、また過剰電流が流れ
ないようにすることが容易に可能である。したが
つて飽和検出に応用出来るし、また低電力化にも
有効に利用することが出来る。さらに本発明では
ベースへの少数キヤリアが直接分離領域に注入さ
れて無効となることがないために無効ベース電流
が少なく、よつて電流増巾率を増大せしめた横方
向トランジスタを得ることができる。
第２図に本発明の横方向PNPトランジスタを
説明するために原理を示す。以下この原理例を用
いて本発明を詳しく説明する。第２図においては
第１図のＰ型コレクタ１０４と絶縁領域１０１と
の間にＰ型導電形式のコレクタ２０１が設置され
ている。
説明するために原理を示す。以下この原理例を用
いて本発明を詳しく説明する。第２図においては
第１図のＰ型コレクタ１０４と絶縁領域１０１と
の間にＰ型導電形式のコレクタ２０１が設置され
ている。
この本発明の構造をとることによつて第１のコ
レクタ１０４が活性状態の場合にはエミツタ１０
２から注入された少数キヤリア１０６は第１のコ
レクタ１０４にて吸収され、第２のコレクタ２０
１にはほとんど到達しない。すなわち第２のコレ
クタ２０１はこの場合には第１図の活性状態にお
ける絶縁領域１０１の基板コレクタ作用と同様の
作用を演じて、何ら第１のコレクタ１０４の作用
に障害とならない。第１のコレクタ１０４が飽和
領域に入り、少数キヤリア１０９の注入が生ずる
と第１図とは異なつて第２のコレクタ２０１にこ
れを吸収させることが出来る。すなわち本発明に
基ずいて第１のコレクタ１０４と絶縁領域１０１
の間に設置された第２のコレクタ２０１は第１の
コレクタ１０４が飽和した時に限りコレクタ電流
が流れる作用をもつ。
レクタ１０４が活性状態の場合にはエミツタ１０
２から注入された少数キヤリア１０６は第１のコ
レクタ１０４にて吸収され、第２のコレクタ２０
１にはほとんど到達しない。すなわち第２のコレ
クタ２０１はこの場合には第１図の活性状態にお
ける絶縁領域１０１の基板コレクタ作用と同様の
作用を演じて、何ら第１のコレクタ１０４の作用
に障害とならない。第１のコレクタ１０４が飽和
領域に入り、少数キヤリア１０９の注入が生ずる
と第１図とは異なつて第２のコレクタ２０１にこ
れを吸収させることが出来る。すなわち本発明に
基ずいて第１のコレクタ１０４と絶縁領域１０１
の間に設置された第２のコレクタ２０１は第１の
コレクタ１０４が飽和した時に限りコレクタ電流
が流れる作用をもつ。
上述のように本発明の構造を用いることによつ
て横方向PNPトランジスタが飽和したかどうか
を検出することが容易に出来るだけでなく、次の
実施例に述べるように従来の基板に流れる過剰電
流を除去することが出来る。第３図は第２図の本
発明の構造を用いて、第２図の第１コレクタ１０
４と絶縁領域１０１との間に設置された第２のコ
レクタ２０１とベースとを半導体集積回路で適用
されている配線手段を用いて短絡されたPNPト
ランジスタの断面を示したものであるが配線は説
明上誇張されている。ここで本発明ではさらに第
２のコレクタは深く拡散されて埋込層１１０に突
きあたつている。このようにすると第１図の少数
キヤリア流１０８をほぼ完全になくすことが出来
る。接合部４００の逆降伏耐圧は低下するが、今
の場合ベース電極領域１０５と第２コレクタは短
絡されているので問題は生じない。４０１は
PNPトランジスタのベース、１０２はエミツタ、
１０４はコレクタとして各々作用する。コレクタ
１０４が活性状態にあるとき本発明の第２コレク
タ３０１に電流は流れずベース４０１に流れるベ
ース電流はベース電極領域１０５に流れるベース
電流４０４に等しい。もしコレクタ１０４が飽和
すると前に詳述したようにコレクタ３０１に電流
４０５が流れ、ベース電流４０２は電流４０４と
電流４０５の和に等しくなり、エミツタ電流、４
０３を同量だけ増加するに必要なベース電流は活
性領域にある場合と飽和領域にある場合を比較す
ると後者の方がはるかに大きい。すなわち、トラ
ンジスタが飽和するとベース電流に対するエミツ
タ電流の増加率は急激に低下する。このように横
方向PNPトランジスタの飽和時に流れる基板電
流を除去して消費電流を低下させることが出来
る。
て横方向PNPトランジスタが飽和したかどうか
を検出することが容易に出来るだけでなく、次の
実施例に述べるように従来の基板に流れる過剰電
流を除去することが出来る。第３図は第２図の本
発明の構造を用いて、第２図の第１コレクタ１０
４と絶縁領域１０１との間に設置された第２のコ
レクタ２０１とベースとを半導体集積回路で適用
されている配線手段を用いて短絡されたPNPト
ランジスタの断面を示したものであるが配線は説
明上誇張されている。ここで本発明ではさらに第
２のコレクタは深く拡散されて埋込層１１０に突
きあたつている。このようにすると第１図の少数
キヤリア流１０８をほぼ完全になくすことが出来
る。接合部４００の逆降伏耐圧は低下するが、今
の場合ベース電極領域１０５と第２コレクタは短
絡されているので問題は生じない。４０１は
PNPトランジスタのベース、１０２はエミツタ、
１０４はコレクタとして各々作用する。コレクタ
１０４が活性状態にあるとき本発明の第２コレク
タ３０１に電流は流れずベース４０１に流れるベ
ース電流はベース電極領域１０５に流れるベース
電流４０４に等しい。もしコレクタ１０４が飽和
すると前に詳述したようにコレクタ３０１に電流
４０５が流れ、ベース電流４０２は電流４０４と
電流４０５の和に等しくなり、エミツタ電流、４
０３を同量だけ増加するに必要なベース電流は活
性領域にある場合と飽和領域にある場合を比較す
ると後者の方がはるかに大きい。すなわち、トラ
ンジスタが飽和するとベース電流に対するエミツ
タ電流の増加率は急激に低下する。このように横
方向PNPトランジスタの飽和時に流れる基板電
流を除去して消費電流を低下させることが出来
る。
第１図は従来の横方向PNPトランジスタを示
し、第２図は本発明を説明するための横方向
PNPトランジスタを示し、第３図は本発明の横
方向PNPトランジスタの実施例を示す。 １００……Ｐ型基板、１０１……絶縁領域、１
０２……エミツタ領域、１０３……ベース領域、
１０４……第１のコレクタ領域、１０５……ベー
ス電極領域、１０６，１０８，１０９……少数キ
ヤリア流、１０７……コレクタ接合、１１０……
埋込層、２０１，３０１……第２のコレクタ領
域。
し、第２図は本発明を説明するための横方向
PNPトランジスタを示し、第３図は本発明の横
方向PNPトランジスタの実施例を示す。 １００……Ｐ型基板、１０１……絶縁領域、１
０２……エミツタ領域、１０３……ベース領域、
１０４……第１のコレクタ領域、１０５……ベー
ス電極領域、１０６，１０８，１０９……少数キ
ヤリア流、１０７……コレクタ接合、１１０……
埋込層、２０１，３０１……第２のコレクタ領
域。
Claims (1)
- １ 一導電型の半導体基板上に形成された逆導電
型の半導体層と、該逆導電型の半導体層を複数の
領域に分離する絶縁領域と、該複数に分離された
逆導電型の領域と前記一導電型の半導体基板との
境界に形成された逆導電型の埋込層と、前記分離
された逆導電型の領域内に、一導電型のエミツタ
領域と、一導電型の第１のコレクタ領域および第
２のコレクタ領域と、逆導電型のベース電極領域
とを具備し、前記分離された逆導電型の領域は、
前記逆導電型のベース電極領域を介して、外部と
電気的に接続され、前記第２のコレクタ領域は、
前記逆導電型の埋込層および前記逆導電型のベー
ス電極領域と接触して形成されると共に、該第２
のコレクタ領域が前記第１のコレクタ領域と前記
絶縁領域との間に形成されることを特徴とする横
方向トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10745082A JPS589370A (ja) | 1982-06-21 | 1982-06-21 | 横方向トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10745082A JPS589370A (ja) | 1982-06-21 | 1982-06-21 | 横方向トランジスタ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3991273A Division JPS5629386B2 (ja) | 1973-04-07 | 1973-04-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS589370A JPS589370A (ja) | 1983-01-19 |
| JPS6331110B2 true JPS6331110B2 (ja) | 1988-06-22 |
Family
ID=14459460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10745082A Granted JPS589370A (ja) | 1982-06-21 | 1982-06-21 | 横方向トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS589370A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0656848B2 (ja) * | 1983-05-30 | 1994-07-27 | 三洋電機株式会社 | ラテラル型トランジスタ |
| JPH0654777B2 (ja) * | 1985-02-12 | 1994-07-20 | キヤノン株式会社 | ラテラルトランジスタを有する回路 |
| US5508551A (en) * | 1994-03-02 | 1996-04-16 | Harris Corporation | Current mirror with saturation limiting |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4991777A (ja) * | 1973-01-05 | 1974-09-02 | ||
| JPS49124981A (ja) * | 1973-04-02 | 1974-11-29 |
-
1982
- 1982-06-21 JP JP10745082A patent/JPS589370A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4991777A (ja) * | 1973-01-05 | 1974-09-02 | ||
| JPS49124981A (ja) * | 1973-04-02 | 1974-11-29 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS589370A (ja) | 1983-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5089864A (en) | Insulated gate type semiconductor device | |
| US5079602A (en) | Insulated gate bipolar transistor | |
| KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| JP2800827B2 (ja) | 光半導体装置およびその製造方法 | |
| US4543593A (en) | Semiconductor protective device | |
| JPH0793383B2 (ja) | 半導体装置 | |
| US4288807A (en) | Darlington circuit having an improved diode drain | |
| JP3186405B2 (ja) | 横型ｍｏｓｆｅｔ | |
| JPH049378B2 (ja) | ||
| JPS6331110B2 (ja) | ||
| JPH1117198A (ja) | 集積ｍｏｓパワー・トランジスタを含むコンポーネントのロジック・ウエルの保護 | |
| US3684933A (en) | Semiconductor device showing at least three successive zones of alternate opposite conductivity type | |
| JP3144585B2 (ja) | 半導体装置 | |
| JPS6359262B2 (ja) | ||
| US5581096A (en) | Integrated semiconductor device having a thyristor | |
| EP0202038B1 (en) | Bipolar transistor | |
| JP2901275B2 (ja) | 半導体集積回路装置 | |
| JPH0456465B2 (ja) | ||
| US6624502B2 (en) | Method and device for limiting the substrate potential in junction isolated integrated circuits | |
| JP2502696B2 (ja) | 半導体集積回路装置 | |
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JP2525142B2 (ja) | 半導体集積回路 | |
| JPH0750783B2 (ja) | 静電保護回路 | |
| JPS58186959A (ja) | 半導体装置 | |
| JPH03173169A (ja) | 寄生電流に対する保護を備えたモノリシック垂直型半導体電力デバイス |