JPH0656848B2 - ラテラル型トランジスタ - Google Patents
ラテラル型トランジスタInfo
- Publication number
- JPH0656848B2 JPH0656848B2 JP58096498A JP9649883A JPH0656848B2 JP H0656848 B2 JPH0656848 B2 JP H0656848B2 JP 58096498 A JP58096498 A JP 58096498A JP 9649883 A JP9649883 A JP 9649883A JP H0656848 B2 JPH0656848 B2 JP H0656848B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- transistor
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Description
【発明の詳細な説明】 (イ) 産業上の利用分野 本発明はラテラル型トランジスタ、特に半導体集積回路
に組み込むラテラル型トランジスタの改良に関する。
に組み込むラテラル型トランジスタの改良に関する。
(ロ) 従来技術 第１図に従来のラテラル型トランジスタの上面図を示
す。(1)はＰ型半導体基板上に積層されたＮ型エピタキ
シャル層を島状にＰＮ分離されて形成され島領域であ
り、ラテラル型トランジスタのベース領域となる。(2)
はＰ＋型のエミッタ領域、(3)はＰ＋型のコレクタ領域
であり、コレクタ領域(3)はエミッタ領域(2)より一定間
隔だけ離間せしめリング状に囲んでいる。(4)はベース
領域(1)にオーミック接触を得るためのＮ＋型のコンタ
クト領域である。
す。(1)はＰ型半導体基板上に積層されたＮ型エピタキ
シャル層を島状にＰＮ分離されて形成され島領域であ
り、ラテラル型トランジスタのベース領域となる。(2)
はＰ＋型のエミッタ領域、(3)はＰ＋型のコレクタ領域
であり、コレクタ領域(3)はエミッタ領域(2)より一定間
隔だけ離間せしめリング状に囲んでいる。(4)はベース
領域(1)にオーミック接触を得るためのＮ＋型のコンタ
クト領域である。
斯上した従来のラテラル型トランジスタでは低いｈFEを
得るためにはエミッタ領域(2)とコレクタ領域(3)間のベ
ース巾を大きく形成していた。しかしこの構造ではパタ
ーンサイズが大きくなり、またｈFEもばらつき易い欠点
があった。
得るためにはエミッタ領域(2)とコレクタ領域(3)間のベ
ース巾を大きく形成していた。しかしこの構造ではパタ
ーンサイズが大きくなり、またｈFEもばらつき易い欠点
があった。
(ハ) 発明の目的 本発明は斯る欠点に鑑みてなされ、従来の欠点を除去す
るラテラル型トランジスタを提供することにある。
るラテラル型トランジスタを提供することにある。
(ニ) 発明の構成 本発明によるラテラル型トランジスタは第２図および第
３図に示す如く、ベース領域(11)と、ベース領域(11)表
面に設けられたエミッタ領域(12)と、エミッタ領域(12)
を囲むコレクタ領域(13)およびベースコンタクト領域(1
4)を具備し、エミッタ領域(12)の中心とコレクタ領域(1
3)両端のなす角度θ1 とエミッタ領域(12)の中心とベー
スコンタクト領域(14)両端のなす角度θ2 としてｈFEを
略θ2／θ1に設定する様に構成されている。
３図に示す如く、ベース領域(11)と、ベース領域(11)表
面に設けられたエミッタ領域(12)と、エミッタ領域(12)
を囲むコレクタ領域(13)およびベースコンタクト領域(1
4)を具備し、エミッタ領域(12)の中心とコレクタ領域(1
3)両端のなす角度θ1 とエミッタ領域(12)の中心とベー
スコンタクト領域(14)両端のなす角度θ2 としてｈFEを
略θ2／θ1に設定する様に構成されている。
(ホ) 実施例 第２図に本発明によるラテラル型トランジスタの上面
図、第３図に第２図のIII−III線断面図を示す。
図、第３図に第２図のIII−III線断面図を示す。
(11)はＰ型半導体基板(9)上に積層されたＮ型のエピタ
キシャル層(10)を島状にＰＮ分離されて形成される島領
域であり、ラテラル型トランジスタのベース領域を形成
する。(12)はＰ＋型のエミッタ領域、(13)はＰ＋型のコ
レクタ領域であり、共に同時に選択拡散して形成され
る。(14)はベース領域(11)にオーミック接触を得るため
のＮ＋型のコンタクト領域である。(15)はベースコンタ
クト領域(14)の外側に設けられたＰ＋型のキャリア捕獲
領域であり、エミッタ領域(12)等と同時に拡散形成され
る。
キシャル層(10)を島状にＰＮ分離されて形成される島領
域であり、ラテラル型トランジスタのベース領域を形成
する。(12)はＰ＋型のエミッタ領域、(13)はＰ＋型のコ
レクタ領域であり、共に同時に選択拡散して形成され
る。(14)はベース領域(11)にオーミック接触を得るため
のＮ＋型のコンタクト領域である。(15)はベースコンタ
クト領域(14)の外側に設けられたＰ＋型のキャリア捕獲
領域であり、エミッタ領域(12)等と同時に拡散形成され
る。
本発明の特徴はエミッタ領域(12)をコレクタ領域(13)と
ベースコンタクト領域(14)とで囲むことにあり、夫々の
パターン比によりラテラル型トランジスタのｈFEを決め
ていることにある。コレクタ領域(13)およびベースコン
タクト領域(14)はエミッタ領域より同一間隔だけ離間し
て設けられており、エミッタ領域(12)の中心とコレクタ
領域(13)の両端のなす角度をθ1、エミッタ領域(12)の
中心とベースコンタクト領域(14)の両端のなす角度をθ
2 とする。
ベースコンタクト領域(14)とで囲むことにあり、夫々の
パターン比によりラテラル型トランジスタのｈFEを決め
ていることにある。コレクタ領域(13)およびベースコン
タクト領域(14)はエミッタ領域より同一間隔だけ離間し
て設けられており、エミッタ領域(12)の中心とコレクタ
領域(13)の両端のなす角度をθ1、エミッタ領域(12)の
中心とベースコンタクト領域(14)の両端のなす角度をθ
2 とする。
仮に、コレクタ領域が完全なリング形状を成していると
すると、そのトランジスタのｈFEO は ｈFEO ＝ＩCO／ＩBO ＝（ＩEO−ＩBO）／ＩBO ＝（ＩEO／ＩBO）−１ 但し、ＩEO：仮のトランジスタのエミッタ電流 ＩCO：仮のトランジスタのコレクタ電流 ＩBO：仮のトランジスタのベース電流 となる。
すると、そのトランジスタのｈFEO は ｈFEO ＝ＩCO／ＩBO ＝（ＩEO−ＩBO）／ＩBO ＝（ＩEO／ＩBO）−１ 但し、ＩEO：仮のトランジスタのエミッタ電流 ＩCO：仮のトランジスタのコレクタ電流 ＩBO：仮のトランジスタのベース電流 となる。
通常はｈFE≫１であるので、 ｈFEO ≒ＩEO／ＩBO ・・・・・（１） ＩEO／ＩBO≫１ ・・・・・・・・・・（２） となる。
今、本願のようにコレクタ領域（１３）を短くし残りの
部分をベースコンタクト領域（１４）で囲んだとする
と、そのトランジスタのコレクタ電流ＩＣは、 ＩＣ＝ＩEO・θ1／３６０゜ ・・・・（３） となる。一方のベース電流ＩＢは前記仮のトランジスタ
のベース電流ＩBOのほかにベースコンタクト領域(14)で
回収したエミッタ電流ＩEOがベース電流ＩＢとして寄与
するので、 ＩＢ＝ＩEO・θ2／３６０゜＋ＩBO となり、（２）式よりＩEO≫ＩBOであるから、 ＩＢ≒ＩEO・θ2／３６０゜ ・・・・（４） となる。従って本願のトランジスタのｈFEは、（３）
（４）式より、 ｈFE＝ＩＣ／ＩＢ ＝（ＩEO・θ1/360゜）／（ＩEO・θ2/360゜） ＝θ1／θ2 ・・・・・・・・・（５） となる。
部分をベースコンタクト領域（１４）で囲んだとする
と、そのトランジスタのコレクタ電流ＩＣは、 ＩＣ＝ＩEO・θ1／３６０゜ ・・・・（３） となる。一方のベース電流ＩＢは前記仮のトランジスタ
のベース電流ＩBOのほかにベースコンタクト領域(14)で
回収したエミッタ電流ＩEOがベース電流ＩＢとして寄与
するので、 ＩＢ＝ＩEO・θ2／３６０゜＋ＩBO となり、（２）式よりＩEO≫ＩBOであるから、 ＩＢ≒ＩEO・θ2／３６０゜ ・・・・（４） となる。従って本願のトランジスタのｈFEは、（３）
（４）式より、 ｈFE＝ＩＣ／ＩＢ ＝（ＩEO・θ1/360゜）／（ＩEO・θ2/360゜） ＝θ1／θ2 ・・・・・・・・・（５） となる。
尚、θ1＋θ2は常に３６０゜となるように設定するが、
耐圧の関係でコレクタ領域(13)とベースコンタクト領域
(14)とを接触させることが困難なため、ｈFEは略θ1／
θ2で決められる。
耐圧の関係でコレクタ領域(13)とベースコンタクト領域
(14)とを接触させることが困難なため、ｈFEは略θ1／
θ2で決められる。
本発明の構造に於いてベースコンタクト領域(14)の外側
にキャリア捕獲領域(15)を設けると、ベースコンタクト
領域(14)下を流れる漏れ電流を有効に回収でき且つ寄生
効果も防止できる。
にキャリア捕獲領域(15)を設けると、ベースコンタクト
領域(14)下を流れる漏れ電流を有効に回収でき且つ寄生
効果も防止できる。
またエミッタ領域(12)はほぼ完全にコレクタ領域(13)お
よびベースコンタクト領域(14)で囲むことが望ましい。
これは両者のすき間からエミッタ領域(12)より注入され
るホールが漏れ出し効率が悪くなるからである。
よびベースコンタクト領域(14)で囲むことが望ましい。
これは両者のすき間からエミッタ領域(12)より注入され
るホールが漏れ出し効率が悪くなるからである。
なお第２図において斜線で示す部分が各領域(12)(13)(1
4)とコンタクト形成しているところである。
4)とコンタクト形成しているところである。
(ヘ) 効果 本発明に依れば、第１に角度θ1 とθ2 の比で容易に低
ｈFEのラテラル型トランジスタを実現できる。この結果
ｈFEのばらつきも解消でき全くパターンによって任意の
ｈFE、特に要求の強い0.8〜１０の範囲のｈFEを容易に
実現できる。
ｈFEのラテラル型トランジスタを実現できる。この結果
ｈFEのばらつきも解消でき全くパターンによって任意の
ｈFE、特に要求の強い0.8〜１０の範囲のｈFEを容易に
実現できる。
第２に本発明では何らパターンサイズを拡大することな
く低ｈFEのラテラル型トランジスタを実現できる。この
結果従来の如く集積度の低下という弊害はなく、回路の
設計が容易となる。
く低ｈFEのラテラル型トランジスタを実現できる。この
結果従来の如く集積度の低下という弊害はなく、回路の
設計が容易となる。
第３に本発明ではｈFEが１のラテラル型トランジスタを
実現できるので、ＮＰＮトランジスタと本発明のラテラ
ル型トランジスタおよびＮＰＮトランジスタとで形成す
る擬似ＰＮＰトランジスタでペア特性の揃った擬似コン
プリメンタリー回路を構成できる。この結果回路バラン
スを十分に採れ安定したコンプリメンタリー出力回路を
得られる。
実現できるので、ＮＰＮトランジスタと本発明のラテラ
ル型トランジスタおよびＮＰＮトランジスタとで形成す
る擬似ＰＮＰトランジスタでペア特性の揃った擬似コン
プリメンタリー回路を構成できる。この結果回路バラン
スを十分に採れ安定したコンプリメンタリー出力回路を
得られる。
第４に本発明では角度θ1 とθ2 の比でｈFEを決めるの
で、コレクタ電流が広い範囲で一定の低ｈFEを得られ、
ｈFEが変動する従来のラテラル型トランジスタよりはる
かにすぐれている。
で、コレクタ電流が広い範囲で一定の低ｈFEを得られ、
ｈFEが変動する従来のラテラル型トランジスタよりはる
かにすぐれている。
第１図は従来のラテラル型トランジスタを説明する上面
図、第２図は本発明のラテラル型トランジスタを説明す
る上面図、第３図は第２図のIII−III線断面図である。 (11)はベース領域、(12)はエミッタ領域、(13)はコレク
タ領域、(14)はベースコンタクト領域、(15)はキャリア
捕獲領域である。
図、第２図は本発明のラテラル型トランジスタを説明す
る上面図、第３図は第２図のIII−III線断面図である。 (11)はベース領域、(12)はエミッタ領域、(13)はコレク
タ領域、(14)はベースコンタクト領域、(15)はキャリア
捕獲領域である。
Claims (1)
- 【請求項１】一導電型のベース領域表面に設けた逆導電
型のエミッタ領域と該エミッタ領域を囲む逆導電型のコ
レクタ領域および一導電型のベースコンタクト領域と、
前記ベースコンタクト領域と境界を接して電気的に短絡
され、前記ベース領域とでＰＮ接合を形成する逆導電型
のキャリア捕獲領域とを具備し、 前記コレクタ領域と前記ベースコンタクト領域およびキ
ャリア捕獲領域とで前記エミッタ領域を略完全に囲むと
ともに、前記エミッタ領域の中心と前記コレクタ領域両
端のなす角度をθ1とし前記エミッタ領域の中心と前記
ベースコンタクト領域両端のなす角度をθ2とし、ｈFE
を略θ1／θ2に設定することを特徴とするラテラル型ト
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58096498A JPH0656848B2 (ja) | 1983-05-30 | 1983-05-30 | ラテラル型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58096498A JPH0656848B2 (ja) | 1983-05-30 | 1983-05-30 | ラテラル型トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59219960A JPS59219960A (ja) | 1984-12-11 |
| JPH0656848B2 true JPH0656848B2 (ja) | 1994-07-27 |
Family
ID=14166754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58096498A Expired - Lifetime JPH0656848B2 (ja) | 1983-05-30 | 1983-05-30 | ラテラル型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0656848B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08235251A (ja) * | 1995-02-22 | 1996-09-13 | Nec Software Kansai Ltd | 医療業務管理方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6337658A (ja) * | 1986-07-31 | 1988-02-18 | Nec Corp | 半導体装置 |
| US7226835B2 (en) * | 2001-12-28 | 2007-06-05 | Texas Instruments Incorporated | Versatile system for optimizing current gain in bipolar transistor structures |
| JP2010135709A (ja) * | 2008-12-03 | 2010-06-17 | Motohiro Oda | 新構造半導体集積回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5233483A (en) * | 1975-09-10 | 1977-03-14 | Hitachi Ltd | Lateral type transistor |
| JPS55165674A (en) * | 1979-06-12 | 1980-12-24 | Toshiba Corp | Semiconductor device |
| JPS5784169A (en) * | 1980-11-13 | 1982-05-26 | Nec Corp | Lateral transistor |
| JPS589370A (ja) * | 1982-06-21 | 1983-01-19 | Nec Corp | 横方向トランジスタ |
-
1983
- 1983-05-30 JP JP58096498A patent/JPH0656848B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08235251A (ja) * | 1995-02-22 | 1996-09-13 | Nec Software Kansai Ltd | 医療業務管理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59219960A (ja) | 1984-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0766975B2 (ja) | 複合型ダイオード装置 | |
| JPH0656848B2 (ja) | ラテラル型トランジスタ | |
| JPS6273760A (ja) | 半導体装置 | |
| JPH03502987A (ja) | バーチカルトランジスタを有する集積回路を具えた半導体装置 | |
| US4249192A (en) | Monolithic integrated semiconductor diode arrangement | |
| JPH0432754Y2 (ja) | ||
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| JPS5916414B2 (ja) | 半導体装置 | |
| JP3041908B2 (ja) | 半導体装置 | |
| JPS6022504B2 (ja) | 半導体装置の製造方法 | |
| JPS6045033A (ja) | 半導岩集積回路 | |
| JPS601843A (ja) | 半導体集積回路 | |
| JPS60260153A (ja) | 半導体装置 | |
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JPS6223466B2 (ja) | ||
| JPS61102074A (ja) | シリ−ズダイオ−ド | |
| JPS60233856A (ja) | 半導体装置 | |
| JPS6014450A (ja) | 半導体集積回路 | |
| JPH04113629A (ja) | 半導体装置 | |
| JPS6083361A (ja) | 半導体装置 | |
| JPS6045051A (ja) | 半導体集積回路 | |
| JPS6022365A (ja) | トランジスタ装置 | |
| JPH08227941A (ja) | 複合半導体素子 | |
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JPS61208260A (ja) | 半導体装置 |