JPS5875192A

JPS5875192A - 表示装置のスム−ジング回路

Info

Publication number: JPS5875192A
Application number: JP56173395A
Authority: JP
Inventors: 俊明渡辺; 上西　敏文; 佐原　浩; 山岡　克美
Original assignee: Nippon Telegraph and Telephone Corp; Sony Corp
Current assignee: Nippon Telegraph and Telephone Corp; Sony Corp
Priority date: 1981-10-29
Filing date: 1981-10-29
Publication date: 1983-05-06
Also published as: AU554109B2; FR2515847A1; DE3240233C2; FR2515847B1; CA1200630A; DE3240233A1; AU8980182A; JPH0136633B2; GB2110058A; GB2110058B; US4544922A; NL8204172A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】電話ａ＊ｖ利用して、あるいはテレビジ璽ン放送の―直
プッとキング期間を利用してニュース、天気予報、お知
らせなどの情報な伝送するシステムとして、キャブチン
システムやテレビジ四ン文字多重放送システムなどがあ
る。

これは、送信側では文字、数字あるいは記号などのキャ
ラクタｔ−コード信号に変換して送信し、受信側ではそ
のコード信号からもとのキャラクタを復号してテレビ受
像機の画面に表示するものである。

例えば、文字ｒＡＪの場合には、送信側から文字ｒＡＪ
ｔ−示すコード信号″′４１”（１６進値）が８ビツト
のバイナリコードに変換されて送信される。

そして、受信側では、このコード信号”４１　”かキャ
ラクタメモリ（キャラクタジェネレータ）Ｋ供給されて
文字ｒＡＪのパターンとなる輝度信号が形成され、従ク
ズ、受像機の画面に文字ｒＡＪか表示される。

そして、この場合、実ｒＩＡｋは表示されるキャラクタ
な見やすくするため、スムージングか行われている。

すなわち、ｊ１８１図はキャラクタメモリに書き込まれ
ている文字ｒＡＪの原パターンの一例な構製的に示すも
ので、この原パターンは例えば５×７ドツ・トのドツト
マトリックスにより構成されている。

また、票２図は受像機の画面に表示された文字「＾」を
示す。ただし、スムージングは行われていない、そして
ｓ　Ｌ１〜Ｌ１４は走査線な示し、破線図示の走査ＩＩ
　Ｌａｍ＋１は奇数フィールド期間に形成され、実線図
示の走査！Ｉ　Ｌｚｍは偶数フィールド期間に形成され
る。また、Ｄｕは基本となる大きさのドツト（輝点）を
示し、キャラクタメモリの出力（継１図）か奇数フィー
ルド期間及び偶数フィールド期間の両方に使用されるの
で、図のような表示パターンとなる。

これに対して、スムージングか行われたときｋは、文字
ｒＡＪは１１３図の１５に表示され１本来のドラ）　Ｄ
ｕ　＃）　１／２の幅のバー７ドツ）　Ｄｈか付加され
る。従って、菖２図のスムージング前の文字ｒＡＪＫ比
べて滑らかＫなり、見やすくなる。′そして、このスム
ージングを行うとき、単位トン）　Ｄｕ　Ｋ対するハー
フドラ）　Ｄｈの組み合わせは、基本的ＫＭ４ＥＫ示す
２通りだけであり、全てのキャラクタについて第４図に
示す組み合わせでノ１−７ドツトＤｈが付加される。

ところが、この１５にハーフドツトＤｈを付加してスム
ージングな行う場合には、原パターンか例えば菖５図に
示すようなキャラクタのとき、その表示パターンは第６
図に示すようｋなり、文字ｒＶＪのようにｆｌ＋細部分
が急なときには、滑らかさが必ずしも十分でなかつたり
、記号「／」のように斜線部分では、視覚上、必要以上
に太（なったり、あるいは記号「、・」のように単位ド
ツトＤｕ　Ｋ対応する非ドツト部分か７１−７ドツトＤ
ｈ　Ｋより埋められてしまったりする。

この発明は、このような問題点を解決しようとするもの
である。

このため、この発明においては、例えばＪＩ７１Ｗに示
すように単位ドツトＤｕの１／３の幅の小ドツト【付加
することによりスムージングを行うと共Ｋ。

さらに、単位トン）　、Ｄｕの適尚な部分を削ってスム
ージングを行う、すなわち、単位ドツトＤｕＣ対して１
／３の幅の小トン）　Ｄｓ　ｔ＃付加あるいは削除して
スムージングを行うものである。

以下その一例について説明しよう。

纂８図は、この発明において、単位トン）　Ｄｕ　Ｋ対
して小ドツトＤａｙ付加あるいは削除するときの基本的
な組み合わせを示し、第９図は小トン）Ｄｓを付加ある
いは削除してはならないときの単位ドラ）　Ｄｕの基本
的な組み合わせを示す。

従って、ある点に小トン）　Ｄｓ　ｙ付加あるいは削除
するか否かを判断するためには、奇数フィールド期間の
ときｋは、現在表示している行のデーＩ（原パターンの
行のデータ）と、１つ上の行のデータとｔ使用し、偶数
フィールド期間のと１＆には、現在表示している行のデ
ー、夕と、１つ下の行のデータとを使用する（ここで言
う「行」とは原パターン（菖１図）Ｋおける行であり、
表示されたノ（ターンにおける行ではない）。

そして、第７図及び總８図からも明１かなよ５に、小ト
ン）　Ｄｓ　Ｋも単位ドツト区間の前１／３の区間に位
置する小トン）　Ｄｆと、後１／３の区間に位−置する
小ドツトＤｂとかある。

そとて、ドツトＤｆ！ｔ「前小ドツト」　、ドツトＤｂ
を「後小゛ドツト」と呼ぶことｋして、これら前小トン
）　Ｄｆ及び径小ドラ）　Ｄｂの付加あるいは削除する
条件な求めると、次のようＫなる。すなわち、例えば縞
１Ｇ図及び第１１図に示すようＫ。

ｔｎ：前小ドツ）　Ｄｆ　ｆｉたは径小ドラ）　Ｄｂが
付加または削除される時刻を、単位ドツトととに換算し
た時刻Ｄ＝表示データ（現在表示している行のデータ）Ｒ：参照データ（１つ上または下の行のデータ）とする
と、（１）前小Ｆｙ）Ｄｆｖ付加する条件（＠　１０図Ａ）
Ｒ（ｔｎ、）・Ｒ（ｔｎ）・Ｄ（ｔｎ−、）＝１（２）
　　径小ドラ）　Ｄｂ　ｔ−付加する条件（菖１１図Ａ
）Ｒ（ｔｎ）・Ｒ（ｔｏ＋１）　・Ｄ（”ｎ＋ｘ）μ１
（３）前小ドツ）　Ｄｆを削除する条件（菖１Ｇ図Ｂ）
（４）後゛小ドツトＤｂ　ｖ削除する条件（１１１１図
Ｂ）Ｒ（ｔ、１）・ｆＬ（ｔｎ）・Ｒ（”ｎ１１）・Ｄ
（ｔｎ−１）・Ｄ（’１ｍ＋１）＝１となる。

すなわち、この発明においては、条件（り〜（４）のど
れかが成立したと１１には、その条件の成立した前小ド
ツ）　Ｄｆ　ｔたは徒歩ドツトＤｂ　Ｋついてその条件
に対応して付加あるいは削除を行う。

なお、第９図に示す単位ドラ）　Ｄｕの組み合せのとき
ｋは、上述した条件（１）〜（４）は成立せず、従って
、この組み合せでは小ドツ）　Ｄｓの付加あるいは削除
は全く行われない。

第１２図は条件（１１〜（４３にしたかってスムージン
グを行５回路の一例を示す。すなわち、ａυは５×７ド
ツトのドツトマトリックスによる原パターンのデータが
書き込まれているキャラクタメモリで、菖１２図にお−
ては、コード信号により文字ｒ）ｋ−Ｊが指定されてい
る場合のデータを模型的に示し、Ｏ印をつけたドツトが
＠１′″レベル、つけないドツトが１０”レベルである
。なお、表示時の行方向（水平方向ンの字間スペースは
１単位ドツト分であり、従って、１キヤラクタは５×７
ドツトの大きさであるが、１キヤラクタあたりの表示゛
領域は６×７ドツトの大きさとする（列方向の字間スペ
ースは考えない）。

そして、水平同期パルスがカウンタに供給されて１水平
期間ととに変化してメモリａυの行アドレスを指定する
行アドレス信−９ＬＡＤＲ８が形成されると共に、補助
アドレス信号ａＡＤＲ８が形成される。

こ、の場合、補助アドレス信号５ＡＤＲ８は、菖１３図
（、Ｃ示すような信号である。すなわち、謔１３ＨＡは
７レームクロツクＦＣＫを示し、同図Ｂはドットク四ツ
クＤＣＫｇ示し、フレームクロックＦＣＫの１サイクル
期間ＴＦが原パターンの１行を表示する期間に対応し、
ドットク諺ツクＤＣＫの１サイクル期間ＴＤが原パター
ンの１ドツトを表示する期間に対応する。そして、補助
アドレス信号ａＡＤＲ８（８１３図Ｃ）は、奇数フィー
ルド期間における期間ＴＦの前半の期間Ｔｒ　Ｋはｒ−
ＩＪとなると共和、後半の期間Ｔｄ　Ｋは「０」となり
、一方、偶数フィールド期間における期間ＴＦの前半の
期間Ｔｒ　Ｋは「十ｌ」となると共に、後半の期間Ｔｄ
Ｋは「０」となる。

そして、これらアドレス信号ＬＡＤＲ８，８ＡＤＲ８が
パスライン（ＩＬ（１３ｔ−通じて加算回路ａ４に供給
され、その加算出力がメモリＱａＫ行アドレスを指定す
る行アドレス信号として供給される。

従って、メモｖＢｇ＜対して、期間ＴＦの後半の期間Ｔ
ｄ　Ｋは、現在表示している行のアドレスが指定され、
その前半の期間ＴｒＫ林、１つ上または下の行のアドレ
スが指定されるので、第１３図ＤＫ示すように５期間Ｔ
Ｆの前半の期間Ｔｒ　Ｋは参照データＲ（５ビツトの並
、列データ）かその５ビツトづつ同時に続み出され、そ
の後半の期間Ｔｄ　Ｋは表示データＤ（５ビツトの並列
データ）かその５ビツトづつ同時に続み出される。なお
、この続み出されたデータＷ、Ｄは、上述のようＫそれ
ぞれ５ビツトの並列データであるが、字間スペースとな
る＠０″レベルのビットが付加され、データ几、Ｄはそ
れぞれ６ビツトの並列データとされる。

そして、この６ビツトの並列データか、１０ビツトの参
照データ用レフトレジスタ（ＢＫ並列に倶給されると共
に、ｊｌ１１１３図ＢＫ示すように期間Ｔｒの終了時点
Ｋｎ−ドパルスＲＬＤがレジスタｒ２］）Ｋ供給されて
期間Ｔｒ　Ｋ得られている参照データがシフトレジスタ
ＨＫ並列にロードされる。ｔた、メモリａυからの６ビ
ツトの並列データが、７ビツトの表示データ用シフトレ
ジスタ＠に並列に供給されると共に、ｊｌｌＢ１１ＰＫ
示すように期間Ｔｄの終了時点に四−ドパルスＤＬＤが
レジスタ（２）に供給すれて期間Ｔｄ　［得られている
表示データＤかシントレジスタｆＪＫ並列ＫＥ７−ドさ
れる。

そして、シフトレジスタＱ１．＠にはドットクロンクＤ
ＣＫがシフトレジスタとして供給されてデータＲ，Ｄは
シフトレジスタｃｌυ、＠内を矢印で示すように直列に
シフトされ、従って、シフトレジスタａｍからは参照デ
ータＲ（ｔｎ−１）　、　Ｒ（ｔｎ）　、　Ｒ（ｔｎ＋
１）か同時Ｋ（並列Ｋ）取り出されると共に、シフトレ
ジスタ臼からは表示デーｐ　Ｄ（’（１−１）　ａ　Ｄ
（ｔＢ）　ｅＤ（ｔ□□）か同時に、かつ、参照データ
Ｒ（ｔｎ−□）〜Ｒ（’ｎ＋１）とも同時に取り出され
る。

そして、これら取り出された参照データＲ及び表示デー
タＤが、論理回路ＯＩＫ供給される。この−ｍａ路（至
）は、上記条件（１）〜（４）＆Ｃ−したがって前小ド
ラ）　Ｄｆ及び後小ドク）　Ｄｂの付加あるいは削除を
行うもので、この例においては、第１ｓ図に示す真理値
表の論理演算を行５デコーダＧυ、ＣＱと、第１６ＨＩ
ＩＣ示す真理値表の論理演算を行５デ）−ダ關（財）と
、インバータ＠９〜（４４と、ナンド回路−，−と、オ
ア回路曲、−とにより構成される。そして、レジスタ（
２１）　、　ａからのデータＲ，Ｄが供給されると＃＠
に、パルス形成回路６１において＃１１４　ｒＩＩＪに
示すように、ドットク四ツクＤｅＫの１サイクル期間Ｔ
ｄの前１／３の期間に位置して前小ドラ）　Ｄｆとなる
ドラ）ＡルスＰｆと、後１／３の期間に位置して後トン
）　ＤｂとなるドツトパルスＰｂとが形成され、これら
パルスＰｆ　、　Ｐｂが論理回路ＯＱＫ供給される。

従って、ナンド回路−からは、上記条件（１）〜（４）
ｋしたがって前小ドツトＤｆ　ｆｉたは後小ドラ）　Ｄ
ｂが付加あるいは削除された表示パターンの輝度信号Ｙ
が堆り出される。そして、この信号Ｙかアンプａｔｔ−
通じて受像管σ（ＪＫ供給される。

こうして、この発明忙よれば、単位ドラ）　Ｄｕの１／
３　ｆＮ４１ｆ）小）’　ｙ　）　Ｄｆ　、　Ｄ’ｂ　
ｙ条件（υ〜（４）ｌｃＬりかつて付加あるいは削除し
ているのて、キャラクタは例えば菖７図に示すよう虻表
示され、従って、斜線部分が急であっても滑らかな表示
となり、また、斜線部分が視感上、太くなることもなく
、さらに、単位ドラ）　Ｄｕ　Ｋ対応する非ドツト部分
が堰められることもない。従って、表示されたキャラク
タのパターンは、きわめて見中すくなる。

上述の例においては、１フレ一ムクｐツク期間ＴＦＫキ
ャラクタメモリαυから参照データＲと表示データＤと
ｔ計２回にわたって続み出した場合であるが、この続み
出しｔ１回とすることもできる。

例えば、２つのキャラクタメモリを設け、一方のキャラ
クタメモリから表示データＤｖ続み出すと共に、他方の
キャラクタメモリから参照データ几を続み出せばよい。

あるｈは、ｌ水平２４７分のシフトレジスタを設けてキ
ャラクタメモリからの出力デー／ｌ’ｌ水平ライン分遅
延させ、この遅延出力と遅延していないデータとを表示
データＤ及び参照データＲＫ切り換えて使用すればよい
。

そして、これらのスムージングの場合には、キャラクタ
メモリからの続み出しが１７レームりμツタ期間’Ｉ’
Ｆ　Ｋ　１回になるので、キャラクタメモリとして低速
のものを使用できる。

また、グラフィックパターンを表示させるときのように
字間スペースを形成しない場合には、シフトレジスタ（
財）、（支）ｔそれぞれ１ピツトづつ増やせば、隣り合
うキャラクタ間の境目においてもスムージングな行５こ
とかできる。

さらに、前小ドツトＤｆ及び後小ドツトＤｂを付加ある
いは削除してスムージングを行う代わりに、輝度を変化
させてスムージングを行ってもよく、この場合には、亀
４図のハーフドラ）Ｄｈｖ単位ドツドラＤｕとすると共
に、その輝度を下げたものが１本的な組み合せとなる。

【図面の簡単な説明】

第１図〜＄１１１図、薦１３図〜第１６図はこの発明な
説明するための図、總１２図はこの発明の一例の系統図
である。 αυはキャラクタメモリ、＠ａ、＠はシフトレジスタ、
（７）は論理回路、―はノ（ルス形成回路、翰は受像管
である。第４図ｋＪ）−νｈｐ鑓葛３Ｗ！１Ｕ１）。第８図第１０図　Ａ　　　　　　　　　　Ｂ第１１図Ａ　　　　　　　　　Ｂ

Claims

【特許請求の範囲】行方向及び列方向の直交マトリックスを構成するドツト
が水平走査及び垂直走査により形成されると共に、上記
ドツトにより文字、数字あるいは記号などのキャラクタ
が表示されるキャラクタ表−示装置において小ドツト：上記ドツトの１／３の幅を有するドツト−ｎ
：上記小ドツトが付加または削除される時刻な、上記ド
ツトととに換算した時刻Ｄ　：現在表示している行のデータＲ：１りよまたは下の行のデータとするとき、データＲ（ｔＨ−１）、ｅ　”（ｔ（Ｂ）
　＊　Ｒ（’１１４１）ｅＤＣ”Ｈ−１）　ａ　Ｄ（’
Ｂ）　＃　Ｄ（’１４１）を記憶する回路と、この記憶
回路の記憶内容に応答し、所定の論理式条件にしたがっ
て上記小ドツトの付加あるいは削除の論−演算を行う論
理回路と、この論ｌＩ回路の。出力にしたかって上記小ドツトの付加あるいは削除を行
う回路とを有し、上記論理回路は以下の論理式条件にし
たがうようＫされた表示装置のスムージング回路。（！り　　上記ドツトの区間の前１／３の区間に位置す
る小ピン）！付加する条件Ｒ（ｔｎ、）　ｅＲ（ｔｎ）　＊Ｄ（ｔｎ−１）＝ｔ（
２）上記ドツトの区間の後１／３の区間に位置する小ド
ツトを付加する条件Ｒ（ｔｎ）　＠　Ｒ（ｉｎ＋、）　・Ｄ（’ｎｅｔ）　
＝　１（３）　　上記ドツトの区間の前１／３の区間か
ら上記小ドツトｖｔｍ除する条件（４）　　上記ドツトの区間のｉｌｌ／３の区間から上
記小ドツトＶ削除する条件