JPS5870312A - 汎用入出力装置 - Google Patents
汎用入出力装置Info
- Publication number
- JPS5870312A JPS5870312A JP56167133A JP16713381A JPS5870312A JP S5870312 A JPS5870312 A JP S5870312A JP 56167133 A JP56167133 A JP 56167133A JP 16713381 A JP16713381 A JP 16713381A JP S5870312 A JPS5870312 A JP S5870312A
- Authority
- JP
- Japan
- Prior art keywords
- data
- route
- processing
- input
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B15/00—Systems controlled by a computer
- G05B15/02—Systems controlled by a computer electric
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発明は制御対象のデータを計算機に入出力する為の汎
用入出力装置に１糸り、特に制御対象が高速応答性を請
求されるプラントである場せに好適な汎用入出力装置直
に関する。
用入出力装置に１糸り、特に制御対象が高速応答性を請
求されるプラントである場せに好適な汎用入出力装置直
に関する。
以下汎用入出力装置の一例としてプラントデータを取扱
うプロセス入出力装置を例にとり、本発明の実施例金図
面に基づいて説明する。第１図には従来のプロセス入出
力装置（以１’Ｐ Ｉｌｏと記す）の構成が示されてお
り、同図において各種のプラントデータ（ＰＤ−１〜ｎ
）がルート１−ｉ（ｉ−１〜ｎ）ｋ介して各プロセス入
出力装置ＰＩ１０−ｉ （ｉ＝１〜ｎ）に入力され、Ｐ
ＩｌｏＡ−１からはルー １−２− ｉ （ｉ ＝ １
〜ｎ ） ２介して計算機（以下ＣＰＵと記す）に取込
ま汎、該ＣＰＵにおいてデータの加工及び演算処理が行
なわれる。
うプロセス入出力装置を例にとり、本発明の実施例金図
面に基づいて説明する。第１図には従来のプロセス入出
力装置（以１’Ｐ Ｉｌｏと記す）の構成が示されてお
り、同図において各種のプラントデータ（ＰＤ−１〜ｎ
）がルート１−ｉ（ｉ−１〜ｎ）ｋ介して各プロセス入
出力装置ＰＩ１０−ｉ （ｉ＝１〜ｎ）に入力され、Ｐ
ＩｌｏＡ−１からはルー １−２− ｉ （ｉ ＝ １
〜ｎ ） ２介して計算機（以下ＣＰＵと記す）に取込
ま汎、該ＣＰＵにおいてデータの加工及び演算処理が行
なわれる。
仄に第２図に従来のプロセス入出力装置におけるデータ
入力に関するフローを示す。同図においてプラントデー
タ（ＰＤ）はルート１を介してＰＩｌｏのデータ人出イ
ンターフェイス部首（ＤＩ）に入力される。そしてこの
データはルート２よりマイクロプロセッサ（μｍＣ）に
直され、ここで各種プラントデータに共１川するデータ
処理（グリえばアドレスチェック、ハリティチェック、
信号タイミング等）ｒ行な７）、ルート３、計算機リン
ケージ装＠（Ｌ−Ｐ）、ルート４、計算機すンケージ装
置（ｆ、−Ｃ）、ルート７と皿り、データエリア−１（
ＤＴ−ｌ）に王データとして格納される。
入力に関するフローを示す。同図においてプラントデー
タ（ＰＤ）はルート１を介してＰＩｌｏのデータ人出イ
ンターフェイス部首（ＤＩ）に入力される。そしてこの
データはルート２よりマイクロプロセッサ（μｍＣ）に
直され、ここで各種プラントデータに共１川するデータ
処理（グリえばアドレスチェック、ハリティチェック、
信号タイミング等）ｒ行な７）、ルート３、計算機リン
ケージ装＠（Ｌ−Ｐ）、ルート４、計算機すンケージ装
置（ｆ、−Ｃ）、ルート７と皿り、データエリア−１（
ＤＴ−ｌ）に王データとして格納される。
とこでＰＩｌｏに内蔵されているマイクロプロセッサの
演算部は１（ＯＩＶＩ（ＩＪ−ドオンリーメモリ）で構
成されている。これは谷プリント板への供給電源がなく
なってもメモリ内容を保持することを目的としている。
演算部は１（ＯＩＶＩ（ＩＪ−ドオンリーメモリ）で構
成されている。これは谷プリント板への供給電源がなく
なってもメモリ内容を保持することを目的としている。
（Ｒ，ＡＭ （ランダムアクセスメモリ）は供給電源が
なくなるとメモリ内容が保持できなくなり機能ダウンと
なってしまう。）従ってデータの１重類籾１（その刀１
工機能を待たせると、プリント板の型式が膨大なものと
なり、保守が煩雑となるため現在はデータの４４−９８
１で７よく信号の種類（″アナログ信号かディジタル信
号か、あるいは電圧か電流か等）苺にプリント板の型式
ケ定めている。
なくなるとメモリ内容が保持できなくなり機能ダウンと
なってしまう。）従ってデータの１重類籾１（その刀１
工機能を待たせると、プリント板の型式が膨大なものと
なり、保守が煩雑となるため現在はデータの４４−９８
１で７よく信号の種類（″アナログ信号かディジタル信
号か、あるいは電圧か電流か等）苺にプリント板の型式
ケ定めている。
一方ＣＰＵでは格納された王データ（１）Ｔ−１）をそ
の種類毎に対応したデータ加工処理（Ｄ Ｋ １〜ｎ）
を行ない、ＣＰＵ内の処理に共通な工学データケデータ
エリア（ＤＴ−２）に格納する。
の種類毎に対応したデータ加工処理（Ｄ Ｋ １〜ｎ）
を行ない、ＣＰＵ内の処理に共通な工学データケデータ
エリア（ＤＴ−２）に格納する。
主データの種類として醒力領ワットデータを例にとると
、具体的には（イ）−２０００ＶＶ〜＋２０００Ｗを符
号性の列２進の±２０００ディジットで表現したデータ
、（ロ）同上データを符号付２進化十進数の０００〜±
９９９で表現したデータ、（ハ）同じく符号無しで純２
進の００００デイジツト（−２０００Ｗ）から１０００
（０ＯＯＯＷ）、２０００デイジツト（＋２０００Ｖ
ｖ）で表現したデータ、に）同じく符号無しで２進化十
進数でＯＯＯ〜９９９で表現したデータ等がある。
、具体的には（イ）−２０００ＶＶ〜＋２０００Ｗを符
号性の列２進の±２０００ディジットで表現したデータ
、（ロ）同上データを符号付２進化十進数の０００〜±
９９９で表現したデータ、（ハ）同じく符号無しで純２
進の００００デイジツト（−２０００Ｗ）から１０００
（０ＯＯＯＷ）、２０００デイジツト（＋２０００Ｖ
ｖ）で表現したデータ、に）同じく符号無しで２進化十
進数でＯＯＯ〜９９９で表現したデータ等がある。
他方ＣＰＵは工学データ（例えばアナログデータを電力
のワットデータに変換加工したもの）全便用してデータ
演算処理を行なう。
のワットデータに変換加工したもの）全便用してデータ
演算処理を行なう。
上記したように従来のプロセス入出力装置では各種デー
タに対応した加工処理をＣＰＵで行なっている。近年、
データの処理レスポンスにおいて高速性が要求されてさ
ており、また扱うデータ量も膨大なものとなってきてい
る。そして高速処理のためには計算機（ＣＰＵ）の高速
記憶装置のメモリでデータ処理を行々う必要があり、全
体のメモリ容量が増大する。
タに対応した加工処理をＣＰＵで行なっている。近年、
データの処理レスポンスにおいて高速性が要求されてさ
ており、また扱うデータ量も膨大なものとなってきてい
る。そして高速処理のためには計算機（ＣＰＵ）の高速
記憶装置のメモリでデータ処理を行々う必要があり、全
体のメモリ容量が増大する。
ここで１データを処理する時間に関してＣＤＴ（サイク
リック・データ伝送装置）を例にとると２００〜３００
μ方／Ｄａｔａであるが、これにより計算機の処理能力
を求めてみる。前提粂件として計算機のデータ処理に関
する負荷率を３０％とし、ＣＤＴの１テータのビット構
成は４０ビットとする。丑たデータ焔埋時間を３００
ｔｔ ＋：ｅＡ：／１） ａｔａとしくこの時間はデー
タの入出力及び基本的なデータ処理で罎果処理は含捷れ
ない。）、横軸をＣＤＴの伝送速度とし、縦軸をその処
理可能回線数として図示すると第３図の直線Ａのように
なる。
リック・データ伝送装置）を例にとると２００〜３００
μ方／Ｄａｔａであるが、これにより計算機の処理能力
を求めてみる。前提粂件として計算機のデータ処理に関
する負荷率を３０％とし、ＣＤＴの１テータのビット構
成は４０ビットとする。丑たデータ焔埋時間を３００
ｔｔ ＋：ｅＡ：／１） ａｔａとしくこの時間はデー
タの入出力及び基本的なデータ処理で罎果処理は含捷れ
ない。）、横軸をＣＤＴの伝送速度とし、縦軸をその処
理可能回線数として図示すると第３図の直線Ａのように
なる。
他方プロセス入出力処理（ＰＩｌｏ）においてはプラン
トデータの種類によってＰＩｌｏのプラグインの型式を
複数、揃える必要があり、種明が異なればプラグインの
仏換性が標いため保守性が低下する。
トデータの種類によってＰＩｌｏのプラグインの型式を
複数、揃える必要があり、種明が異なればプラグインの
仏換性が標いため保守性が低下する。
本発明は従来の汎用入出力装置のマイクロプロセッサの
演算部がマイクロプロセッサの演算部をＲＯＭの変わり
にＲＡＭで構成し、そのメモリの内容を計算’機（ＣＰ
Ｕ ）よりローデングすることにより、同一型式のプ
リント板に各種のデータに対応した加工処理機能を侍だ
せて計算機の負荷率を軽顕させることを目的とする。
演算部がマイクロプロセッサの演算部をＲＯＭの変わり
にＲＡＭで構成し、そのメモリの内容を計算’機（ＣＰ
Ｕ ）よりローデングすることにより、同一型式のプ
リント板に各種のデータに対応した加工処理機能を侍だ
せて計算機の負荷率を軽顕させることを目的とする。
次に第４図に本発明に係る汎用入出力装置のデータフロ
ーの一例を示す。同図においてプラントデータＰＤｖ−
Ｊ、ルート１によりＰＩ１０内のデータ入力インターフ
ェイス装置ｔＤＩに入力され、ルート７ケ介してデータ
エリアＩ）Ｔ’−１に格納される。
ーの一例を示す。同図においてプラントデータＰＤｖ−
Ｊ、ルート１によりＰＩ１０内のデータ入力インターフ
ェイス装置ｔＤＩに入力され、ルート７ケ介してデータ
エリアＩ）Ｔ’−１に格納される。
そして演算部ＤＫ−１はそのプラントデータに対応した
加工処理を行ない、ルート３、データリンケージ処理部
ＤＬ、ルー１−４ 、ｉｔｓ機リンケージ装置Ｌ−Ｐ、
ルート５を介してＣＰＵに送出される。
加工処理を行ない、ルート３、データリンケージ処理部
ＤＬ、ルー１−４ 、ｉｔｓ機リンケージ装置Ｌ−Ｐ、
ルート５を介してＣＰＵに送出される。
まだ計算機（ＣＰＵ）では計算機リンケージ装置Ｌ−Ｃ
，ルート８ヲ介して工学データをデータエリアＤＴ−２
に格納する。このデータエリアＤＴ−２に格納されたデ
ータはすでに加工されているため、すぐに演算処理部Ｄ
Ｅにより演算される。
，ルート８ヲ介して工学データをデータエリアＤＴ−２
に格納する。このデータエリアＤＴ−２に格納されたデ
ータはすでに加工されているため、すぐに演算処理部Ｄ
Ｅにより演算される。
上記の加工処理をＰＩｌｏで実現するために演算部ＤＫ
−ｉ−ｉｔｔＡＭで構成し、このデータ処理用の命令の
ローデングはＣＰＵのＰＩｌｏのコントロール部（ＣＮ
Ｔ）がシステム立上げやＰＩＯ交換時の接続のタイミン
グでルー）ｓ、計３’ｒ”故リンケージ装置Ｌ−Ｃ、ル
ート５、計算機リンケージ装置Ｌ ’Ｐ％ ルート４、
データリンケージ処理部Ｄ Ｌとメモリ内容を伝送し、
マイクロプロセッサμＣ−１内の演算部ＤＫ−１にロー
デングする。
−ｉ−ｉｔｔＡＭで構成し、このデータ処理用の命令の
ローデングはＣＰＵのＰＩｌｏのコントロール部（ＣＮ
Ｔ）がシステム立上げやＰＩＯ交換時の接続のタイミン
グでルー）ｓ、計３’ｒ”故リンケージ装置Ｌ−Ｃ、ル
ート５、計算機リンケージ装置Ｌ ’Ｐ％ ルート４、
データリンケージ処理部Ｄ Ｌとメモリ内容を伝送し、
マイクロプロセッサμＣ−１内の演算部ＤＫ−１にロー
デングする。
なおマイクロプロセッサのデータリンケージ処理部ＤＬ
はデータの種類に無関係の共通処理部でろシこれはＲ，
ＯＭで構成される。
はデータの種類に無関係の共通処理部でろシこれはＲ，
ＯＭで構成される。
次に第１表にＰＩｌｏの機能の具体例を示す。
ここで信号インターフェイスは無電圧ａ接点とし、入力
３２ビツト、出力３２ビツトの入出力点数を有するもの
とする。
３２ビツト、出力３２ビツトの入出力点数を有するもの
とする。
第１表 ＰＩｌｏの機能一覧表
本発明によれば計算機のデータ入出力処理時間はデータ
リンクだけとなり、ＤＭＡ方式（ダイレクトメモリアク
セス）でデータリンクする場合、１０μドαｉ／データ
となり、従来の処理時間の１／１０となり計算・機の負
荷率は大幅に軽減される。
リンクだけとなり、ＤＭＡ方式（ダイレクトメモリアク
セス）でデータリンクする場合、１０μドαｉ／データ
となり、従来の処理時間の１／１０となり計算・機の負
荷率は大幅に軽減される。
（この場合の処理回線数を第３図の直線Ｂで示す。）捷
だ本発明によれば少ない型式のＰＩｌｏでそのロジック
部全計算機から書込むことにより多種類の機能を持たせ
ることができ、さらに谷Ｐ’Ｉ１０は互換性があるため
保守性が大幅に向上する。
だ本発明によれば少ない型式のＰＩｌｏでそのロジック
部全計算機から書込むことにより多種類の機能を持たせ
ることができ、さらに谷Ｐ’Ｉ１０は互換性があるため
保守性が大幅に向上する。
第１図は本発明が適用されるデータ入出カシステムの構
成を示すブロック図、第２図は従来の汎用入出力装置の
データフローの一例を示すブロック図、第３図は本発明
に係る汎用入出力装置を用いた場合の計算機の処理能力
を従来例との比較で示した図、第４図は本発明に係る汎
用入出力装置のチータフローの一例を示すブロック図で
ある。 Ｐ、Ｄ・・・プラントデータ、ＰＩｌｏ・・・プロセス
人出茅 ／ 図
成を示すブロック図、第２図は従来の汎用入出力装置の
データフローの一例を示すブロック図、第３図は本発明
に係る汎用入出力装置を用いた場合の計算機の処理能力
を従来例との比較で示した図、第４図は本発明に係る汎
用入出力装置のチータフローの一例を示すブロック図で
ある。 Ｐ、Ｄ・・・プラントデータ、ＰＩｌｏ・・・プロセス
人出茅 ／ 図
Claims (1)
- １、制御対象と計算機との間に介在し、各種信号の入出
力制御を行う汎用入出力装置において、制御対象との間
でデータの入出力を行う第１の入出力制御と、取り込葦
れたデータをそのデータの種類に応じて加工処理するマ
イクロプロセッサ部と、計算１幾との間でデータの入出
力を行う第２の入出力ｒｌｔｌｌ ｆｌ１１部とからな
り、前記マイクロプロセッサ部内の演算部ｋ ｌ−Ｌ
Ａ ＩＶで構成し且つ該１（、Ａ Ｍに計算機からデー
タ加工処理用のＱ５会をローデングするように構成した
こと全特徴とする汎用入出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56167133A JPS5870312A (ja) | 1981-10-21 | 1981-10-21 | 汎用入出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56167133A JPS5870312A (ja) | 1981-10-21 | 1981-10-21 | 汎用入出力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5870312A true JPS5870312A (ja) | 1983-04-26 |
Family
ID=15844037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56167133A Pending JPS5870312A (ja) | 1981-10-21 | 1981-10-21 | 汎用入出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5870312A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60118906A (ja) * | 1983-11-30 | 1985-06-26 | Toshiba Eng Co Ltd | Ｎｃデータ注入装置 |
-
1981
- 1981-10-21 JP JP56167133A patent/JPS5870312A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60118906A (ja) * | 1983-11-30 | 1985-06-26 | Toshiba Eng Co Ltd | Ｎｃデータ注入装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0068764B1 (en) | Vector processing units | |
| US4354231A (en) | Apparatus for reducing the instruction execution time in a computer employing indirect addressing of a data memory | |
| JPS5870312A (ja) | 汎用入出力装置 | |
| JP2617974B2 (ja) | データ処理装置 | |
| JPS63143660A (ja) | コ・プロセツサを有する演算処理装置 | |
| NL8301669A (nl) | Microcomputerstelsel met twee centrale verwerkingseenheden. | |
| JP2695790B2 (ja) | イメージ処理システム | |
| JPS6041102A (ja) | シ−ケンス制御装置 | |
| JPS60160443A (ja) | デ−タ処理装置 | |
| JP3471384B2 (ja) | データ転送装置及びデータ転送処理方法 | |
| JPS5892072A (ja) | 印字装置 | |
| JP2556083B2 (ja) | 複合演算パイプライン回路 | |
| JPS5851330A (ja) | 文字処理装置 | |
| JPS60144874A (ja) | ベクトルデ−タ処理装置 | |
| JPS58208806A (ja) | シ−ケンス制御装置 | |
| JPH0262605A (ja) | Ｎｃ工作機械 | |
| JPS603673B2 (ja) | 文字読取装置 | |
| JPH0318896A (ja) | 表示装置およびコード変換装置 | |
| JPH04230501A (ja) | ファジィ演算処理装置 | |
| JPS63108481A (ja) | デ−タ入力装置 | |
| JPS63163576A (ja) | 行列演算装置 | |
| JPH0520140U (ja) | 情報処理装置 | |
| JPH05159042A (ja) | 画像処理装置 | |
| JPS6183585A (ja) | 表示装置 | |
| JPS6238902A (ja) | シ−ケンス演算の処理方式 |