JPS5856447A - 識別カ−ドおよびその製造方法 - Google Patents

識別カ−ドおよびその製造方法

Info

Publication number
JPS5856447A
JPS5856447A JP57156027A JP15602782A JPS5856447A JP S5856447 A JPS5856447 A JP S5856447A JP 57156027 A JP57156027 A JP 57156027A JP 15602782 A JP15602782 A JP 15602782A JP S5856447 A JPS5856447 A JP S5856447A
Authority
JP
Japan
Prior art keywords
semiconductor circuit
integrated semiconductor
secondary carrier
recess
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57156027A
Other languages
English (en)
Inventor
ポ−ル・パルメンチエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS5856447A publication Critical patent/JPS5856447A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、集積化半導体回路をその画面上で二次担体の
少くとも一方の面上の導体パターンと電気接触させ、次
に前記の二次担体を集積化半導体回路とともに一次担体
内に装着し、前記の集積化半導体回路をある量の電気絶
縁材料によって囲み、この電気絶縁材料によって前記の
一次および二次担体のうちの一方の担体にあけ、られて
いる凹所を充填して識別カードを製造する方法に関する
ものである。
また、本発明は集積化半導体回路を具えており、この集
積化半導体回路がその両面で、二次担体の少くとも一方
の面上の導体パターンに電気的に接続されており、前記
の二次担体は集積化半導体回路とともに１つのユニット
として一次担体内に装着されており、集積化半導体回路
は電気絶縁材料により囲まれており、この電気絶縁材料
により前記の一次および二次担体のうちの一方の担体に
あけられている孔を充填した識別カードにも関するもの
である。
上述した種類の既知の方法および識別カード（フランス
国特許第２４８９４８８号明細書参照）においては、二
次担体上に装着された集積化半導体回路が一次担体内に
形成された凹所内に配置されるようになっている。この
場合−次組体に形成される凹所が比較的深く、頻繁に曲
げたりすることにより一次担体の機械的負荷が実際に可
成り大きくなるという欠点を生じる。従って、−次組体
の全厚さに比べて一次担体に形成される凹所の深さをで
きるだけ浅くシ、シかもこの全厚さを標準の最大値内に
保つ必要がある。更にカードの信頼性を高め、カードを
比較的廉価に製造するようにする為に、広く用いられて
いる技術や標準の素子をできるだけ利用する必要がある
。
本発明の目的は、上述した欠点が無く、上述した条件が
できるだけ満足されるようにした識別カードおよびその
製造方法を提供せんとするにある。
本発明は、集積化半導体回路をその両面上で二次担体の
少くとも一方の面上の導体パターンと電気接触させ、次
に前記の二次担体を集積化半導体回路とともに一次担体
内に装着し、前記の集積化半導体回路をある量の電気絶
縁材料によって囲み、この電気絶縁材料によって前記の
一次および二次担体のうちの一方の担体にあけられてい
る凹所を充填して識別カードを製造するに当り、両面上
に導体パターンを有する二次担体に少くとも１つの鍍金
貫通孔を設け、次に前記の鍍金貫通孔の領域で二次担体
に凹所をあけ、鍍金貫通孔のうちこの凹所の形成後に残
存する部分にこの凹所を開口させ、次に集積化半導体回
路を凹所内に配置し、この集積化半導体回路をその一方
の面上で、導電性。
の接着媒体および孔の金属鍍金部により二次担体の一方
の面上の導体パターンに接続し、次に集積化半導体回路
の他方の面を二次担体の他方の面上の導体パターンに接
続することを特徴とする。
マタ本発明は、集積化半導体−回路を具えており、この
集積化半導体回路がその両面で、二次担体の少くとも一
方の面上の導体パターンに電気的に接続されており、前
記の二次担体は集積化半導゛体回路とともに１つのユニ
ツシとして一次担体内に装着されており、集積化半導体
回路は電気絶縁材料により囲まれており、この電気絶縁
材料により前記の一次および二次担体のうちの一方の担
体にあけられている孔を充填した識別カードにおいて、
両面上に導体パターンが設けられている二次担体に少く
とも１つの鍍金貫通孔を設け、二次担体に形成された凹
所が前記の鍍金貫通孔に開口しており、集積化半導体回
路が凹所内に配置されており、この集積化半導体回路が
、その一方の面上で、二次担体の一方の面上の導体パタ
ーンに、且つこの集積化半導体回路の他方の面上で、導
電性の接着媒体および孔の金属鍍金部により二次担体の
他方の面上の導体パターンに電気的に接続されているよ
うにしたことを特徴とする。
米国特許第３９３４３８６号明細書には、集積化半導体
回路の両面を基板上に設けられた導体パターンに電気的
に接続する方法が記載されていることに注意する必要が
ある。この集積化半導体回路は基板に形成された凹所内
に配置されている。
図面につき本発明を説明する。
第１図Ａに示す電気絶縁基板１の一方の面上には導体パ
ターン３を設け、他方の」上には導体パターン５を設け
る導体パターン８および５間の電気接続は多数の鍍金貫
通孔（鍍金された貫通孔）７および９によって行なう。
導体パターン８および５を有する、基板ｌは集積化した
半導体回路１８（第１図Ｃ参照）に対するいわゆる二次
担体１１を構成する。この二次担体１１としてはプリン
シ回路および鍍金貫通孔を有する通常の担体、例えば導
体を付加したり除去したりして形成した導体パターンを
有する硬質紙或いはグラスファイバー・で強化したエポ
キシ樹脂より成る基板を用いるのが好ましい。
この二次担体には、鍍金貫通孔フの領域で凹所１５をあ
け、この凹所の大きさは集積化半導体回路１８を収容し
つる程度にする（第１図ＡおよびＢ参照）。凹所１５の
深さは鍍金貫通孔７の一部分１７が残存する程度にする
。このことは本発明による識別カードにとって非常に重
要なことである。次に基板１の上側面上に後に説明する
理由で封止層の平坦なフレーム部材１９を設ける。この
フレーム部材１９は、感光層を被着し、この感光層を局
部的な露光により硬化させ、未露光部分を腐食により除
去することにより形成するのが好ましい。この目的の為
には、導体パターン８および５を形成するのに用いたの
と同じ種類の感光材料を用いる４ことができる。
凹所１５の形成後、集積化半導体回路１８を導電性の接
着剤２１、例えばにかわ或いはペーストにより凹所１５
の底部に固着する（第１図Ｃ参照）。
接着剤２１の量は、接着剤が鍍金貫通孔７の残存、部分
１７を部分的に充填する程度に選択する。このようにす
ることにより、鍍金貫通孔７の残存部分１７の金属鍍金
部１８を介して導体パターン５との電気接触が達成され
る。集積化半導体回路１３は両面に電気接続部（電極）
を有する種類のものとする。この場合、集積化半導体回
路の上側面上にいわゆる能動接続部が存在し・下側面上
にいわゆる接地接続部が存在す−る。
接着剤２１により接地接続を行なった後、通常のように
して集積化半導体回路１８の上側面上で接続＠２８およ
び２５をこの回路１Ｂの関連の電極および基板１の上側
面上の導体パターン８に電気的に接続する。フレーム１
ｇにより囲まれた空所には電気絶縁材料の樹脂２７を充
填する。この樹脂２７を硬化させると、集積化半導体回
路１８や接続線２８および２５は基板１にしっかりと固
定される。フレーム１９の厚さは、接続線２８および２
５が樹脂２フによって完全に被覆される程度に選択スる
。フレーム１９はこの樹脂２７の層の厚さを決定するば
かりではなく、樹脂２７が例えば凹所１５の近くに位置
する鍍金貫通孔９内に流れるのを防止する。
次にに次担体１１をこの中に固着した集積化半導体回路
１８と相俟って一次担体２９内に配置する。この−次担
体２９は電気絶縁性の熱可塑性材料の多数の細条８１を
以って形成する。集積化半導体回路は、積層体を形成す
る為に圧縮させた熱可塑性材料の多数の細条８１間に位
置させる。
二次担体１１は厚さを薄くした突出部分３８を有し、こ
の突出部分３８内に孔８５および８７をあける。この突
出部分８８は適当な機械を以って凹所１５と同時に二次
担体に形成することができる。
−次担体２９を形成する為に細条３１を熱圧縮すること
によりこれらの細条が積層化される。更に細条材料が孔
８５および８７の両側からこれら孔内に流れ込み、細条
材料がこれらの孔を通って連結する。従って、二次担体
１１が一次担体内に固着される。第２図の下側の２つの
細条８１には孔３９をあけ、この孔８９を経て集積化半
導体回路との電気接触を達成しうるようにする。
細条８１は本例の場合ポリ塩化ビニルから造る。
使用する８つの細条は上から下に見てそれぞれ１００．
１００，１００，１００，２００，２００，１００およ
び６０μｍの厚さとする。−次組体２９の厚さ９６０μ
ｍを熱圧縮により７６０μｍに減少させ、この−次組体
が識別カードに対する標準の厚さとなるようにする。
上述した製造工程は特に電子素子をバルク製造するのに
用いられており、信頼性を高く、製造費を比較的低くす
る。使用した素子もこれらの条件を満足する。基板１お
よび細条８１を造る場合、比較的大きな表面の材料を用
い、多数の基板１や多数の細条８１が１回の作業で同時
に得られるようにするのが好ましい。このようにするこ
とにより再現性が高く、不良品の割合が低くなる。フレ
ーム１９も多数の識別カード用に上述したように同時に
造ることができる。
電子的な識別カードの適用分野に依存して１個以上の集
積化半導体回路を二次担体１１内に装着することができ
る。これらの回路は例えば、メモ、９回路或いはプロセ
ッサ回路やこれらの回路の組合せとすることができる。
例えば、メモリ回路内に記憶されたデータに依存して人
間や対象を識別するだけにのみ用いることができるが、
これらの識別と組合せて積極的に、例えば電子的に書込
みや読出しを行ないつるクレジットカードとしても用い
ることができる。対象の識別は例えば製造処理中の製品
の品質検査に関するものとすることができる。
【図面の簡単な説明】
第１図Ａは本発明による識別カードに用いる二次担体の
一例を示す断面図、 第１図Ｂは集積化半導体回路に対する凹所とフレームと
を設けた第１図ムの二次担体を示す断面図、第１図Ｃは
電気絶縁材料により囲まれた集積化半導体回路を二次担
体の凹所内に装着した第１図Ｂの二次担体を示す断面図
、 第２図は本発明による識別カードの一例を示す断面図で
ある。 ｌ・・・電気絶縁基板　　　８．！１・・・導体パター
ン１．９・・・鍍金貫通孔　　１１・・・二次担体１３
・・・集積化半導体回路１５・・・凹所１７・・・７の
一部分　　　１８−、金属鍍金部１９・・・フレーム部
材　　２１・・・接着剤２８．２５・・・接続線　　　
２？・・・樹脂２９・・・−次組体　　　　３１・・・
細条３８・・・突出部分　　　　８５．！１７，８９・
・・孔フルーイランペンファプリケン

Claims (1)

  1. 【特許請求の範囲】 １　集積化半導体回路をその両面上で二次担体の少くと
    も一方の面上の導体パターンと電気接触させ、次に前記
    の二次担体を集積化半導体回路とともに一次担体内に装
    着し、前記の集積化半導体回路をある量の電気絶縁材料
    によって囲み、この電気絶縁材料によって前記の一次お
    よび二次担体のうちの一方の担体にあけられている凹所
    を充填して識別カードを製造するに当り、両面上に導体
    パターン（ａ１５＞を有する二次担体（１１）に少くと
    も１つの鍍金貫通孔（７）を設け、次に前記の鍍金貫通
    孔（７）の領域で二次担体（１１）に凹所（１５）をあ
    け、鍍金貫通孔（７）のうちこの凹所（１５）の形成後
    に残存する部分（１７）にこの凹所（１５）を開口させ
    、次に集積化半導体回路（１８）を凹所（１５）内に配
    置し、この集積化半導体回路をその一方の面上で、導電
    性の接着媒体（２１）および孔の金属鍍金部（１８）に
    より二次担体（１１）の一方の面上の導体パターン（５
    ）に接続し、次に集積化半導体回路の他方の面を二次担
    体（１１）の他方の面上の導体パターン（８）に接続す
    ることを特徴とする識別カードの製造方法。 東　集積化半導体回路を具えており、この集積化半導体
    回路がその両面で、二次担体の少くとも一方の面上の導
    体パターンに電気的に接続されており、前記の二次担体
    は集積化半導体回路とともに１つのユニットとして一次
    担体内に装着されており、集積化半導体回路は電気絶縁
    材料により囲まれており、この電気絶縁材料により前記
    の一次および二次担体のうちの一方の担体にあけられて
    いる孔を充填した識別カードにおいて、両面上に導体パ
    ターン（３１５）が設けられている二次担体（１１）に
    少くとも１つの鍍金貫通孔（７、１７）を設け、二次担
    体（１１）に形成された凹所（１５）が前記の鍍金貫通
    孔に開口しており、集積化半導体回路（１３）が凹所（
    １５）内に配置されており、この集積化半導体回路が、
    その一方の面上で、二次担体（１１）の一方の面上の導
    体パターン（８）に、且つこの集積化半導体回路の他方
    の面上で、導電性の接着媒体（２１）および孔の金属鍍
    金部（１８）により二次担体（１１）の他方の面上の導
    体パターン（５）に電気的に接続されているようにした
    ことを特徴とする識別カード。
JP57156027A 1981-09-11 1982-09-09 識別カ−ドおよびその製造方法 Pending JPS5856447A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8117231 1981-09-11
FR8117231A FR2512990B1 (fr) 1981-09-11 1981-09-11 Procede pour fabriquer une carte de paiement electronique, et carte realisee selon ce procede

Publications (1)

Publication Number Publication Date
JPS5856447A true JPS5856447A (ja) 1983-04-04

Family

ID=9262072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57156027A Pending JPS5856447A (ja) 1981-09-11 1982-09-09 識別カ−ドおよびその製造方法

Country Status (5)

Country Link
US (1) US4514785A (ja)
EP (1) EP0075351A1 (ja)
JP (1) JPS5856447A (ja)
CA (1) CA1188805A (ja)
FR (1) FR2512990B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6042741U (ja) * 1983-08-31 1985-03-26 松下電工株式会社 電子部品の実装構造
JPS6073244U (ja) * 1983-10-27 1985-05-23 クラリオン株式会社 Ｉｃの固定装置
JPS6078141U (ja) * 1983-10-31 1985-05-31 松下電工株式会社 電子部品の実装構造
JPS61125689A (ja) * 1984-11-21 1986-06-13 Dainippon Printing Co Ltd Ｉｃカ−ド
JPS61125690A (ja) * 1984-11-21 1986-06-13 Dainippon Printing Co Ltd Ｉｃカ−ド

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4674618A (en) * 1983-12-06 1987-06-23 Mars Incorporated Tokens and token handling devices
US4677528A (en) * 1984-05-31 1987-06-30 Motorola, Inc. Flexible printed circuit board having integrated circuit die or the like affixed thereto
US4816967A (en) * 1984-11-14 1989-03-28 Itt Gallium Arsenide Technology Center A Division Of Itt Corporation Low impedance interconnect method and structure for high frequency IC such as GaAs
FR2590051B1 (fr) * 1985-11-08 1991-05-17 Eurotechnique Sa Carte comportant un composant et micromodule a contacts de flanc
US4822989A (en) * 1986-05-21 1989-04-18 Hitachi, Ltd. Semiconductor device and method of manufacturing thereof
JPS63141790A (ja) * 1986-12-03 1988-06-14 菱電化成株式会社 識別カ−ド
FR2609820B1 (fr) * 1987-01-20 1991-04-19 Thomson Semiconducteurs Dispositif de protection electromagnetique et electrostatique pour cartes electroniques et procede de realisation de ce dispositif
FR2617668B1 (fr) * 1987-07-03 1995-07-07 Radiotechnique Compelec Dispositif comportant un circuit electronique monte sur un support souple et carte souple le comprenant
FR2620586A1 (fr) * 1987-09-14 1989-03-17 Em Microelectronic Marin Sa Procede de fabrication de modules electroniques, notamment pour cartes a microcircuits
JPH01251778A (ja) * 1988-03-31 1989-10-06 Toshiba Corp Ｉｃカード
JP2855719B2 (ja) * 1989-03-20 1999-02-10 セイコーエプソン株式会社 半導体装置
US4983820A (en) * 1989-05-15 1991-01-08 Dallas Semiconductor Corporation Interface for receiving electronic tokens
JP2816028B2 (ja) * 1991-02-18 1998-10-27 株式会社東芝 半導体装置の製造方法
US5255430A (en) * 1992-10-08 1993-10-26 Atmel Corporation Method of assembling a module for a smart card
US5831827A (en) * 1994-04-28 1998-11-03 Dallas Semiconductor Corporation Token shaped module for housing an electronic circuit
US5604343A (en) * 1994-05-24 1997-02-18 Dallas Semiconductor Corporation Secure storage of monetary equivalent data systems and processes
JPH08279150A (ja) * 1995-02-09 1996-10-22 Shoei Insatsu Kk 識別カード、この識別カードの製造方法およびこの製造方法に用いる実質的な無配向加熱球晶化ポリエチレンテレフタレート樹脂シート
FR2735256A1 (fr) * 1995-06-09 1996-12-13 Solaic Sa Carte a circuit integre
JPH09144551A (ja) * 1995-11-21 1997-06-03 Sumiyuki Nagata ４サイクルロータリーエンジン
JP3066346B2 (ja) * 1997-07-11 2000-07-17 株式会社平和クリエーション ノベルティカード
DE10003112C1 (de) * 2000-01-13 2001-07-26 Infineon Technologies Ag Chip mit allseitigem Schutz sensitiver Schaltungsteile vor Zugriff durch Nichtberechtigte durch Abschirmanordnungen (Shields) unter Verwendung eines Hilfschips
US20080270037A1 (en) * 2007-04-30 2008-10-30 Masato Nakada System and method for measuring and displaying health information

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5531823U (ja) * 1978-08-19 1980-02-29
JPS56125853A (en) * 1980-03-06 1981-10-02 Nippon Telegr & Teleph Corp <Ntt> Semiconductor circuit device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2945163A (en) * 1955-01-10 1960-07-12 Globe Union Inc Component mounting for printed circuits
US3081525A (en) * 1959-09-03 1963-03-19 Gen Am Transport Methods of making printed electric circuits
US3243498A (en) * 1964-12-24 1966-03-29 Ibm Method for making circuit connections to internal layers of a multilayer circuit card and circuit card produced thereby
US3436810A (en) * 1967-07-17 1969-04-08 Jade Corp Method of packaging integrated circuits
US3792383A (en) * 1971-06-21 1974-02-12 Motorola Inc Hybrid strip transmission line circuitry and method of making same
US3885304A (en) * 1972-03-23 1975-05-27 Bosch Gmbh Robert Electric circuit arrangement and method of making the same
US3777220A (en) * 1972-06-30 1973-12-04 Ibm Circuit panel and method of construction
US3916434A (en) * 1972-11-30 1975-10-28 Power Hybrids Inc Hermetically sealed encapsulation of semiconductor devices
JPS51150068A (en) * 1975-06-19 1976-12-23 Citizen Watch Co Ltd Electronic circuit block
FR2402379A1 (fr) * 1977-08-31 1979-03-30 Cayrol Pierre Henri Perfectionnements apportes aux circuits imprimes
JPS5835367B2 (ja) * 1978-07-18 1983-08-02 ミツミ電機株式会社 回路素子基板及びその製造方法
FR2439438A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Ruban porteur de dispositifs de traitement de signaux electriques, son procede de fabrication et application de ce ruban a un element de traitement de signaux
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
US4396936A (en) * 1980-12-29 1983-08-02 Honeywell Information Systems, Inc. Integrated circuit chip package with improved cooling means
DE3151408C1 (de) * 1981-12-24 1983-06-01 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit einem IC-Baustein

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5531823U (ja) * 1978-08-19 1980-02-29
JPS56125853A (en) * 1980-03-06 1981-10-02 Nippon Telegr & Teleph Corp <Ntt> Semiconductor circuit device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6042741U (ja) * 1983-08-31 1985-03-26 松下電工株式会社 電子部品の実装構造
JPS6073244U (ja) * 1983-10-27 1985-05-23 クラリオン株式会社 Ｉｃの固定装置
JPS6078141U (ja) * 1983-10-31 1985-05-31 松下電工株式会社 電子部品の実装構造
JPS61125689A (ja) * 1984-11-21 1986-06-13 Dainippon Printing Co Ltd Ｉｃカ−ド
JPS61125690A (ja) * 1984-11-21 1986-06-13 Dainippon Printing Co Ltd Ｉｃカ−ド

Also Published As

Publication number Publication date
FR2512990A1 (fr) 1983-03-18
EP0075351A1 (fr) 1983-03-30
US4514785A (en) 1985-04-30
FR2512990B1 (fr) 1987-06-19
CA1188805A (en) 1985-06-11

Similar Documents

Publication Publication Date Title
JPS5856447A (ja) 識別カ−ドおよびその製造方法
US4483067A (en) Method of manufacturing an identification card and an identification manufactured, for example, by this method
US4625102A (en) Memory card manufacturing method and cards thus obtained
US4829666A (en) Method for producing a carrier element for an IC-chip
US3850711A (en) Method of forming printed circuit
JPH0216233B2 (ja)
JPS6358708A (ja) 異方性導電膜
JPS61154938A (ja) Ｉｃカードの製造方法
JPS6153096A (ja) Ｉｃカ−ド
JPH01183196A (ja) 多層印刷配線板装置の製造方法
JPS61284991A (ja) アルミニウム／銅複合箔張基板の回路形成法
JPS6134687A (ja) Ｉｃカ−ド
JPH01183195A (ja) 多層印刷配線板装置の製造方法
JPS6225491A (ja) 印刷配線板の製法
JPS60209886A (ja) Ｉｃカ−ド
JPS6355943A (ja) チツプキヤリア
JPH07164787A (ja) Ｉｃカードの製造方法
JPS60209885A (ja) Ｉｃカ−ド
JPS6394504A (ja) 異方性導電膜
JPH049649Y2 (ja)
JPS5834995A (ja) スルホ−ルプリント配線基板の製造方法
JPS6378595A (ja) 複合式多層プリント板
JPS5852896A (ja) 混成集積回路用基板
JPS6054493A (ja) 多層パタ−ン型プリント基板
JPS6187392A (ja) 可撓性プリント配線板の製造方法