JPS5851469B2 - タイムベ−スエラ−ホセイホウシキ - Google Patents

Description

【発明の詳細な説明】 本発明は、一般的には、可変遅延回路装置、詳細には、
ビデオ信号等の周期的繰返し信号のタイムベースエラー
を補正するための方式に関する。

多くの電気装置に於いて、信号のタイムベースが基準波
のものと一致するように該信号のタイムベースを変化す
ることが所望ないし要求される。

例えば、ビデオ信号の磁気テープ記録の技術に於いて、
再生時に、再生されたビデオ信号が標準基準信号と同期
されるようにタイミングエラーを補正することが必要で
ある。

再生ビデオ波にこの処理を与えるために、多数のタイム
ベースエラー補正方式が開発され、これら全てはタイム
ベースエラーに応じる瞬間遅延量を有したある形式の可
変遅延回路装置を含んでいる。

一つの形式の補正方式は、スイッチング回路装置と組合
さってビデオ信号がスイッチング回路装置の状態に従っ
て種々の遅延路を通して送られつるように働く複数個の
固定遅延線を使用している。

他の従来技術は遅延回路網として接続された集中定数イ
ンダクタと電圧可変コンデンサとを使用する電圧可変遅
延線を使用することを必要とする。

これら方式の例は米国特許第３，３８４，７０７号及び
同第３，２０２，７６９号に見い出される。

画形式のタイムベースエラー補正方式を使用する本発明
は、主に、スイッチング形式の遅延線の改良を意図する
。

特に、本発明の目的は、効率がコスト対遅延補正能力な
いし範囲に関連しているようなビデオタイムベースエラ
ー補正方式に於いて使用するためのより効果的な遅延回
路を与えることにある。

換言すれば、本発明の方式は等価な容量、信頼度及び正
確度を有する他のタイムベース補正器に於けるよりも低
コストでほとんどのビデオテープレコーダ方式に対して
有効な可変遅延範囲を与えることを目的とする。

本発明のタイムベースエラー補正方式あるいは酊変遅延
方式は、それ自体周知である複数の直列接続の固定遅延
線と組合せられた信号検出及びスイッチング回路を使用
する。

この回路は、ビデオ同期波形（ビデオ同期）をそれが遅
延線の入力、出力及び相互接続部に生じる際に標準ある
いは基準同期信号と比較し、ビデオ同期が基準同期に引
続いて最初に生じる遅延点を選択しそれにビデオ信号出
力を与えるように作動する。

本発明によれば、引ｆ明よされた同期の禁止回路が設け
られ、これは、ビデオ信号の遅延量の増大への切換によ
って伸張されたビデオ信号同期波形の先導端による誤差
を回避する。

この特徴により、従来方式に於いて必要とされていたス
イッチング方式の直列接続遅延線の上流の遅延回路の必
要がなくなる。

スイッチング方式の可変遅延路に先行する遅延線あるい
は遅延回路はコストの増大及び装置の複雑さの点で好ま
しくない。

また、本発明によれば、ビデオ信号が系の遅延範囲量を
出た場合に直列路の遅延点の１つを任意に選択しビデオ
出力に接続する回路が設けられている。

これはビデオ同期波形と基準信号との比較の後にどの遅
延点をも選択されない場合を回避する。

本発明は基準タイミング信号と遅延されたビデオ信号に
含まれる同期波形の特別なシーケンスの生起を検出し遅
延線のタップの１つを信号出力に接続するものである。

出力に接続される遅延線のタップとは、遅延されたビデ
オ同期波形が基準タイミング信号の生起の後に最初に生
じるようなタップである。

従来方式のものに於いては、基準タイミング及びビデオ
同期信号間の一致を検出することによって遅延線タップ
を選択していた。

従って従来方式を一致検出技術のものというなら、本発
明方式は信号シーケンス検出技術のものと称することが
できる。

本発明を特徴づけるこのシーケンス検出技術は、使用さ
れる回路装置の作動条件のランダムな変動によって生ぜ
しめられる誤動あるいはエラーを受けに＜＜、正確なタ
イミング関係を検出するための高精度−数構出回路を必
要としない。

典型的な一致検出回路にあっては、信号の存在はそれが
予定のヌレソショルド振中値になることによって検出さ
れる。

信号の振巾の変化あるいは検出回路のスレッショルド・
レベルの変動により、一致条件が生じたりあるいは生じ
なかったりする。

このような変化あるいは変動は、信号源の変化、信号処
理回路のゲイン変動、電源変動、回路要素の特性等の変
化、周囲動作条件の変化、電子回路の性能に影響する因
子等の結果生じる。

しかしながら、本発明方式にあっては、基準タイミング
信号とビデオ同期信号との間の正確な時間間係の検出に
当り従来方式のような上述の変化あるいは変動に左右さ
れない。

本発明では信号の生起のシーケンスは重要であるが、生
起間を隔てる時間量は問題としないため、従来技術のも
ので生じる上述したエラーを考慮する必要はない。

本発明が応用される方式が第１図に示されている。

ここに於いて、タイムベースエラー補正器はビデオテー
プレコーダ（ＶＴＲ）からのビデオ信号を受け、かつ基
準タイミング波形に関連してこの信号のタイミングエラ
ーを検出するようになっている。

ビデオ信号は測定されたタイムベースエラーに応じて選
択的に遅延されかつ出力に補正済信号として出力される
。

第２図は本発明に従って構成されたタイムベースエラー
補正方式を示しており、複数個の固定遅延線兼等花器１
１はＶＴＲからのビデオ信号を受けるようになった入力
ライン１２との直列信号路に接続されている。

ビデオ信号がこの遅延線列を通る際に、種々のタップ即
ち回路点で異なって遅延される。

これらタップの一つは出力に接続する検出回路装置によ
って選択される。

一組の同期パルス発生器１３、シーケンス検出回路１４
、選択許可パルス検出器１６を含む検出回路装置は、ビ
デオ同期波形（この場合水平ライン）の先導端が水平基
準タイミング波形の先導端に引続いて最初に生じるタッ
プを感知するように働く。

この検出に応じて、ビデオスイッチ１７及びスイッチ制
御回路１８の形のスイッチング回路装置は選択された遅
延線のタップを、接続されたビデオ出貨２１に通すため
の出力ライン１９に接続する。

この作動の一例として、ビデオ同期波形が丁度第１の（
左端の）遅延線１１を出るものとしかつこの時に水平基
準信号の先導端は選択許可パルス発生器１６に与えられ
るものとする。

次いで、発生器１６は各シーケンス検出回路１４の入力
の一つに信号を出し、以下に詳述するように、これら回
路がＡＮＤゲート２３を介して与えられる関連した同期
パルス検出器１３からの他入力に応答できるようにする
。

そのわずか後に、第１及び第２の遅延線間のタップ２２
はビデオ同期信号の先導端を受け、そして関連した同期
パルス検出器１３がスイッチング信号を関連した回路１
４（これは次いでスイッチ制御器１８と関連したビデオ
スイッチ１７を作動させる。

）に与えるようにする。ライン１９にタップ２２から接
続されるビデオ信号は一連の出力補正及び処理段を介し
てビデオ出力部２１に与えられる。

本発明の重要な特徴は、検出回路装置が基準及びビデオ
同期の一致を単に検出するものではないということにあ
る。

正確な一致が遅延線のタップの一つに於けるビデオ同期
信号の先導端と基準波形の先導端との間の各時間で生じ
るということはありえない。

従って、本発明は対応する水平基準タイミング信号の先
導端の後で最初に生じるビデオ信号の先導端を検出する
ように働く。

この機能を与えるために、各シーケンス検出回路１４は
、Ｒ−Ｓフリップフロップ２４にＡ、Ｃ、連結されたゲ
ート２０を含んでいる。

作動時に、選択許可パルス発生器１６は水平基準波形の
先導端に応じてライン２６に信号を出し、ゲート２０が
回路１４のＪ入力を介して、ＡＮＤゲート２３を経てタ
ップ２２と関連した同期パルヌ検出器１３に応答できる
ようにする。

ビデオ同期信号の先導端がタップ２２に現われると、Ａ
ＮＤゲート２３は出力信号を回路１４のＪ′大入力出す
ことによって応答する。

前にこのゲート２０に対しては、選択許可パルス発生器
によって Ｊ／大入力ＡＮＤゲ゛−ト２３の出力に応答
できるようにかつそれによってフリップフロップ２４を
セット状態にするように条件ずけられていた。

ゲート２０の出力はフリップフロップ２４のセット入力
（Ｓ）にＡ、Ｃ，連結され、かつ一方回路１４のに入力
はリセット（Ｒ）入力にＡ、Ｃ，連結され、これら入力
が信号転移のある極性に応じるようにされている。

これら条件により、フリップフロップ２４は、ライン２
６が最初に選択許可パルスによって附勢されその後出力
がＡＮＤゲ゛−ト２３から受けられた場合のみ、セット
状態にせしめられることができる。

そのセット状態に於いて、フリップフロップ２４のＱ出
力は高状態であり、かつこの状態でデータ人力りを介し
て関連したスイッチ制御器１８を附勢し、これをセット
状態にし、それによって制御器１８のＱ出力はライン２
７を介してビデオスイッチ１７を閉じる。

フリップフロップ２４はライン２６の選択許可パルスの
尾端によってリセット状態に戻される。

各回路１４へのに入力はフリップフロップ２４にＡ、Ｃ
，連結され、かつ論理転移の特定の極性にのみ応じる。

この場合に、極性転移はライン２６の選択許可パルスの
尾端に関連する。

上述の論理はシーケンス検出回路１４の機能に対し、基
準同期に続く最初のビデオ同期信号が生じる遅延線タッ
プのみを選択するように制限する。

一担このタップの選択がなされると、フリップフロップ
２４の一つのＱ出力は、関連したスイッチ制御器１８を
作動することに加えて、ＯＲゲート２９を介して選択禁
止パルス発生器２８を附勢する。

ゲート２９に対する各入力はフリップフロップ２４の別
々の一つのＱ出力に図示の如く接続される。

パルス発生器２８は線３１に信号を出し、これは、各Ａ
ＮＤゲート２３の入力の一つに与えられ、これらゲート
が次ぎの同期パルス検出信号に応答しないようにする。

従って、一旦行なわれた選択は他のスイッチ制御器１８
の作動を不可能にする。

更にまた、選択禁止パルス発生器２８は各スイッチ制御
器１８のクロック人力Ｃに接続された出力線を有し、こ
のような制御器をデータ人力りでの瞬時論理レベルによ
って表わされた状態にするようになっている。

この場合に、データ入力は関連したフリップフロップ２
４のＱ出力によって附勢される。

従って、ビデオライン間隔の前の測定時にセット状態に
配置されたスイッチ制御器１８はライン３１での禁止パ
ルスの生起によってリセットされる（その時にデータ人
力りが低状態となっている一同−の遅延タップが選択さ
れなかったものとして−０）。

逆に、選択されたスイッチ制御器１８はＤ入力で高論理
信号を受け、その信号の直後には発生器２８からのＣ入
力での信号が続いて、制御器をセットスイッチング状態
にさせる。

関連したビデオスイッチ１７はそれに応じて作動する。

当該回路網の作動状態はビデオ同期波形が出力ライン１
９に生じた時にその先導端に時間シフト歪ないしエラー
を生せしめるということが観察された。

特に、検出回路装置が以前に選択されたタップよりも長
い遅延時間を含むタップを選択するように作動するとし
たら、ビデオ同期波形の先導端はビデオ信号のそれと一
致することになル（後者のものが「上流」のタップに現
われた際に）。

換言すれは、ビデオ同期波形は不適切に引き伸ばされる
。

本発明は、その構成並びに作動の重要な特徴として、出
力同期波形のこの誤り先導端をキャンセルするように働
く引き伸し同期禁止回路３２を設けている。

特に、これは、出力ライン１９でのビデオ信号を、禁止
回路３２のビデオゲート３３を通し、遅延線路への入力
ライン１２及び禁止回路パルス発生器２８からの出力ラ
イン３１に現われる信号のシーケンスに従って禁止回路
のビデオゲート３３を作動することによって達成される
。

ゲート制御回路３４は入力ライン１２でのビデオ同期信
号の先導端に応じ制御回路をセット状態にし次いでゲー
ト３３を作動してビデオ信号を「ゲートオフ」するよう
な、セット入力を有している。

ゲート制御器３４はそれが遅延線タップが選択されてい
たことを示すライン３１上の信号（これは該選択された
タップでのビデオ信号の先導端の生起とほぼ一致する。

）を受けるまでセット状態に留まる。それに応じて、ゲ
ート３４はリセット入力に関連したＯＲゲートを介して
リセット信号を受け、ゲート制御器がリセット状態にな
るようにしビデオゲートを再度「オン」にゲート操作す
る。

制御器３４とゲート３３のこの機能は、遅延線１１の１
つのタップから他の「下流」のタップへスイッチングす
ることによって誤って導入されたビデオ同期波形の該当
部分を効果的にキャンセルする。

禁止パルス発生器２８からのリセット信号を受けないこ
とから生じたゲート制御器３４の所望しない効果を回避
するために、制御回路３４のリセット入力は、線３６を
経た最後の固定遅延線の出力タップのビデオ同期波形に
ＯＲゲートを介して交互に応じる。

この「援助」信号はビデオゲートを「オン」状態にして
ビデオ信号を出力２１に与える禁止解放パルスとして働
く。

本発明の今一つの目的は、ビデオ信号波形が検出兼スイ
ッチング回路網の遅延接続範囲外にある場合に出力ライ
ン１９に接続を行なわせるよう遅延タップの一つを随意
に選択するための回路装置を提供することである。

それによって出力２１でのビデオ信号の損失は完全に回
避され、つまりある信号が仮えそれが不正確に時間決め
されていたとしても出力に好ましく生じるようになる。

この目的のため、個々のスイッチ制御器１８のＱ出力の
それぞれに応じる入力を有するＡＮＤゲート３８を含む
ＡＮＤ論理回路３７が設けられている。

全てのスイッチ制御器１８がオフ状態になっている場合
にはＡＮＤゲート３８は出力信号を出す。

この信号は反転されてＯＲゲート３９を介してスイッチ
制御器１８の一つからの出力線２７に与えられ、それに
よってスイッチ制御器それ自体の状態に無関係に関連し
たビデオスイッチを作動する。

この場合に、ＡＮＤ論理回路３７は遅延線列の入出力間
の半分に置かれた中央タップ４１に関連したビデオスイ
ッチに接続される。

本発明の今一つの特徴はタップ付き遅延線部分の近傍に
ソフトクランプ４６即ち遅い時間応答を有するクランプ
回路を、ビデオ出力の近傍のバードクランプつまり急速
作動クランプ回路と共に使用したことにある。

ビデオ信号方式に関連してソフト及びバードクランプを
それぞれ使用することは、勿論、それ自体公知である。

しかしながら、種々の遅延線路と種々のスイッチング装
置を通るビデオ信号の通路を含む本発明のより好ましい
作動がタップ付き遅延線の前のビデオ信号路内の点にソ
フトクランプを設けると共にビデオ出力にノ＼−ド即ち
急速作動のり、Ｃ，制限を設けることに部分的に依存す
るということを知った。

ソフトクランプは当業者に公知のものとして設計され、
これは複数個の水平ライン周期に渡ってビデオ信号内の
り、 Ｃ，オフセットエラーを減少する。

即ち本発明で意図するように、スロークランプは一つの
水平ライン周期よりも犬なる時定数を有し典型的には平
均り、Ｃ，補正で安定化する前に５〜２０ビデオライン
を要求するものに及ぶ。

これは、平均り、Ｃ，オフセットエラーを減じ、遅延線
及びビデオスイッチを通る理由によって信号内に導入さ
れたり、Ｃ，エラーはバードクランプ４７の補正範囲内
になる。

ソフトクランプ４６によるり、Ｃ，制限の後に、ビデオ
信号は同期波形の負進行を制限する同期波形高さリミツ
ク回路５１、ビデオ波形より同期波形を抽出するための
回路５２、同期波形のための新たな先導端を生じさせる
ため回路５２と直列になった増巾器立ち上り時間発生器
５３及び再生された同期波形を回路５１から受けられた
同期波形の高さが制限されたビデオ信号に加えるための
回路５４を経て送られる。

同期再生の後、ビデオ信号は固定遅延線１１によって与
えられるタイムベース補正の第１段を通して送られる。

この補正操作に続き引き伸し同期禁止回路３２を通った
後に、ビデオ信号はタップ付き遅延線５６の第２の段を
通る。

この遅延線５６は本実施例では遅延線１１と上述の関連
スイッチング回路装置と必然的に等価である。

本発明実施例に於いて、タップ付き遅延線１１の第１の
段は固定遅延線１１の値が第２の段５６内に含まれる各
遅延線よりも長いという点で非常に荒いタイムベースエ
ラー補正を与える。

第２の段の比較的小さな値の固定遅延線の前に、第１の
組の比較的長い値の遅延線を使用することによって、遅
延単位当りの効果的な補正範囲のコストを得ることがで
きる。

第２の補正段の後に、上述の／Ｓ−ドクランプ４７は各
水平ライン周期を所望のり、Ｃ，レベルにクランプつま
りり、Ｃ，制限するように働く。

ここで使用される、「バードクランプ」は各ビデオ周期
（ここでは水平ライン）を所望のり、Ｃ，レベルまでに
補正ないし制限するクランプ回路の能力に及ぶ。

この高速応答クランピングは各水平ラインのビデオ同期
ティップ時になされる。

これは、本発明の実質的操作に実質的に寄与すると信ぜ
られる、出力でのバードクランプの前にビデオスイッチ
への入力でのソフトクランプの組合せにより得られる。

本発明に使用されるバードクランプ回路４７の特殊な構
成にある。

公知のバードクランプ回路はビデオ信号路内で直接に再
生容量素子を使用しビデオ信号内に「傾き」を与えかつ
ビデオ信号路と分岐関係の高速作動スイッチングを用い
ビデオ信号内に情報を損なわせる有害なスパイク効果を
与えるため部分的に不適であると知った。

これに対して、第３及び第４図に示される本発明のノ＼
−ドクランプはクランピング回路装置をビデオ信号路か
ら絶縁するといった利点を有している。

第３及び４図に於いて、タップ付き遅延線５６の第２の
段の出力から第２図に示されるような補正の最後の段の
入力に伸びるビデオ路６１はクランピング回路装置６３
に接続されたクランピング点ないし回路点６２を設けて
いる。

以下に詳記するように、ビデオ信号路６１は何らのりア
クタンス性の要素を通らずかつ回路点６２に直接連通し
た何らのスイッチング素子も設けていない。

この特殊のクランピング回路の他の特徴は極めて高速応
答で水平ブランキング間隔の同期ティップ時に各ビデオ
ラインをクランプするに充分な程速く働く。

第３及び４図の回路は次の通り作動する。

比較器６４は一つの入力で回路点６２のビデオライン電
圧に応じ、かつ他の入力でクランプ基準電圧に応じる。

比較器６４の出力は、測定モード時の回路点６２でのビ
デオ信号がクランプ基準信号より大あるは小であるかに
より２つの分離した値の一方（高又は低論理状態）をと
る。

同期ストリッパ５０によってビデオ同期から与えられる
同期入力信号によって作動化される制御論理回路６５は
比較器６４の出力に応じかつその論理状態により正の定
電流源６６か負の定電流源６７の一方を附勢する。

保持コンデンサ６８はバッファ即ちオペアンプ６９と共
にコンデンサ６８の電荷量に比例した回路点６２での増
大するか又は減少する電圧を生じさせそれによってビデ
オ信号レベルに適切なＤ、Ｃ，オフセットを加えるか減
じるように働く。

抵抗７１はバッファ６９の低インピーダンス出力を回路
点６２から独立させるように働く。

比較器６４への入力はインピーダンスであり、従って、
回路点６２は回路６４の両端でその内部スイッチング操
作から絶縁される。

作動シーケンスの例として、クランピング点６２でのビ
デオ同期ティップがクランプ基準以下であるとしたら、
比較器６４と制御論理６５とは正の電流源６６を附勢す
るように働き、次いで定常電流がコンデンサ６８に与え
られて回路点６２での電圧を急上昇させる。

クランピング回路点６２での電圧がクランプ基準レベル
と交差すると、比較器の出力の論理状態は変じ論理回路
６５を制御して正の電流源６６をオフにし回路点６２を
補正したり、Ｃ，電圧にする。

一般的に、クランプ基準以上の回路点６２でのビデオ同
期ティップに応じる回路の作動は次の例外を除き同様で
ある。

制御論理６５は特定の方向のクランプ基準レベルと交差
する回路点６２での電圧に応じてのみ両電流源をオフに
するように働く。

制御論理６４のこの単一方向応答の目的及び作動は第４
図の回路に関連して詳記される。

補正り、Ｃ，電圧の全調査シーケンスは水平同期ティッ
プの時間巾内で生じる。

−担正しいオフセットになると、それは次ぎのビデオラ
インの期間コンデンサ６８に保持、記憶される。

第３図のハードクランプ４７の構成及び作動は、オフセ
ットエラーの補正がコンデンサ６８の可変の電荷量を除
き分離した電流及び電圧レベルで行なわれるといった、
デジタルつまり分離レベル論理に基いている。

この作動原理は回路の極めて信頼性ありかつ高速作動の
機能を与える。

更にまた、アナログ制御と異なりデジタル制御を使用す
ることにより回路網のコストをかなり減じさせる。

第４図に於いて、比較器６４は、一実施例として出力Ｔ
６を有するＴ Ｔ Ｌ （ＴｒａｎｓｉｓｔｏｒＴｒａ
ｎｓｉｓｔｏｒ Ｌｏｇｉｃ）論理装置によって形成さ
れ、その出カフ６は入力変換器段７７を介して制御論理
６５に接続されている。

段７７は当実施例に於いてライン７６のＴＴＬ論理をＭ
ＥＣＬ論理に変換するように働＜ ＭＥＣＬ （Ｍｏ
ｔｏｒ ｏ ｌ ａＥｍｉｔｔｅｒ Ｃｏｎｐｌｅｄ
Ｌｏｇｉｃ ）からなる。

ＭＥＣＬ変換５７７の出力はラインＴ８及び７９に相補
状態の別々の信号を出す。

これらライン７８゜７９は図示のように正及び負の電流
源６６及び６７を作動させる一対のＡＮＤゲート８１及
び８２に連結される。

ＡＮＤゲート８３は出力線７８に直接接続された入力と
ＲＣ遅延回路網を介して出力線７９に接続された第２の
入力を有している。

出力線７９はＲＳフリップフロップ８４を介してＡＮＤ
ゲート８１及び８２を無能化しこのようにして比較器６
４の出力の論理状態の特定の転移に応じて両電流源をオ
フにするように働く。

特に、制御論理６５は、クランプ点６２のり、Ｃ。

電圧が以下から以上へ（又は低から高へ）所望の又はク
ランプ基準電圧と交差する時のみ両電流源をオフにする
ように働く。

この機能は、加えられたり、Ｃ，補正の極性による以上
又は以下とは異なり基準レベルよりわずか以上で回路点
６２での最終電圧補正を常に与えこのようにしてクラン
ピンダレベルにより大きなライン対ライン正確さを与え
るといった重要な利点を有している。

従って、同期入力が制御論理６５によって受けられかつ
変換器８６によってＭＥＣＬ論理に変換される際に回路
点６２での同期ティップが基準以上であると想定すれば
、ＡＮＤゲート８７からの出力はフリップフロップ８４
をセットし、次いでこのフリップフロップのＱ出力から
の１対のＡＮＤゲート８１及び８２を活性化つまりオン
にする。

比較器６４の論理状態により、出力ライン７８及び７９
はＡＮＤゲート８１及び８２の一方を活性化して電流源
６６及び６７の適切な一方をオンにすることになろう。

ビデオ信号が初期にクランプ基準以上であると想定すれ
ば、比較器６４と制御論理６５は電流源６７をオンにし
回路点６２での電圧を引き下げるように働く。

従って、同期ティップ時の回路点６２でのビデオ電圧は
高から低方向の基準電圧と交差し、比較器６４の状態を
変化させ、これにより相補出力ライン７８及び７９の論
理状態をスイッチする。

このスイッチの後、ＡＮＤゲート８２は負の電流源６７
をオフにし、ＡＮＤゲート８１は正の電流源をオンにす
る。

保持コンデンサ６８の電圧は、クランプ基準が再度交差
するまで（本実施例に於いて低から高方向であるけれど
も）回路点６２での電圧レベルを上昇することによって
応答する。

出力ライン７８及び７９は再度論理状態を変じ、ＡＮＤ
ゲート８３への入力の一方でのＲＣ遅延回路網８９は上
記入力での前の電圧状態を保持し、かつその時のゲート
８３は仕入力での変化した電圧状態に応じフリップフロ
ップ８４をリセットする出力信号を出す。

従って、フリップフロップ８４は、ＡＮＤゲート８１及
び８２がフリップフロップ装置のＱ出力によって無能化
される元の状態に戻される。

上述の作動シーケンスは水平ブランキング波形の同期テ
ィップ内で全部が行なわれる。

変換器８６とＡＮＤゲート８７間に接続された図示のＲ
Ｃ回路網はビデオ同期信号の失導端のみがフリップフロ
ップ８４をセットするように選択的応答を与える。

ハードクランプ４７によるり、Ｃ，制限に続いて、第２
図に示されるようなバーニア補正器９１は最終タイムベ
ースエラー補償を与える。

好ましくは補正器９１は水平基準及びカラ一方式にあっ
てはカラーサブキャリア基準に応じる電圧呵変遅延線（
単数又は複数）である。

このようなタイムベースエラー補正器は米国特許第３．
２１３，１９２号に開示されている。

最終段の回路９２はビデオ信号を処理し、つまり新たな
同期信号を再生ないし加え、かつこれは商業技術で公知
の構造のものからなる。

【図面の簡単な説明】

第１図はタイムベースエラー補正方式を一般的に示すブ
ロック図、第２図は本発明に従って構成されたタイムベ
ースエラー補正方式のブロック図、第３図は本発明に従
って構成されかつ第２図の方式に使用されるクランピン
グ回路を示すブロック図、第４図は第３図のクランプ回
路の詳細回路図である。 １３は同期パルス検出器、１４はシーケンヌ検出回路、
１６は選択許可パルス発生器。

Claims (1)

1. 【特許請求の範囲】 １ ビデオ信号を受けかつ逐次的に遅延するための複数
   の直列に接続した遅延線と基準タイミング信号及び該遅
   延線のタップに逐次的に生じるビデオ信号の同期成分を
   時間的に比較するための該遅延線のそれぞれのタップに
   接続した検出回路と、前記の時間的に比較した結果に基
   いて前記複数のタップのうちの１つを選択してビデオ出
   力回路に接続するためのスイッチング手段とからなるビ
   デオ信号のためのタイムベースエラー補正方式に於いて
   、上記検出回路のそれぞれは、上記基準タイミング信号
   および上記タップの１つ１つに逐次的に遅延されて生じ
   る同期成分を受け、その結果上記基準タイミング信号に
   生じる転移に続いて最初に転移が生じる同期成分を受け
   た検出回路のみが動作し、この動作によって前記最初の
   転移が生じる同期成分を有するタップを選択して上記ビ
   デオ出力回路に接続するようにそれぞれのタップと関連
   したスイッチング手段を制御することを特徴とするタイ
   ムベースエラー補正方式。 ２、特許請求の範囲第１項のタイムベースエラー補正方
   式に於いて、上記スイッチング手段と上記ビデオ出力と
   の間に設けられたビデオ信号ゲート手段及び上記遅延線
   への入力と上記検出回路とに接続された制御回路手段と
   を具備し、この制御回路手段は上記遅延手段への入力で
   の上記同期成分の先導端に応じて上記ビデオ信号ゲート
   手段をオフ状態にし、かつ上記基準信号に後続する上記
   最初に生起する同期成分の検出に応じて上記ビデオ信号
   ゲート手段をオン状態にし、それにより同期成分の伸長
   せしめられた先導端をキャンセルすることを特徴とする
   タイムベースエラー補正方式。