JPS584491B2 - 半導体アナログスイツチ - Google Patents
半導体アナログスイツチInfo
- Publication number
- JPS584491B2 JPS584491B2 JP13669078A JP13669078A JPS584491B2 JP S584491 B2 JPS584491 B2 JP S584491B2 JP 13669078 A JP13669078 A JP 13669078A JP 13669078 A JP13669078 A JP 13669078A JP S584491 B2 JPS584491 B2 JP S584491B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- switch
- gate
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は半導体アナログスイッチの持つオフセット電圧
を補正し、微小信号にも使用できる高精度アナログスイ
ツチに関するものである。
を補正し、微小信号にも使用できる高精度アナログスイ
ツチに関するものである。
従来この種の装置としてはジャンクションＦＥＴ（電界
効果トランジスタ）やＭＯＳ−ＦＥＴ（金属酸化膜電界
効果トランジスタ）が単独で使用されていた。
効果トランジスタ）やＭＯＳ−ＦＥＴ（金属酸化膜電界
効果トランジスタ）が単独で使用されていた。
しかしゲート、ソース間の容量を通してスイッチ駆動用
信号がゲートからソースにもれオフセット電圧となり、
この値は、ゲート・ソース間容量を０．０３ｐＦ、出力
側の負荷容量を３０ｐＦとすると、おおよそ１２ｍＶと
なり、微小なアナログ信号を扱う回路では誤差を生ずる
原因となる。
信号がゲートからソースにもれオフセット電圧となり、
この値は、ゲート・ソース間容量を０．０３ｐＦ、出力
側の負荷容量を３０ｐＦとすると、おおよそ１２ｍＶと
なり、微小なアナログ信号を扱う回路では誤差を生ずる
原因となる。
そこで上記オフセット電圧を補正するためにＣＭＯＳ構
成によるスイッチ及び２個のＮＭＯＳ構成によるスイッ
チが考案されていた。
成によるスイッチ及び２個のＮＭＯＳ構成によるスイッ
チが考案されていた。
先先ず第１図によりＣＭＯＳ構成による従来のオフセッ
ト補正スイッチを説明する。
ト補正スイッチを説明する。
第１図において、１１はＰＭＯＳ−ＦＥＴ、１２はＮＭ
ＯＳ−ＦＥＴで、両者は相補形となっている。
ＯＳ−ＦＥＴで、両者は相補形となっている。
１はドレイン、２はソース、３及び４はゲートである。
第１図の回路においては入力電圧による基板効果の影響
が少なく、出力の応答は速いが、ＰＭＯＳとＮＭＯＳの
スレツショルド電圧の差やゲート重なり容量の電圧依存
性によりクロツクずれに対してオフセット電圧を生ずる
。
が少なく、出力の応答は速いが、ＰＭＯＳとＮＭＯＳの
スレツショルド電圧の差やゲート重なり容量の電圧依存
性によりクロツクずれに対してオフセット電圧を生ずる
。
第２図でＸ軸はクロツク信号φ，φのずれ即ちφ，φを
ｎｓの単位で示しており、Ｙ軸は ＣＭＯＳアナログ・スイッチ・オフセット電圧単体ＮＭ
ＯＳスイッチ・オフセット電圧 を示している。
ｎｓの単位で示しており、Ｙ軸は ＣＭＯＳアナログ・スイッチ・オフセット電圧単体ＮＭ
ＯＳスイッチ・オフセット電圧 を示している。
第２図からわかるようにＣＭＯＳアナログ・スイッチ・
オフセット電圧が零になる点があるが、この点の位置は
スイッチの大きさや負荷の大きさによって変わるので、
一つ一つのスイッチに対してクロツク信号用ドライバー
を改めて設計しなければならない欠点があり、かつ、上
記のオフセット電圧零の点はＰＭＯＳ−ＦＥＴとＮＭＯ
Ｓ−ＦＥＴの素子値のばらつきに強く依存するという欠
点をもつ。
オフセット電圧が零になる点があるが、この点の位置は
スイッチの大きさや負荷の大きさによって変わるので、
一つ一つのスイッチに対してクロツク信号用ドライバー
を改めて設計しなければならない欠点があり、かつ、上
記のオフセット電圧零の点はＰＭＯＳ−ＦＥＴとＮＭＯ
Ｓ−ＦＥＴの素子値のばらつきに強く依存するという欠
点をもつ。
次に、２個のＮＭＯＳ構成によるスイッチについて説明
する。
する。
このスイッチは第３図に示すように単体ＭＯＳスイッチ
の逆相の駆動クロツクを印加できるようにした回路によ
るもので、図において１１′及び２２はＮＭＯＳ−ＦＥ
Ｔで、第１図の符号と同じ符号は同様の対象を示す。
の逆相の駆動クロツクを印加できるようにした回路によ
るもので、図において１１′及び２２はＮＭＯＳ−ＦＥ
Ｔで、第１図の符号と同じ符号は同様の対象を示す。
ＭＯＳ−ＦＥＴ２２のチャンネル幅をＭＯＳ−ＦＥＴ１
１′の１／２のチャンネル幅にする。
１′の１／２のチャンネル幅にする。
ＭＯＳ−ＦＥＴ２２のソースとドレインは接続してある
。
。
上記の回路は第１図の回路のようにスレツショルド電圧
のちがいによるオフセット電圧が生じないので、クロツ
ク信号φ，φが丁度逆相の信号であるときはオフセット
電圧は小さくなるが、クロツク信号φ，φがずれたとき
は、オフセット電圧を補正できなくなる。
のちがいによるオフセット電圧が生じないので、クロツ
ク信号φ，φが丁度逆相の信号であるときはオフセット
電圧は小さくなるが、クロツク信号φ，φがずれたとき
は、オフセット電圧を補正できなくなる。
実際上、クロツク信号を丁度逆相にすることは困難であ
り、かつ第１図の回路に比して基板効果の影響が大きく
、出力の応答がおそい欠点をもつ。
り、かつ第１図の回路に比して基板効果の影響が大きく
、出力の応答がおそい欠点をもつ。
第３図ではＮＭＯＳ−ＦＥＴについて説明したがＰＭＯ
Ｓ−ＦＥＴについても同様である。
Ｓ−ＦＥＴについても同様である。
本発明は従来ＣＭＯＳアナログスイッチの後にオフセッ
ト補正回路としてソースとドレインを接続したＮＭＯＳ
，ＰＭＯＳの素子を付加することにより、ドライバーの
夕ロック信号のずれに合せて、スイッチのオフセットを
補正し高精度な半導体アナログスイッチを得ることを目
的とする。
ト補正回路としてソースとドレインを接続したＮＭＯＳ
，ＰＭＯＳの素子を付加することにより、ドライバーの
夕ロック信号のずれに合せて、スイッチのオフセットを
補正し高精度な半導体アナログスイッチを得ることを目
的とする。
以下に図面を参照して本発明を詳細に説明する。
第４図は本発明の一実施例を示す。
ここで、１１，１２は第１図に示したと同様なＣＭＯＳ
一ＦＥＴによるスイッチであり、３１，３２はオフセッ
ト補正回路を構成するＦＥＴで、上記ＣＭＯＳスイッチ
に付け加えられたものである。
一ＦＥＴによるスイッチであり、３１，３２はオフセッ
ト補正回路を構成するＦＥＴで、上記ＣＭＯＳスイッチ
に付け加えられたものである。
ＣＭＯＳ回路１１，１２にクロツク信号φ，φがずれて
入ると、既に第１図の回路で説明した如く、ＰＭＯＳ−
ＦＥＴ，ＮＭＯＳ−ＦＥＴのスレツショルド電圧の差や
ゲート重さなり容量の電圧依存性により、出力にチャー
ジトランスファーによるオフセット電圧を生ずるが、こ
のオフセット電圧はクロックのずれの度合、スイッチの
大きさ、負荷の大きさによって異ってくる。
入ると、既に第１図の回路で説明した如く、ＰＭＯＳ−
ＦＥＴ，ＮＭＯＳ−ＦＥＴのスレツショルド電圧の差や
ゲート重さなり容量の電圧依存性により、出力にチャー
ジトランスファーによるオフセット電圧を生ずるが、こ
のオフセット電圧はクロックのずれの度合、スイッチの
大きさ、負荷の大きさによって異ってくる。
そこで本発明のアナログスイッチにおいては、クロツク
のずれを一定にした時にスイッチの大きさ、負荷の大き
さにかかわらずオフセット電圧を零にするようなオフセ
ット補正回路（ＦＥＴ３１，３２による回路）を付設す
る。
のずれを一定にした時にスイッチの大きさ、負荷の大き
さにかかわらずオフセット電圧を零にするようなオフセ
ット補正回路（ＦＥＴ３１，３２による回路）を付設す
る。
ＦＥＴ３１，３２による回路は、ＦＥＴ１１，１２によ
る回路とクロツクが逆相に入っているので、ＦＥＴ３１
，３２による回路のゲート重さなり容量によりＦＥＴ１
１，１２による回路のアナログスイッチのオフセット電
圧とは逆方向の電圧をソース、ドレインに生ずる。
る回路とクロツクが逆相に入っているので、ＦＥＴ３１
，３２による回路のゲート重さなり容量によりＦＥＴ１
１，１２による回路のアナログスイッチのオフセット電
圧とは逆方向の電圧をソース、ドレインに生ずる。
これはクロツクのすれとは無関係で一定であるため第２
図のグラフをＹ方向に移動させる。
図のグラフをＹ方向に移動させる。
ここでクロツクのずれが一定であればオフセット電圧を
零にするために必要なオフセット補正電圧が定まる。
零にするために必要なオフセット補正電圧が定まる。
このオフセット補正電圧はオフセット補正回路用ＦＥＴ
３１，３２のチャネル幅で定まる。
３１，３２のチャネル幅で定まる。
クロツクすれかないときはＦＥＴ３１，３２のチャネル
幅はＦＥＴ１１，１２のチャネル幅の１／２である。
幅はＦＥＴ１１，１２のチャネル幅の１／２である。
このときＦＥＴ１１，１２による回路のオフセット電圧
を零にするクロック信号のずれを知れば、クロツクのず
れの度合とオフセット補正回路用ＦＥＴ３１，３２のチ
ャネル幅との関係がわかる。
を零にするクロック信号のずれを知れば、クロツクのず
れの度合とオフセット補正回路用ＦＥＴ３１，３２のチ
ャネル幅との関係がわかる。
その一例を第５図に示す。第５図はオフセット補正回路
の特性を示すグラフで、Ｘ軸に 「補正ＭＯＳ−ＦＥＴのチャンネル幅 スイッチＭＯＳ−ＦＥＴのチャンネル幅」をとり、Ｙ軸
には 「オフセット補正アナログスイッチにおけるオフセット
を零にする点」 をとっている。
の特性を示すグラフで、Ｘ軸に 「補正ＭＯＳ−ＦＥＴのチャンネル幅 スイッチＭＯＳ−ＦＥＴのチャンネル幅」をとり、Ｙ軸
には 「オフセット補正アナログスイッチにおけるオフセット
を零にする点」 をとっている。
これにより、今まで不可能であったスイッチドライバー
のクロツクのずれに対応してアナログスイッチのオフセ
ット電圧を零に設計することが可能になった。
のクロツクのずれに対応してアナログスイッチのオフセ
ット電圧を零に設計することが可能になった。
また第２図でわかるように、クロツク信号φ，φのすれ
によるオフセット電圧の変化の少ないところを利用して
スイッチドライバーのクロックずれに対して余裕を持た
せることができる。
によるオフセット電圧の変化の少ないところを利用して
スイッチドライバーのクロックずれに対して余裕を持た
せることができる。
以上のようにオフセット電圧を小さくできるため、微小
入力に対して精度の高いアナログスイッチが得られる。
入力に対して精度の高いアナログスイッチが得られる。
ここではＭＯＳ−ＦＥＴについて述べてきたが、ジャン
クションＦＥＴに対しても同様の効果が得られることは
明らかである。
クションＦＥＴに対しても同様の効果が得られることは
明らかである。
以上説明したように、本発明によればオフセット電圧を
小さくできるので、微小入力に対して出力の相対誤差を
小さくできる利点がある。
小さくできるので、微小入力に対して出力の相対誤差を
小さくできる利点がある。
また、これによりスイッチの出力は増幅しても誤差は小
さく、差動増幅器のオフセット補正やサンプルホールド
回路に使用すれば有効である。
さく、差動増幅器のオフセット補正やサンプルホールド
回路に使用すれば有効である。
また、微小信号のオン、オフや雑音余裕を大きくするこ
とにも使用できる。
とにも使用できる。
第１図は従来のＣＭＯＳ構成によるオフセット補正スイ
ッチ回路図、第２図はＣＭＯＳアナログスイッチ（ＣＭ
ＯＳ構成によるオフセッ イッチ）におけるクロックのすれとオフセント電圧の関
係を示すグラフ、第３図は従来のオフセツ“一ト補正ス
イッチの回路図、第４図は本発明によるオフセット補正
スイッチの回路図、及び第５図はオフセット補正回路の
ＭＯＳ−ＦＥＴのチャネル幅とクロックのずれとの関係
を示すグラフである。 １・・・・・・入力端子、２・・・・・・出力端子、３
・・・・・・駆動用信号端子、４・・・・・・３と逆相
の駆動用信号端子、１１・・・・・・ＰＭＯＳ−ＦＥＴ
，１１′，１２・・・・・・ＮＭＯＳ−ＦＥＴ，２２・
・・・・・オフセット電圧補正用ＮＭＯｓ−ＦＥＴ，３
１・・・・・・オフセット電圧補正用ＰＭＯＳ−ＦＥＴ
１３２・・・・・・オフセット電圧補正用ＮＭＯＳ−Ｆ
ＥＴ。
ッチ回路図、第２図はＣＭＯＳアナログスイッチ（ＣＭ
ＯＳ構成によるオフセッ イッチ）におけるクロックのすれとオフセント電圧の関
係を示すグラフ、第３図は従来のオフセツ“一ト補正ス
イッチの回路図、第４図は本発明によるオフセット補正
スイッチの回路図、及び第５図はオフセット補正回路の
ＭＯＳ−ＦＥＴのチャネル幅とクロックのずれとの関係
を示すグラフである。 １・・・・・・入力端子、２・・・・・・出力端子、３
・・・・・・駆動用信号端子、４・・・・・・３と逆相
の駆動用信号端子、１１・・・・・・ＰＭＯＳ−ＦＥＴ
，１１′，１２・・・・・・ＮＭＯＳ−ＦＥＴ，２２・
・・・・・オフセット電圧補正用ＮＭＯｓ−ＦＥＴ，３
１・・・・・・オフセット電圧補正用ＰＭＯＳ−ＦＥＴ
１３２・・・・・・オフセット電圧補正用ＮＭＯＳ−Ｆ
ＥＴ。
Claims (1)
- １ 第一の電界効果トランジスタのドレインと該第一の
電界効果トランジスタと相補形の第二の電界効果トラン
ジスタのドレインを結合して入力端子となし、前記第一
および第二の電界効果トランジスタのソースを互いに結
合して出力端子となし、前記第一の電界効果トランジス
タと同種の第三の電界効果トランジスタのソースとドレ
インヲ前記出力端子に結合し、前記第二の電界効果トラ
ンジスタと同種の第四の電界効果トランジスタのソース
とドレインを前記出力端子に結合し、前記第一の電界効
果トランジスタのゲートと前記第四の電界効果トランジ
スタのゲートとを結合し、前記第二の電界効果トランジ
スタのゲートと前記第三の電界効果トランジスタのゲー
トとを結合し、前記第二の電界効果トランジスタのゲー
トト前記第二の電界効果トランジスタのゲートの各各に
より二つの駆動入力信号端子を形成したことを特徴とす
る半導体アナログスイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13669078A JPS584491B2 (ja) | 1978-11-08 | 1978-11-08 | 半導体アナログスイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13669078A JPS584491B2 (ja) | 1978-11-08 | 1978-11-08 | 半導体アナログスイツチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5564437A JPS5564437A (en) | 1980-05-15 |
| JPS584491B2 true JPS584491B2 (ja) | 1983-01-26 |
Family
ID=15181186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13669078A Expired JPS584491B2 (ja) | 1978-11-08 | 1978-11-08 | 半導体アナログスイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584491B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4467227A (en) * | 1981-10-29 | 1984-08-21 | Hughes Aircraft Company | Channel charge compensation switch with first order process independence |
| JPS5894232A (ja) * | 1981-11-30 | 1983-06-04 | Toshiba Corp | 半導体アナログスイッチ回路 |
| JPS5899033A (ja) * | 1981-12-09 | 1983-06-13 | Nec Corp | 集積回路装置 |
| JPS58107723A (ja) * | 1981-12-22 | 1983-06-27 | Nec Corp | 半導体装置 |
| JPS5954258A (ja) * | 1982-09-21 | 1984-03-29 | Matsushita Electronics Corp | 半導体電子スイツチ |
| GB2170954B (en) * | 1985-02-13 | 1988-09-07 | Rca Corp | Transmission gates with compensation |
| JP2642465B2 (ja) * | 1989-01-17 | 1997-08-20 | 株式会社東芝 | アナログ信号入力回路 |
| JP3156194B2 (ja) * | 1995-05-31 | 2001-04-16 | モトローラ株式会社 | アナログスイッチ用オフセットキャンセル回路 |
| JP3959886B2 (ja) | 1999-03-24 | 2007-08-15 | 松下電工株式会社 | 照明器具 |
| JP2012175441A (ja) | 2011-02-22 | 2012-09-10 | Elpida Memory Inc | 半導体装置 |
-
1978
- 1978-11-08 JP JP13669078A patent/JPS584491B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5564437A (en) | 1980-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4075509A (en) | Cmos comparator circuit and method of manufacture | |
| JPS5894232A (ja) | 半導体アナログスイッチ回路 | |
| JPS584491B2 (ja) | 半導体アナログスイツチ | |
| JP3320445B2 (ja) | 電流メモリセル | |
| JPH0679262B2 (ja) | 参照電圧回路 | |
| JPH02142214A (ja) | オフセット電圧を補償したラッチングコンパレータ | |
| JP2591066B2 (ja) | アナログスイッチ回路 | |
| JPS6119134B2 (ja) | ||
| JPH04127467A (ja) | 半導体集積回路装置 | |
| JP2591981B2 (ja) | アナログ電圧比較器 | |
| JPH09130164A (ja) | Ｍｏｓ基準抵抗器を備えた電圧／電流コンバータ | |
| US20200266781A1 (en) | Amplifier circuit, corresponding system, vehicle and method | |
| JPH0423447B2 (ja) | ||
| JP3158000B2 (ja) | バイアス回路 | |
| JP2679450B2 (ja) | 半導体装置 | |
| JPH0582741A (ja) | Ｍｏｓキヤパシタ | |
| JP2001144557A (ja) | 差動増幅回路および高温用増幅回路 | |
| JP2571102Y2 (ja) | 半導体集積回路 | |
| JPH0618305B2 (ja) | 演算増幅回路 | |
| JP2637791B2 (ja) | ブログラマブル基準電圧発生器 | |
| JPS61148906A (ja) | Ｍｏｓ増幅出力回路 | |
| JPH03117113A (ja) | 半導体集積回路装置 | |
| JP3251097B2 (ja) | コンパレータ | |
| JPH0344692B2 (ja) | ||
| JPS62272605A (ja) | Ｍｏｓ増幅回路 |