JPS5838815B2 - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPS5838815B2
JPS5838815B2 JP53064600A JP6460078A JPS5838815B2 JP S5838815 B2 JPS5838815 B2 JP S5838815B2 JP 53064600 A JP53064600 A JP 53064600A JP 6460078 A JP6460078 A JP 6460078A JP S5838815 B2 JPS5838815 B2 JP S5838815B2
Authority
JP
Japan
Prior art keywords
information
registers
storage device
main
retrieval program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53064600A
Other languages
English (en)
Other versions
JPS54155735A (en
Inventor
英一 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP53064600A priority Critical patent/JPS5838815B2/ja
Publication of JPS54155735A publication Critical patent/JPS54155735A/ja
Publication of JPS5838815B2 publication Critical patent/JPS5838815B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

【発明の詳細な説明】 本発明は情報処理装置に関し、詳しくは、主記憶装置の
情報やレジスタ類の情報を補助記憶装置に取り出す処理
機能の改良に関するものである。
周知のように、情報処理装置ではプログラムをデバグす
るとき、プログラムの処理の途中経過を知るために処理
の途中で情報処理装置の動作を止め、情報処理装置の内
部情報を外部記憶媒体(例えばラインプリンタ)に取り
出すことが行なわれる。
この情報処理装置の内部情報を外部記憶媒体へ取り出す
動作は、現在、一般には命令で組まれた情報取り出しプ
ログラムを実行することにより行なわれている。
この情報取り出しプログラムはあらかじめ補助記憶媒体
に格納されており、情報取り出し動作に先立ち、補助記
憶媒体から主記憶装置へ転送される。
ところが、情報取り出しプログラムは動作を開始すると
、取り出そうとしていた情報処理装置の情報の一部を壊
してしまう。
このため、情報取り出しプログラムを実行することによ
り壊される情報処理装置の情報は、情報取り出しプログ
ラムを実行する前に主記憶装置の空き領域へ退避してお
くことが必要である。
しかし、従来は情報取り出しプログラムを実行すること
により壊される情報を主記憶装置の空き領域へ退避する
動作は、情報処理装置の操作盤からの手操作を伴なって
行なわれており、手間のか\るものであった。
また、情報取り出しプログラムおよび情報取り出しプロ
グラムを実行することにより壊される情報を主記憶装置
に格納するため、主記憶装置の情報の一部が壊されると
いう欠点があった。
本発明の目的は前記の如き従来の問題点を除去すること
にあり、情報取り出しプログラムを実行することにより
壊される情報を記憶媒体へ退避する動作が手操作を伴な
わずに行なえ、かつ情報取り出しプログラムの実行は主
記憶装置のいかなる領域の情報をも壊すことなく行なえ
る情報処理装置を提供することにある。
上記の目的を達成するため、本発明においては、情報取
り出しプログラムはマイクロプログラムで組み、この情
報取り出しプログラムの動作により主記憶装置の情報や
レジスタ類の情報を補助記憶媒体に取り出す。
すなわち、前記情報取り出しプログラムは、まず情報取
り出しプログラムを実行することにより壊される情報を
ローカル記憶レジスタに退避しておき、主記憶装置の情
報を補助記憶媒体に取り出した後、ローカル記憶レジス
タに退避してあったレジスタ類の情報を主記憶装置へ移
し、補助記憶媒体へ取り出す。
次に、本発明の一実施例につき図面を用いて詳細に説明
する。
図は本発明にか\る情報処理装置の一実施例のブロック
図である。
図において、制御記憶装置7、レジスタ類8、レジスタ
類12、ローカル記憶レジスタ9、主記憶装置書き込み
データレジスタ10、主記憶装置読み出しデータレジス
タ11および制御回路13の構成要素を有する演算処理
装置1はインタフェース制御装置4、チャネル3おび主
記憶装置2と接続される。
ローカル記憶レジスタ9はレジスタ類8の出力側、主記
憶装置読み出しデータレジスタ11の出力側および主記
憶装置書き込みデータレジスタ10の入力側と接続され
る。
主記憶装置読み出しデータレジスタ11の出力側はレジ
スタ類8の入力側およびレジスタ類12の入力側にも接
続される。
レジスタ類12の出力側は主記憶装置書き込みデータレ
ジスタ10の入力側に接続される。
レジスタ類8の出力側は主記憶装置書き込みデータレジ
スタ10の入力側とも接続される。
主記憶装置2は主記憶装置書き込みデータレジスタ10
の出力側、主記憶装置読み出しデータレジスタ11の入
力側およびチャネル3と接続される。
チャネル3は演算処理装置1の制御回路13およびイン
タフェース制御装置4とも接続される。
インタフェース制御装置4は制御記憶装置7および補助
記憶装置5とも接続される。
補助記憶装置5には補助記憶媒体6があり、該記憶媒体
6に情報取り出し用マイクロプログラムが格納されてい
る。
さて、補助記憶媒体6に格納されている情報取り出し用
マイクロプログラムは、情報取り出し動作に先立ち、補
助記憶媒体6からインタフェース制御装置4を経由して
制御記憶装置7へ読み込まれる。
演算処理装置1の指示により制御記憶装置7へ読み込ま
れたマイクロプログラムの処理が開始されると、まず該
情報取り出しマイクロプログラムを実行することにより
壊されるレジスタ類8の情報がローカル記憶レジスタ9
に退避される。
つづいて主記憶装置2の情報がチャネル3およびインタ
フェース制御装置4を経由して補助記憶媒体6に取り出
される。
次に、ローカル記憶レジスタ9に退避されていたレジス
タ類8の情報およびレジスタ類12の情報が主記憶装置
書き込みデータレジスタ10を経由して主記憶装置2へ
転送され、以後、チャネル3およびインタフェース制御
装置4を経由して補助記憶媒体6へ取り出される。
制御回路13は演算処理装置1の通常の動作において使
用されるもので、本発明とは直接関係がないので説明は
省略する。
なお、上記情報を補助記憶媒体6へ取り出す動作の手順
は、まず主記憶装置2の情報の一部を主記憶装置読み出
しデータレジスタ11を経由してローカル記憶レジスタ
9に退避させ、つづいて情報取り出しマイクロプログラ
ムを実行することにより壊されるレジスタ類8の情報お
よびその他のレジスタ類12の情報を主記憶装置書き込
みデータレジスタ10を経由して、主記憶装置2の空き
領域へ移し、以後、チャネル3が演算処理装置1からの
指示で主記憶装置2の情報をインタフェース制御装置4
を経由して補助記憶媒体6へ取り出し、ローカル記憶レ
ジスタ9に退避させた主記憶装置2の情報は、主記憶装
置書き込みデータレジスタ10を経由して主記憶装置2
へ戻し、以後、チャネル3およびインタフェース制御装
置4を経由して補助記憶媒体6へ取り出すようにしても
よい。
又、実施例では取り出した情報を格納する補助記憶媒体
6に情報取り出し用マイクロプログラムが格納されてい
る補助記憶媒体と同一のものであるとしたが、これは同
種の別の補助記憶媒体であってもよいし、あるいは全く
別の種類の補助記憶媒体であってもよい。
以上述べた如き構成であるから本発明にあっては、次の
如き効果を得ることができる。
(1)情報取り出しプログラムはマイクロプログラムで
組まれ、制御記憶装置に格納されるので、主記憶装置の
情報はいかなる領域の情報も情報取り出しプログラムを
実行することにより壊されることがない。
(2)情報取り出しプログラムが走行することにより破
壊される情報を退避する動作は情報取り出しプログラム
により、前記情報取り出しプログラムの処理の先頭で行
なわれるので、前記退避動作に関しては操作盤からの手
操作は全く不要である。
【図面の簡単な説明】
図は本発明の一実施例の構成図である。 1・・・・・・演算処理装置、2・・・・・・主記憶装
置、3・・・・・・チャネル、4・・・・・・インタフ
ェース制御装置、5・・・・・・補助記憶装置、6・・
・・・・補助記憶媒体、7・・・・・・制御記憶装置、
8,12・・・・・・レジスタ類、9・・・・・・ロー
カル記憶レジスタ。

Claims (1)

    【特許請求の範囲】
  1. 1 データやプログラムを記憶する主記憶装置と、デー
    タやプログラムを演算処理し、その処理動作を制御する
    マイクロプログラム及び主記憶装置やレジスタ類の情報
    を補助記憶装置へ取り出すためのマイクロプログラム(
    以下、情報取り出しプログラムと称する)を格納する制
    御記憶装置、演算結果などを記憶するレジスタ類、該レ
    ジスタ類の情報を一時退避するためのローカル記憶レジ
    スタなどを含む演算処理装置と、前記主記憶装置やレジ
    スタ類の取り出された情報を格納する補助記憶装置とを
    具備し、前記情報取り出しプログラムにより、前記主記
    憶装置の情報や前記演算処理装置のレジスタ類の情報を
    前記補助記憶装置へ取り出す動作に先立ち、前記情報取
    り出しプログラムが走行することにより壊されるレジス
    タ類の情報を前記ローカル記憶レジスタに一時退避して
    、前記主記憶装置の情報を前記補助記憶装置へ取り出し
    、その後に前記ローカル記憶レジスタに一時退避してあ
    ったレジスタ類の情報およびその他の前記レジスタ類の
    情報を前記主記憶装置へ移し、前記補助記憶装置へ取り
    出すことを特徴とする情報処理装置。
JP53064600A 1978-05-30 1978-05-30 情報処理装置 Expired JPS5838815B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53064600A JPS5838815B2 (ja) 1978-05-30 1978-05-30 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53064600A JPS5838815B2 (ja) 1978-05-30 1978-05-30 情報処理装置

Publications (2)

Publication Number Publication Date
JPS54155735A JPS54155735A (en) 1979-12-08
JPS5838815B2 true JPS5838815B2 (ja) 1983-08-25

Family

ID=13262902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53064600A Expired JPS5838815B2 (ja) 1978-05-30 1978-05-30 情報処理装置

Country Status (1)

Country Link
JP (1) JPS5838815B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713559A (en) * 1980-06-27 1982-01-23 Hitachi Ltd Information collecting system of information processing equipment
JPS63310040A (ja) * 1987-06-11 1988-12-19 Hitachi Ltd デ−タ採取方式
JPS6425254A (en) * 1987-07-21 1989-01-27 Hitachi Ltd Trouble information collecting device for processor

Also Published As

Publication number Publication date
JPS54155735A (en) 1979-12-08

Similar Documents

Publication Publication Date Title
JPS5838815B2 (ja) 情報処理装置
JPS601655B2 (ja) デ−タプリフェツチ方式
JPH05257807A (ja) キャッシュメモリ制御装置
JPS5913060B2 (ja) 主記憶装置の記憶容量検出方式
JP2501393B2 (ja) 直接メモリアクセス装置
JPS6036608B2 (ja) 磁気テ−プボリユ−ム制御方式
JPS6333175B2 (ja)
JP2000215042A (ja) 制御プログラムの稼動時更新方式
JPH0157374B2 (ja)
JPH0259948A (ja) イニシャルプログラムローディング方式
JPS5822765B2 (ja) 電子計算機システムにおけるプログラムロ−ド方式
JPS5994288A (ja) 自動ペ−ジサイズ選択方式
JPH05143391A (ja) 仮想記憶方式のコンピユータにおけるメモリトレース方法
JPH0844570A (ja) プログラム実行システム及び方法
JPS6212545B2 (ja)
JPS6048559A (ja) 初期プログラムロ−デイング処理装置
JPS63123137A (ja) アドレス一致信号発生方式
JPH0433142U (ja)
JPS60173632A (ja) 情報処理装置
JPH03230237A (ja) 標準順編成ファイル処理の障害対策方式
JPS62226250A (ja) システム立上げ方式
JPH0341849B2 (ja)
JPH01266642A (ja) メモリ制御装置
JPS63310040A (ja) デ−タ採取方式
JPH04181321A (ja) マイクロプログラムロード方式