JPS5994288A - 自動ペ−ジサイズ選択方式 - Google Patents

自動ペ−ジサイズ選択方式

Info

Publication number
JPS5994288A
JPS5994288A JP57203421A JP20342182A JPS5994288A JP S5994288 A JPS5994288 A JP S5994288A JP 57203421 A JP57203421 A JP 57203421A JP 20342182 A JP20342182 A JP 20342182A JP S5994288 A JPS5994288 A JP S5994288A
Authority
JP
Japan
Prior art keywords
page size
hardware
software
page
designated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57203421A
Other languages
English (en)
Other versions
JPS618458B2 (ja
Inventor
Hidetoshi Yasukawa
安川 英俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57203421A priority Critical patent/JPS5994288A/ja
Publication of JPS5994288A publication Critical patent/JPS5994288A/ja
Publication of JPS618458B2 publication Critical patent/JPS618458B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 +a1発明の技術分野 本発明は、ページング方式の仮想記憶データ処理装置に
おいて、プログラムやデータなどのソフトウェアのペー
ジサイズと主記憶上のページサイズとの一致を図る方式
に関する。
(bl技術の背景 情報処理装置における仮想記憶方式を実現する手段の一
つにページング方式がある。第1図はこのページング方
式を示すブロック図である。プログラムの実行時に、ま
ず必要なページが補助記憶装置1から主記憶装置2のペ
ージ枠にロードされ、実行される。このようにして次々
に、必要になった時点で所要のページがロードされて、
プログラムの実行が行なわれる。この際の論理アドレス
部3の物理アドレス部4への変換は、ページテーブル5
を参照して行なわれる。
ところでこのようにベージングを行なうには、ソフトウ
ェアのページサイズとハードウェア上のページサイズと
が一致していることが必要であり、そのためシステムを
稼働開始する際に、ハードウェアとソフトうエアのペー
ジサイズが一致するようにページサイズ設定が行なわれ
る。
ページサイズは通常512バイトあるいは1〜4キロバ
イトの固定記憶長であり、システムの稼働開始時にこれ
らのいずれかが指定される。例えばハードウェア側が2
キロバイトのページサイズであるにも拘わらず、ユーザ
がソフトウェア側に512バイトを指定した場合は、シ
ステムの初期化の際にページサイズ不一致となる。
(C1従来技術とその問題点 ページサイズをハードウェアおよびソフトウェアに設定
するのに従来は、ハードウェアとソフトウェアのページ
サイズを個別に行なう方式と、ソフトウェアがページサ
イズを指定する方式とがある。前者の方式は、ユーザが
ハードウェアのページサイズを認識しているにも拘わら
ず或いは認識していないために、ソフトウェアのページ
サイズの設定を誤った場合は、初期化のプログラムが完
了できないために、システムが全く稼働しないという欠
点がある。また後者の方式は、ソフトウェアが指定した
ページサイズを機種によっては指定できないために、前
者と同じくシステムが稼働しないというケースが発生す
る。このようにシステムが起動しないと、入出力装置も
始動できず、ユーザとしては起動しない原因が分らない
ために、障害が発生したものと誤認することになる。
(d1発明の目的 本発明は、従来のページサイズ設定方式におけるこのよ
うな問題を解消し、自動的にハードウェアのページサイ
ズを知ることにより、システムとして最適なページサイ
ズをハードウェアおよびソフトウェアに設定できるよう
にすることを目的とする。
te+発明の構成 この目的を達成するために本発明は、ページ分割制御を
行なう計算機システムにおいて、計算機(ハードウェア
)が選択できるページサイズとソフトウェアで指定され
たページサイズを比較し、一致すればラフ1−ウェアで
指定されたページサイズをシステムに設定し、不一致の
場合は、ハードウェアで選択可能なページサイズを仮に
システムに設定して、システムを起動する方式を採って
いる。
(f1発明の実施例 次に本発明による自動ページサイズ選択方式が実際上ど
のように具体化されるかを実施例で説明する。第2図は
ハードウェアのページサイズを表すビットパターンを示
すもので、ハードウェアで対応できるページサイズ情報
を含む命令の実行結果として、ハードウェアのページサ
イズが通知される。図示例の場合は、 512バイト、
1キロバイト、2キロバイトおよび4キロバイトの4種
類のうち512バイトと2キロバイトが設定できること
が通知されている。第3図はソフトウェアのページサイ
ズを示すビットパターンで、ソフトウェアの場合は1つ
のページサイズが指定される。即ちユーザが指定したペ
ージサイズのビットがオンになる。図示例では1キロバ
イトが指定されている。
そして本発明の場合は、第2図に示すハードウェアのペ
ージサイズと第3図に示すソフトウェアのページサイズ
を、レジスタを読み出して比較することによって、一致
するかどうかを判定する。
第4図は自動ページサイズ選択方式の処理手順を示すフ
ローチャートで、このフローチャートに従って動作を説
明する。まず第2図に示すようなハードウェアで設定可
能なページサイズを示す情報を読み取る。次に第3図に
示す、ユーザが指定し一5= たソフトウェアのページサイズを読み取る。そして両者
の論理積(AND)をとり、論理積が1か0かによって
、異なる処理を行なう。即ち論理積の結果が1であれば
、ハードウェアで設定可能なページサイズとソフトウェ
アで指定されたページサイズとが一致していることにな
るので、そのページサイズをシステムのページサイズと
して、ハードウェアの設定命令を発行する。そしてシス
テJ2・ページサイズによる記憶管理の初期化を行ない
、システムを起動する。
第2図と第3図の例の場合は、両者の論理積をとっても
、その結果は全ビットとも0となる。このように論理積
がOであれば、ソフトウェアで指定されたページサイズ
と同じページサイズがハードウェアには用意されていな
いことになる。その場合は、ハードウェアで用意されて
いるページサイズから適当なページサイズが仮に選択さ
れる。
第2図の例の場合は、512バイトと2キロバイトの中
からいずれかを選択し、そのページサイズをシステムの
ページサイズとして、ハードウェアに6− 設定命令を発行する。そしてソフトウェアは、このシス
テム・ページサイズを基に記憶制御の初期化を行ない、
システムを起動する。
つまり従来なら、ページサイズ不一致としてシステムが
全く起動しなかったが、本発明の場合は、ページサイズ
が不一致であっても、システムは稼働する。そのため不
一致情報に基づき、ディスプレイなどにより、ソフトウ
ェアのページサイズを設定しな右ずようにメ・ノセージ
を通知したりすることができる。即ち論理積が1の場合
は、フラグF=0が設定され、その場合は、メツセージ
表示されないが、論理積が00場合は、フラグF=1が
設定され、その場合にメソセージ表示が行なわれる。従
って不一致の場合でもユーザは適切に対応可能で、従来
のようにシステムが起動せず、その原因も不明のために
対応に苦慮するようなことが解消される。
(g)発明の効果 以上のように本発明によれば、計算機(ハードウェア)
が選択できるページサイズとをソフトウェアで指定され
たページサイズを比較し、一致すればソフトウェアで指
定されたページサイズをシステムに設定し、不一致の場
合は、ハードウェアで選択可能なページサイズを仮にシ
ステムに設定して、システムを起動する方式を採ってい
る。そのため、ページサイズが不一致の場合でも、シス
テムの起動によって、ページサイズの不一致をディスプ
レイで表示し、ソフトウェアのページサイズを設定しな
すように促すことができ、従来のようにシステムが起動
しないために対応に苦慮するような問題が解消される。
【図面の簡単な説明】
第1図は仮想記憶方式を実現するためのページング方式
を示すブロック図、第2図はハードウェアの選択可能な
ページサイズ情報を表すビットパターン、第3図はソフ
トウェアで指定されるページサイズを示すビットパター
ン、第4図は本発明による自動ページサイズ選択方式の
実施例を示すフローチャートである。 図において、■は補助記憶装置、2は主記憶装置、3は
論理アドレス部、4は物理アドレス部、5はページテー
ブルをそれぞれ示す。 特許出願人      富士通株式会社代理人 弁理士
    青 柳   稔9− 第1図

Claims (1)

    【特許請求の範囲】
  1. ページ分割制御を行なう計算機システムにおいて、計算
    機(ハードウェア)が選択できるページサイズとソフト
    ウェアで1旨定されたページサイズを比較し、一致すれ
    ばソフトウェアで指定されたページサイズをシステムに
    設定し、不一致の場合は、ハードウェアで選択可能なペ
    ージサイズを仮にシステムに設定して、システムを起動
    することを特徴とする自動ページサイズ選択方式。
JP57203421A 1982-11-19 1982-11-19 自動ペ−ジサイズ選択方式 Granted JPS5994288A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57203421A JPS5994288A (ja) 1982-11-19 1982-11-19 自動ペ−ジサイズ選択方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57203421A JPS5994288A (ja) 1982-11-19 1982-11-19 自動ペ−ジサイズ選択方式

Publications (2)

Publication Number Publication Date
JPS5994288A true JPS5994288A (ja) 1984-05-30
JPS618458B2 JPS618458B2 (ja) 1986-03-14

Family

ID=16473792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57203421A Granted JPS5994288A (ja) 1982-11-19 1982-11-19 自動ペ−ジサイズ選択方式

Country Status (1)

Country Link
JP (1) JPS5994288A (ja)

Also Published As

Publication number Publication date
JPS618458B2 (ja) 1986-03-14

Similar Documents

Publication Publication Date Title
US5095426A (en) Data processing system for effectively handling exceptions during execution of two different types of instructions
US4797816A (en) Virtual memory supported processor having restoration circuit for register recovering
JPS5994288A (ja) 自動ペ−ジサイズ選択方式
JPS6365983B2 (ja)
JPS59123936A (ja) 移動制御方式
JP2758624B2 (ja) マイクロプログラムの調速方式
JPS61184643A (ja) 仮想計算機の起動制御方式
JPS6146552A (ja) 情報処理装置
JPS5838815B2 (ja) 情報処理装置
JPS59180755A (ja) トレ−ス方式
JPS63310040A (ja) デ−タ採取方式
JPS59135525A (ja) 初期化プログラムロ−デイング方式
JPS63123137A (ja) アドレス一致信号発生方式
JPS60250435A (ja) 情報処理装置
JPS62297954A (ja) メモリ制御方式
JPH0567035A (ja) Dma転送におけるデータアライメント方式
JPH01180044A (ja) データ処理装置
JPH04181321A (ja) マイクロプログラムロード方式
JPS6250854B2 (ja)
JPH04128944A (ja) マイクロプログラム実行履歴情報採集装置
JPS60173633A (ja) 演算処理装置
JPS6048559A (ja) 初期プログラムロ−デイング処理装置
JPS6212545B2 (ja)
JPS63228332A (ja) 命令実行制御方式
JPH02183330A (ja) データ処理装置