JPS5979365A - ヒストリメモリ制御方式 - Google Patents
ヒストリメモリ制御方式Info
- Publication number
- JPS5979365A JPS5979365A JP57190396A JP19039682A JPS5979365A JP S5979365 A JPS5979365 A JP S5979365A JP 57190396 A JP57190396 A JP 57190396A JP 19039682 A JP19039682 A JP 19039682A JP S5979365 A JPS5979365 A JP S5979365A
- Authority
- JP
- Japan
- Prior art keywords
- history memory
- combinational logic
- working condition
- recording
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（Ａ） 発明の技術分野
不発明け、コンピータシステム等の動作状態の、４ｅｆ
９３をおこなうヒストリメモリの制御方式（こ関する。
９３をおこなうヒストリメモリの制御方式（こ関する。
（１３）技術の背景
都に大形のコンピュータシステムにおいては、障害の探
究等のために楢成装置の各部の動作状態の記録をおこな
うヒストリメモリを備えているが近時１．コンピュータ
の高速・大形化に伴って、その開発段階にづける試験工
程の能率向上を図るため、ヒストリメモリの重要性が高
まっている。
究等のために楢成装置の各部の動作状態の記録をおこな
うヒストリメモリを備えているが近時１．コンピュータ
の高速・大形化に伴って、その開発段階にづける試験工
程の能率向上を図るため、ヒストリメモリの重要性が高
まっている。
（Ｃ） 従来技術と問題点
従来のヒストリメモリＣ？Ｘおいては、システムのクロ
ック信号によってヒストリメモリの誉込用りロック侶号
を什Ｉｊ又し、紋曽込用りロック侶号毎にシステム構成
装置の各部の動作状態の記録をおこなう方式を採用して
いた。
ック信号によってヒストリメモリの誉込用りロック侶号
を什Ｉｊ又し、紋曽込用りロック侶号毎にシステム構成
装置の各部の動作状態の記録をおこなう方式を採用して
いた。
しかし、このような方式は試ｋｆｉあるいは障害探究ζ
こ不必要な情報をも記録するため、心壁な情報をＷｅ録
】−るため（こは記憶容馨を増太しなければならないと
いう問題かある。
こ不必要な情報をも記録するため、心壁な情報をＷｅ録
】−るため（こは記憶容馨を増太しなければならないと
いう問題かある。
■ 発明の目的
本発明の目的は、ヒストリメモ１月こシステム４ｙａ’
成装置の動作状態を記録する条件を外部制御装置によっ
て決定することにより、不必要な記録を排除してヒスト
リメモリの記憶各月の増大を防止し１ｆこ記録内容の整
理における能率を向上し得るヒストリメモリ制御方式を
提供することにある。
成装置の動作状態を記録する条件を外部制御装置によっ
て決定することにより、不必要な記録を排除してヒスト
リメモリの記憶各月の増大を防止し１ｆこ記録内容の整
理における能率を向上し得るヒストリメモリ制御方式を
提供することにある。
（８））発明の構成
本発明になるヒストリメモリ制御方式は、システム構成
装置の動作状態を記録するヒス） ＩＪメモリを備える
システムにおいて、前記動作状態をヒストリメモ１月こ
格納するか否かを前記システム構成装置が発生する複数
の制御信号番こ対する組み合わせ論理をこよって決定す
る組み合わせ論理回路を、設け、前記核数の制御１４１
信号に対する組み合わせ論理を外部！１１制御装置から
の制砒信号に応じて実行して前記動作状態のｎｅ録を行
なうものである。
装置の動作状態を記録するヒス） ＩＪメモリを備える
システムにおいて、前記動作状態をヒストリメモ１月こ
格納するか否かを前記システム構成装置が発生する複数
の制御信号番こ対する組み合わせ論理をこよって決定す
る組み合わせ論理回路を、設け、前記核数の制御１４１
信号に対する組み合わせ論理を外部！１１制御装置から
の制砒信号に応じて実行して前記動作状態のｎｅ録を行
なうものである。
■ 発明の実施例
以下、本発明の吸旨を実施例によって具体的に説明する
。
。
第１図は本発明一実施例のブロック図を示し、１に後記
組合わせ論理回路を制御する外部制御装置としてのサー
ビスプロセッサ、２はツーピスプロセノ”）’１が発生
する制御条件を格納するレジスタ、３はシステム構成装
置が発生する制御信号Ａに対しレジスタ２に格納した制
御条件にしたがって論理を実行する組合わせ論理回路、
４はクロック、５け胡合わせ論理回路３の出力信号とク
ロック４が発生するクロック信号との論理積を得るＡＮ
Ｄ回路、６はＡＮＤ回路５の出力によってシステム構成
装置の動作状態信号ＢをＲ［ｚ録するヒストリメモリで
ある。
組合わせ論理回路を制御する外部制御装置としてのサー
ビスプロセッサ、２はツーピスプロセノ”）’１が発生
する制御条件を格納するレジスタ、３はシステム構成装
置が発生する制御信号Ａに対しレジスタ２に格納した制
御条件にしたがって論理を実行する組合わせ論理回路、
４はクロック、５け胡合わせ論理回路３の出力信号とク
ロック４が発生するクロック信号との論理積を得るＡＮ
Ｄ回路、６はＡＮＤ回路５の出力によってシステム構成
装置の動作状態信号ＢをＲ［ｚ録するヒストリメモリで
ある。
第２図ｔｊ、糾合わゼ論理回路３を論理ゲートを用いて
構成する場合の具体例を示し、３ａ・３ｂ・３Ｃ・３ｄ
・３ｅ・３ｆ・３ｇ・３ｈ（寸、そ牡ぞれ図示のように
、レジスタ２のもビットとシステム構成装置が発生する
制御信号Ａ１・Ａ２・Ａ３・Ａ４との論理積を得るＡＮ
Ｄ回路、３ＩけＡＮＤ回路３ａ・３ｂ・３ｃおよび３ｄ
の論理和を得る３スデ一トＯＲ回路、３コはＡＮＤ回路
３ｅ・３ｆ。
構成する場合の具体例を示し、３ａ・３ｂ・３Ｃ・３ｄ
・３ｅ・３ｆ・３ｇ・３ｈ（寸、そ牡ぞれ図示のように
、レジスタ２のもビットとシステム構成装置が発生する
制御信号Ａ１・Ａ２・Ａ３・Ａ４との論理積を得るＡＮ
Ｄ回路、３ＩけＡＮＤ回路３ａ・３ｂ・３ｃおよび３ｄ
の論理和を得る３スデ一トＯＲ回路、３コはＡＮＤ回路
３ｅ・３ｆ。
３ｇおよび３ｈの論理積を得る３ステー）ＡＮＤ回路、
３にはＮ ＯＴ ｌｕｌテアル。
３にはＮ ＯＴ ｌｕｌテアル。
システム構成要素が発生する制御信号Ａ】・Ａ２・Ａ３
・Ａ４は、たとえば何らかの割込条件の発生、所定の演
算装置の所定のステータス、あるいは所定のマシン命令
等に応じて発生する信号であるが、たとえば制御信号Ａ
１とＡ２とが生じているときのシステム構成装置の動作
状態信号Ｂをヒストリメモリ６に記録させようとすると
きｌこはレジスタ２の記憶内容を第２図のように（００
１１０）とすればよいことがわかる。
・Ａ４は、たとえば何らかの割込条件の発生、所定の演
算装置の所定のステータス、あるいは所定のマシン命令
等に応じて発生する信号であるが、たとえば制御信号Ａ
１とＡ２とが生じているときのシステム構成装置の動作
状態信号Ｂをヒストリメモリ６に記録させようとすると
きｌこはレジスタ２の記憶内容を第２図のように（００
１１０）とすればよいことがわかる。
組合わゼ論理回路３は、第２図のようｌこ論理ゲートを
用いて構成するほか、メモリによって構成することもで
きる。この場合には、所望の絹合わせ論理をあらかじめ
メモ１月こ格納し、制御信号Ａを了ドレスとしてメモリ
の内容を読取ることｌこよって出力が得らｎるのである
が、この方法によれば各種の複！：ｖな絹合わせ論理を
容易に実覗することができる。
用いて構成するほか、メモリによって構成することもで
きる。この場合には、所望の絹合わせ論理をあらかじめ
メモ１月こ格納し、制御信号Ａを了ドレスとしてメモリ
の内容を読取ることｌこよって出力が得らｎるのである
が、この方法によれば各種の複！：ｖな絹合わせ論理を
容易に実覗することができる。
Ｑ 発明の効果
１′）、上説明したように、本発明にょｎは不必要な動
作状便の記録を排除することができるので、ヒス） Ｉ
Ｊメモリの配憶容量の増大を防止できるととも（こ記録
内容の整理における作業能率を向上することができる。
作状便の記録を排除することができるので、ヒス） Ｉ
Ｊメモリの配憶容量の増大を防止できるととも（こ記録
内容の整理における作業能率を向上することができる。
第１図は本発明一実施例のブロック図を示し、１はサー
ビスプロセッサ、３は組合わせ論理回路、６はヒストリ
メモリである。オた第２図は１合わせ論理回路３の具体
例を示す。 捕 １ 図 夷 ２ 図
ビスプロセッサ、３は組合わせ論理回路、６はヒストリ
メモリである。オた第２図は１合わせ論理回路３の具体
例を示す。 捕 １ 図 夷 ２ 図
Claims (1)
- ／ステム構成装置の動作状態を記録するヒストリメモリ
を備えるシステムｔこおいて、前記動作状態をヒストリ
メモリーこ格納するか否かを前記システム横取、装にｔ
が発生する棲数の制御信号に対するｆｌ；ｌ ｌみ合わ
セ論理（こよって決定する組み合わせ論理回路を設け、
前記複数の制御信号に対する組み合わせ論理を外ｉｌｌ
ｆｌ制御装置からの制御信号ｌこ応じてツ行してｉ］
ｆｆ記動作状態の記録を行なうことを特徴とする（スト
リメモリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57190396A JPS5979365A (ja) | 1982-10-29 | 1982-10-29 | ヒストリメモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57190396A JPS5979365A (ja) | 1982-10-29 | 1982-10-29 | ヒストリメモリ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5979365A true JPS5979365A (ja) | 1984-05-08 |
Family
ID=16257454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57190396A Pending JPS5979365A (ja) | 1982-10-29 | 1982-10-29 | ヒストリメモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5979365A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6243742A (ja) * | 1985-08-20 | 1987-02-25 | Nec Corp | プログラム評価装置 |
| JPS6347852A (ja) * | 1986-08-15 | 1988-02-29 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | モニタ装置 |
-
1982
- 1982-10-29 JP JP57190396A patent/JPS5979365A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6243742A (ja) * | 1985-08-20 | 1987-02-25 | Nec Corp | プログラム評価装置 |
| JPS6347852A (ja) * | 1986-08-15 | 1988-02-29 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | モニタ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0422016B2 (ja) | ||
| JPS5979365A (ja) | ヒストリメモリ制御方式 | |
| JPS6020251A (ja) | ジヤンプ命令トレ−ス方式 | |
| JP2657947B2 (ja) | データ処理装置 | |
| JPH01501661A (ja) | タグ高速転送の改良 | |
| JPS63292248A (ja) | デ−タ処理システム | |
| JPS5838815B2 (ja) | 情報処理装置 | |
| JPH04336638A (ja) | システム稼働中のディスク交換方式 | |
| JP3039054B2 (ja) | 画像処理装置 | |
| JPS5888889A (ja) | 電子計算機 | |
| JP2512948B2 (ja) | デ−タ処理装置 | |
| JPH0324640A (ja) | 情報処理装置のデバッグ方式 | |
| JPS61843A (ja) | 資源ステ−タス保持方式 | |
| JPS60160466A (ja) | 階層形シ−ケンス制御装置 | |
| JPS6041143A (ja) | 計算機システムの制御条件設定方式 | |
| JPS61109149A (ja) | デ−タ処理装置 | |
| JPS6341950A (ja) | 分岐命令実行測定制御方式 | |
| JPH04260139A (ja) | ファイルアクセス処理装置 | |
| JPS6272061A (ja) | 文書作成処理における辞書管理方式 | |
| JPS58117021A (ja) | 入出力信号制御装置 | |
| JPS62256052A (ja) | 障害時の情報収集方式 | |
| JPS6063639A (ja) | 述語論理型プログラム記憶制御装置 | |
| JPH01136238A (ja) | 演算装置 | |
| JPH04167031A (ja) | トレース方式 | |
| JPH02210565A (ja) | 入出力処理装置 |