JPS5827936U - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5827936U JPS5827936U JP12196181U JP12196181U JPS5827936U JP S5827936 U JPS5827936 U JP S5827936U JP 12196181 U JP12196181 U JP 12196181U JP 12196181 U JP12196181 U JP 12196181U JP S5827936 U JPS5827936 U JP S5827936U
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electrode
- semiconductor equipment
- bonding pad
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1〜2図は従来のトランジスタの構造を示す平面図及
び断面図であり、第3〜4図は本考案の一実施例による
トランジスタの構造を説明するための平面図及び断面図
である。 1・・・・・・ベースポンディングパッド、2・・・・
・・エミッタポンディングパッド、3・・・・・・ベー
ス電極、4・・・・・・エミッタ電極、5. 7. 9
・・・・・・ベース拡散領域との接続点、6.8・・・
・・・エミッタ拡散領域との接続点、10・・・・・・
ベース電極の寄生インダクタンス、11・・・・・・エ
ミッタ電極の寄生インダクタンス、14・・・・・・酸
イー莫、15・・・・・・酸化膜、16・・・・・・ベ
ース側のMO3容量、17・・・・・・エミッタ側のM
O3容量、1B・・・・・・N型シリコン基板、19・
・・・・・ベース電極、20・・・・・・エミッタ電極
、21・・・・・・酸化膜、22・・・・・・開口、2
3・・・・・・開口、24・・・・・・ペースポンディ
ングパッド、25・・・・・・エミッタポンディングパ
ッド、28・・・・・・ベース電極、29・・・・・・
エミッタ電極、30・・・・・・酸化膜、31・・・・
・・酸化膜、32・・・・・・酸化膜、33・・・・・
・酸化膜、34・・・・・・N型シリコン基板、35・
・・・・・ベース側MO3容量、36・・・・・・エミ
ッタ側MO3容量。
び断面図であり、第3〜4図は本考案の一実施例による
トランジスタの構造を説明するための平面図及び断面図
である。 1・・・・・・ベースポンディングパッド、2・・・・
・・エミッタポンディングパッド、3・・・・・・ベー
ス電極、4・・・・・・エミッタ電極、5. 7. 9
・・・・・・ベース拡散領域との接続点、6.8・・・
・・・エミッタ拡散領域との接続点、10・・・・・・
ベース電極の寄生インダクタンス、11・・・・・・エ
ミッタ電極の寄生インダクタンス、14・・・・・・酸
イー莫、15・・・・・・酸化膜、16・・・・・・ベ
ース側のMO3容量、17・・・・・・エミッタ側のM
O3容量、1B・・・・・・N型シリコン基板、19・
・・・・・ベース電極、20・・・・・・エミッタ電極
、21・・・・・・酸化膜、22・・・・・・開口、2
3・・・・・・開口、24・・・・・・ペースポンディ
ングパッド、25・・・・・・エミッタポンディングパ
ッド、28・・・・・・ベース電極、29・・・・・・
エミッタ電極、30・・・・・・酸化膜、31・・・・
・・酸化膜、32・・・・・・酸化膜、33・・・・・
・酸化膜、34・・・・・・N型シリコン基板、35・
・・・・・ベース側MO3容量、36・・・・・・エミ
ッタ側MO3容量。
Claims (1)
- 半導体基板の拡散領域と接続する電極上に酸化膜等の絶
縁膜を施し、前記絶縁膜上にポンディングパッドを設け
、前記拡散領域に接続する電極と前記ポンディングパッ
ドとの接続用開口を前記電極め形状に沿って広く前記絶
縁膜に施すことを特徴とした半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12196181U JPS5827936U (ja) | 1981-08-18 | 1981-08-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12196181U JPS5827936U (ja) | 1981-08-18 | 1981-08-18 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5827936U true JPS5827936U (ja) | 1983-02-23 |
Family
ID=29915896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12196181U Pending JPS5827936U (ja) | 1981-08-18 | 1981-08-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5827936U (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6122728U (ja) * | 1984-07-16 | 1986-02-10 | 株式会社吉野工業所 | 容器 |
JPS63114259A (ja) * | 1986-10-31 | 1988-05-19 | Nippon Denso Co Ltd | バイポ−ラ型トランジスタ |
-
1981
- 1981-08-18 JP JP12196181U patent/JPS5827936U/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6122728U (ja) * | 1984-07-16 | 1986-02-10 | 株式会社吉野工業所 | 容器 |
JPS63114259A (ja) * | 1986-10-31 | 1988-05-19 | Nippon Denso Co Ltd | バイポ−ラ型トランジスタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5827936U (ja) | 半導体装置 | |
JPS5892744U (ja) | 半導体素子 | |
JPS59145047U (ja) | 半導体装置 | |
JPS58168149U (ja) | トランジスタ | |
JPS58184856U (ja) | 半導体装置 | |
JPS5869942U (ja) | 半導体装置 | |
JPS59128748U (ja) | 半導体装置 | |
JPS59131156U (ja) | 半導体集積回路 | |
JPS60149150U (ja) | 半導体装置 | |
JPS6120063U (ja) | 抵抗体内蔵半導体装置 | |
JPS60125754U (ja) | 半導体装置 | |
JPS5839041U (ja) | 高耐圧半導体装置 | |
JPS58195455U (ja) | バイポ−ラic | |
JPS588952U (ja) | 半導体装置 | |
JPS58114054U (ja) | 光半導体装置 | |
JPS5811246U (ja) | 半導体装置 | |
JPS58144844U (ja) | 半導体装置 | |
JPS59125848U (ja) | 縦型ジヤンクシヨン電界効果半導体素子 | |
JPS60125751U (ja) | 半導体スイツチング素子 | |
JPS5860951U (ja) | 半導体装置 | |
JPS60144255U (ja) | トランジスタ | |
JPS6094845U (ja) | 半導体装置パツケ−ジ | |
JPS6068663U (ja) | 半導体装置 | |
JPS6025146U (ja) | 半導体装置 | |
JPS5936263U (ja) | 半導体装置 |