JPS58222538A - アルミニウム配線形成法 - Google Patents
アルミニウム配線形成法Info
- Publication number
- JPS58222538A JPS58222538A JP10538182A JP10538182A JPS58222538A JP S58222538 A JPS58222538 A JP S58222538A JP 10538182 A JP10538182 A JP 10538182A JP 10538182 A JP10538182 A JP 10538182A JP S58222538 A JPS58222538 A JP S58222538A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminium
- wiring
- aluminum
- sio2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置におけるアルミニウム配線の形成技
術に関する。
術に関する。
トランジスタや半導体集積回路装置（ＩＣ）の電極や配
線にはアルミニウムが多く使われている。
線にはアルミニウムが多く使われている。
このアルミニウムは普通の蒸着法やプラズマ放電を利用
したスパッタ技術を用いて基体の表面にアルミニウム・
デポジション膜体とし℃形成し、その後ホトレジスト・
マスクを用いて選択エッチすることにより所定のパター
ンのアルミニウム配線を得る。このアルミニウム配線形
成後Ｋ、通常配線保饅のためにＣＶＩ）（気相化学堆積
）法によるＳｉｎ、（二酸化ケイ素）ＦＩＮを形成する
ために約４００Ｃに熱処理を行なうが、その際にアルミ
ニウムの膨張によるアルミニウムの一部突出、いわゆる
「ヒルロックス」の発生が最近問題となっている。すな
わち、微細加工技術の進展に伴ない、例えば高速バイポ
ーラメモリにおいて２セルの寸法３μｍの範囲に規定す
る要求がなされるとき、現状においては、アルミニウム
配線ヒルロックスが眉間絶縁膜や配線の微細加工に悪影
響を及ぼすことが明確になってきた。
したスパッタ技術を用いて基体の表面にアルミニウム・
デポジション膜体とし℃形成し、その後ホトレジスト・
マスクを用いて選択エッチすることにより所定のパター
ンのアルミニウム配線を得る。このアルミニウム配線形
成後Ｋ、通常配線保饅のためにＣＶＩ）（気相化学堆積
）法によるＳｉｎ、（二酸化ケイ素）ＦＩＮを形成する
ために約４００Ｃに熱処理を行なうが、その際にアルミ
ニウムの膨張によるアルミニウムの一部突出、いわゆる
「ヒルロックス」の発生が最近問題となっている。すな
わち、微細加工技術の進展に伴ない、例えば高速バイポ
ーラメモリにおいて２セルの寸法３μｍの範囲に規定す
る要求がなされるとき、現状においては、アルミニウム
配線ヒルロックスが眉間絶縁膜や配線の微細加工に悪影
響を及ぼすことが明確になってきた。
このヒルロックスの発生を防止するためＫこれまでにな
された手段として、（１）デポジションされたアルミニ
ウム膜の表面を陽極酸化して硬化させる、（２）アルミ
ニウム１銅・シリコンの合金層とする。（３）アルミニ
ウムをデポジションし、配線加工した後にプラズマ放電
によるシリコン窒化膜を形成し、その後、アルミニウム
ｅシリコンのコンタクトアロイ処理をする等の処理技術
がある。しかし、これらのうち、（１）はプロセスが複
雑になる、（２）は配線抵抗が増加する、（３）は配線
加工後に例えばホトレジスト塗布剤ベーキング等の熱処
理やプラズマ・窒化膜成長時にもヒルロックスの発生が
ある等の欠点をさけられない。
された手段として、（１）デポジションされたアルミニ
ウム膜の表面を陽極酸化して硬化させる、（２）アルミ
ニウム１銅・シリコンの合金層とする。（３）アルミニ
ウムをデポジションし、配線加工した後にプラズマ放電
によるシリコン窒化膜を形成し、その後、アルミニウム
ｅシリコンのコンタクトアロイ処理をする等の処理技術
がある。しかし、これらのうち、（１）はプロセスが複
雑になる、（２）は配線抵抗が増加する、（３）は配線
加工後に例えばホトレジスト塗布剤ベーキング等の熱処
理やプラズマ・窒化膜成長時にもヒルロックスの発生が
ある等の欠点をさけられない。
本発明は上記した点にかんがみてなされたものであり、
その目的とするところは半導体酸化膜おける配線の微細
加工化及び製品の信頼性の向上にある。
その目的とするところは半導体酸化膜おける配線の微細
加工化及び製品の信頼性の向上にある。
以下、実施例を用いて、本発明を説明する。
第１図〜第５図は本発明の一つの実施例を示し、アルミ
ニウム配線形成プロセスの主要各−１二稈を断面図であ
られしたものである。
ニウム配線形成プロセスの主要各−１二稈を断面図であ
られしたものである。
（１） 第１図に示すよう罠、半導体（シリコン）基
板１の表面に半導体酸化膜（Ｓｉｎ、膜）２を形成しそ
の一部をコンタクトホトエッチしたものを準備する。
板１の表面に半導体酸化膜（Ｓｉｎ、膜）２を形成しそ
の一部をコンタクトホトエッチしたものを準備する。
（２）第２図に示すようにアルミニウムを全面スパッタ
して配線に必要な厚さのアルミニウム膜３を形成する。
して配線に必要な厚さのアルミニウム膜３を形成する。
このアルミニウムスパッタはスパッタ装置の低圧容器内
疋おいてタ ゲットである半導体基体とスパッタ源アル
ミニウムとを対向電極上に支持し、アルゴン（Ａｒ）雰
囲気中で高圧高周波電流をかけてプラズマ化することに
よりｒルゴンをイオン化１〜、このアルゴンイオンでア
ルミニウム分子を基体表面に強く打込んでデポジットす
るものである。
疋おいてタ ゲットである半導体基体とスパッタ源アル
ミニウムとを対向電極上に支持し、アルゴン（Ａｒ）雰
囲気中で高圧高周波電流をかけてプラズマ化することに
よりｒルゴンをイオン化１〜、このアルゴンイオンでア
ルミニウム分子を基体表面に強く打込んでデポジットす
るものである。
（３）第３図に示すように二酸化ケイ素（Ｓｉｎ、）を
スパッタにより前記アルミニウム膜表面にデボクシ１ン
して１００ＯＡ程度（Ｄ厚さのｓｉｏ、膜４で覆う。こ
のＳ ｉ Ｏ，スパッタは前記（２）の工程のスパッタ
ｉｔをそのまま使用し、アルミニウムスパッタに連続し
てＳｉｎ、スパッタを比較的低温で行なうものである。
スパッタにより前記アルミニウム膜表面にデボクシ１ン
して１００ＯＡ程度（Ｄ厚さのｓｉｏ、膜４で覆う。こ
のＳ ｉ Ｏ，スパッタは前記（２）の工程のスパッタ
ｉｔをそのまま使用し、アルミニウムスパッタに連続し
てＳｉｎ、スパッタを比較的低温で行なうものである。
（４）第４図で示すようにＳｉｎ、膜４の上にホトレジ
ストを塗布し、光学処理により形成したホトレジストマ
スク５を用いて露出した部分のＳｉｎ、膜をエッチ除去
する。
ストを塗布し、光学処理により形成したホトレジストマ
スク５を用いて露出した部分のＳｉｎ、膜をエッチ除去
する。
（５）部分エッチされたＳ ｉ Ｏ，膜４をマスクとし
てアルミニウム膜３をエッチ加工してアルミニウム配線
を第５図のように形成する。
てアルミニウム膜３をエッチ加工してアルミニウム配線
を第５図のように形成する。
以上実施例で述べた本発明によれば、アルミニウム膜を
スパッタ法により形成した後、何等の熱処理することな
くアルミニウム膜の表面をひきつづきスパッタ法を用い
て形成した二酸化ケイ素（Ｓｉｎ、）膜で被覆すること
により、それ以後の熱処理工程（又は降温サイクル時）
でのアルミニウムのマイグレートによるヒルロックスの
発生が硬質の８ ｉ ０．被膜で阻止される。したがっ
て配線加工工程におけるヒルロックによる加工形状不良
が低減されるとともに、ヒルロックがあった場合にその
上の眉間絶縁膜に生じたクラックの発生を防止でき、さ
らに層間絶縁膜、（例えばポリイミド系樹脂）の薄層化
を可能ならしめる。このことにより半導体装置において
アルミニウム配線の断線不良がなくなり、又、二層配線
の場合上下層間の短絡不良がなくなり、製品の信頼性が
高くなる効果を有する。
スパッタ法により形成した後、何等の熱処理することな
くアルミニウム膜の表面をひきつづきスパッタ法を用い
て形成した二酸化ケイ素（Ｓｉｎ、）膜で被覆すること
により、それ以後の熱処理工程（又は降温サイクル時）
でのアルミニウムのマイグレートによるヒルロックスの
発生が硬質の８ ｉ ０．被膜で阻止される。したがっ
て配線加工工程におけるヒルロックによる加工形状不良
が低減されるとともに、ヒルロックがあった場合にその
上の眉間絶縁膜に生じたクラックの発生を防止でき、さ
らに層間絶縁膜、（例えばポリイミド系樹脂）の薄層化
を可能ならしめる。このことにより半導体装置において
アルミニウム配線の断線不良がなくなり、又、二層配線
の場合上下層間の短絡不良がなくなり、製品の信頼性が
高くなる効果を有する。
本発明は微細化した半導体装置１例えば高速バイポーラ
メモリ、ＭＯＳ Ｉ Ｃ等に応用できる。
メモリ、ＭＯＳ Ｉ Ｃ等に応用できる。
第１図〜第５図は本発明によるアルミニウム配線形成の
プロセスの一例を示す各工程σ）断面図である。 １・・・半導体基板、２・・・半導体酸化膜、３・アル
ミニウム膜、４・・半導体酸化被膜、５・・・ホトレジ
ストマスク。 第 １ 図 ２ 第 ２ 図 第 ３ 図 第 ４ 図 第 ５ 図
プロセスの一例を示す各工程σ）断面図である。 １・・・半導体基板、２・・・半導体酸化膜、３・アル
ミニウム膜、４・・半導体酸化被膜、５・・・ホトレジ
ストマスク。 第 １ 図 ２ 第 ２ 図 第 ３ 図 第 ４ 図 第 ５ 図
Claims (1)
- １、半導体基体上にアルミニウム膜を形成し、このアル
ミニウム膜形成にひきつづいてスパッタ法を用いて前記
アルミニウム膜上に二酸化ケイ素被膜を形成した後、二
酸化ケイ素被膜をホトエッチにより一部を除去し、残っ
た二酸化ケイ素被膜をマスクとしてアルミニウムを加エ
エ・チすることを特徴とするアルミニウム配線の形成法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10538182A JPS58222538A (ja) | 1982-06-21 | 1982-06-21 | アルミニウム配線形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10538182A JPS58222538A (ja) | 1982-06-21 | 1982-06-21 | アルミニウム配線形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58222538A true JPS58222538A (ja) | 1983-12-24 |
Family
ID=14406095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10538182A Pending JPS58222538A (ja) | 1982-06-21 | 1982-06-21 | アルミニウム配線形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58222538A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02219233A (ja) * | 1989-02-20 | 1990-08-31 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1982
- 1982-06-21 JP JP10538182A patent/JPS58222538A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02219233A (ja) * | 1989-02-20 | 1990-08-31 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0360055A (ja) | 集積回路の製造方法 | |
| KR900001652B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH01225326A (ja) | 集積回路のパッシベーション方法 | |
| CA1120611A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
| JP2518391B2 (ja) | 半導体装置の銅配線形成方法 | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS58222538A (ja) | アルミニウム配線形成法 | |
| TW413917B (en) | Semiconductor device and method of manufacturing the same | |
| JPH04127454A (ja) | 半導体装置 | |
| JPS63156340A (ja) | 半導体装置の製造方法 | |
| JPH05144812A (ja) | 半導体装置の製造方法 | |
| JPS6027187B2 (ja) | 半導体装置の製造方法 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JPS6037150A (ja) | 半導体装置の製造方法 | |
| JPH03185823A (ja) | 半導体装置の製造方法 | |
| JPS61124152A (ja) | 半導体集積回路装置 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPH01300537A (ja) | 半導体装置の製造方法 | |
| JPS62296443A (ja) | 半導体装置及びその製造方法 | |
| JPS58110055A (ja) | 半導体装置 | |
| JPH05226479A (ja) | 半導体装置の製造方法 | |
| JPS63111644A (ja) | 半導体装置の製造方法 | |
| JPS6038854A (ja) | 半導体装置の製造方法 | |
| JPS60154539A (ja) | アルミ配線の形成方法 |