JPH02219233A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02219233A JPH02219233A JP4126389A JP4126389A JPH02219233A JP H02219233 A JPH02219233 A JP H02219233A JP 4126389 A JP4126389 A JP 4126389A JP 4126389 A JP4126389 A JP 4126389A JP H02219233 A JPH02219233 A JP H02219233A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- temperature
- forming
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims abstract description 12
- 230000001681 protective effect Effects 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 abstract description 13
- 238000000034 method Methods 0.000 abstract description 13
- 238000005260 corrosion Methods 0.000 abstract description 5
- 230000007797 corrosion Effects 0.000 abstract description 5
- 229910000881 Cu alloy Inorganic materials 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法に関し、更に詳しく言えば、半導
体基板上に配線層を形成する方法に関し、配線層の腐食
の防止およびヒロックなどの突起物の発生の抑制を同時
に図ることができる配線層の形成方法の提供を目的とし
、 半導体基板上に導電膜と該導電膜を保護するための絶縁
膜とを順次形成する工程と、前記保護絶縁膜と導電膜と
を順次パターニングする工程と、カバー絶縁膜を第１の
温度で形成し、前記バターニングされた保護絶縁膜と導
電膜とを被覆する工程と、前記カバー絶縁膜の上に前記
第１の温度よりも高い第２の温度で層間絶縁膜を形成す
る工程とを含み構成する。
体基板上に配線層を形成する方法に関し、配線層の腐食
の防止およびヒロックなどの突起物の発生の抑制を同時
に図ることができる配線層の形成方法の提供を目的とし
、 半導体基板上に導電膜と該導電膜を保護するための絶縁
膜とを順次形成する工程と、前記保護絶縁膜と導電膜と
を順次パターニングする工程と、カバー絶縁膜を第１の
温度で形成し、前記バターニングされた保護絶縁膜と導
電膜とを被覆する工程と、前記カバー絶縁膜の上に前記
第１の温度よりも高い第２の温度で層間絶縁膜を形成す
る工程とを含み構成する。
半導体装置の製造方法に関し、更に詳しく言えば、半導
体基板上に配線層を形成する方法に関する。
体基板上に配線層を形成する方法に関する。
近時、半導体装置の微細化および多層化に伴い、配線層
の幅および、厚さも薄く形成するようになっているため
、エレクトロマイグレーションが、より発生し易くなっ
ている。このため、配線材料として、Ｍの代わりにＡＱ
／ Ｃｕ合金膜が用いられるようになっている。
の幅および、厚さも薄く形成するようになっているため
、エレクトロマイグレーションが、より発生し易くなっ
ている。このため、配線材料として、Ｍの代わりにＡＱ
／ Ｃｕ合金膜が用いられるようになっている。
〔従来の技術］
第３図は、従来例のＡＩ２／Ｃｕ合金膜からなる配線層
の形成方法を説明する断面図である。
の形成方法を説明する断面図である。
同図（ａ）に示すように、まずシリコン基板８上にシリ
コン酸化膜９、ＡＡ ／ Ｃｕ合金膜１０及びシリコン
酸化膜１１を順次形成する。
コン酸化膜９、ＡＡ ／ Ｃｕ合金膜１０及びシリコン
酸化膜１１を順次形成する。
次に、シリコン酸化膜１１をパターニングした後、パタ
ーニングされたこのシリコン酸化膜１１ａ及びＩｌｂを
マスクとして、塩素系の反応ガスによりＡＡ／Ｃｕ合金
膜１０をエツチングし、配線層としてのＭｌ／Ｃｕ合金
膜１０ａ及び１０ｂをパターニングする（同図（ｂ））
。
ーニングされたこのシリコン酸化膜１１ａ及びＩｌｂを
マスクとして、塩素系の反応ガスによりＡＡ／Ｃｕ合金
膜１０をエツチングし、配線層としてのＭｌ／Ｃｕ合金
膜１０ａ及び１０ｂをパターニングする（同図（ｂ））
。
ここで、酸化膜１１ａ及びＩｌｂを、形成した理由は、
残存した反応ガス中の塩素と半導体基板８上に付着する
水分との反応によって生成される塩酸などによって、Ａ
Ａ ／ Ｃｕ合金膜１０ａ及び１０ｂが腐食するのを防
止するためである。
残存した反応ガス中の塩素と半導体基板８上に付着する
水分との反応によって生成される塩酸などによって、Ａ
Ａ ／ Ｃｕ合金膜１０ａ及び１０ｂが腐食するのを防
止するためである。
次に、約４００ ’Ｃの温度で、ＣＶ、Ｄ法によりＰＳ
Ｇからなる層間絶縁膜１２を形成する（同図（Ｃ））。
Ｇからなる層間絶縁膜１２を形成する（同図（Ｃ））。
このとき、層間絶縁膜１２は低温でも成長できるが、４
００°Ｃの高温で成長するのは、アニーリング効果によ
りＡｌｌ ／ Ｃｕ合金膜１０ａ及び１０ｂのマイグレ
ーション耐性を強化することができるからである。
００°Ｃの高温で成長するのは、アニーリング効果によ
りＡｌｌ ／ Ｃｕ合金膜１０ａ及び１０ｂのマイグレ
ーション耐性を強化することができるからである。
しかし、従来の製造方法によれば、層間絶縁膜１２を４
００°Ｃという高温で成長するので、第２図に示すよう
にＡＡ／Ｃｕ合金膜１０ａ及びＪｏｂからヒロック１３
が発生しやすく、ヒロック１３が大きい場合には第４図
に示すように、隣接したＡＩ２／Ｃｕ合金膜１０ａ及び
１０ｂが電気的にショートしたりする問題がある。
００°Ｃという高温で成長するので、第２図に示すよう
にＡＡ／Ｃｕ合金膜１０ａ及びＪｏｂからヒロック１３
が発生しやすく、ヒロック１３が大きい場合には第４図
に示すように、隣接したＡＩ２／Ｃｕ合金膜１０ａ及び
１０ｂが電気的にショートしたりする問題がある。
本発明は、かかる問題に鑑みてなされたものであり、配
線層の腐食の防止とともに、ヒロックなどの突起物の発
生する抑制を図ることができる半導体装置の製造方法を
提供することを目的とするものである。
線層の腐食の防止とともに、ヒロックなどの突起物の発
生する抑制を図ることができる半導体装置の製造方法を
提供することを目的とするものである。
〔課題を解決するための手段］
上記課題は、半導体基板上に導電膜と該導電膜を保護す
るための絶縁膜とを順次形成する工程と、前記保護絶縁
膜と導電膜とを順次パターニングする工程と、カバー絶
縁膜を第１の温度で形成し、前記パターニングされた保
護絶縁膜と導電膜とを被覆する工程と、前記カバー絶縁
膜の上に前記第１の温度よりも高い第２の温度で層間絶
縁膜を形成する工程とを含むことを特徴とする半導体装
置の製造方法によって解決される。
るための絶縁膜とを順次形成する工程と、前記保護絶縁
膜と導電膜とを順次パターニングする工程と、カバー絶
縁膜を第１の温度で形成し、前記パターニングされた保
護絶縁膜と導電膜とを被覆する工程と、前記カバー絶縁
膜の上に前記第１の温度よりも高い第２の温度で層間絶
縁膜を形成する工程とを含むことを特徴とする半導体装
置の製造方法によって解決される。
本発明の製造方法によれば、まず最初に保護絶縁膜を導
電膜の上に形成して表面を保護しているので、パターニ
ング中、およびパターニング工程後の導電膜表面の腐食
を防止できる。更に、パターニング後に低温の第１の温
度でカバー絶縁膜を形成しているので、ヒロックの発生
を抑制することができる。
電膜の上に形成して表面を保護しているので、パターニ
ング中、およびパターニング工程後の導電膜表面の腐食
を防止できる。更に、パターニング後に低温の第１の温
度でカバー絶縁膜を形成しているので、ヒロックの発生
を抑制することができる。
第２図はこれを示す図で、本願発明者の実験により得た
ものである。すなわち、処理温度（成長温度）と、導電
膜に発生するヒロックの密度及び大きさの関係を示した
図で、導電膜としてＡｌ１ ／ Ｃｕ合金膜を用いてい
る。
ものである。すなわち、処理温度（成長温度）と、導電
膜に発生するヒロックの密度及び大きさの関係を示した
図で、導電膜としてＡｌ１ ／ Ｃｕ合金膜を用いてい
る。
図のように、処理温度が４００°Ｃ以上になると、急激
にヒロック密度が大きくなり、また大きさも１μｍ以上
になるため実用に適さなくなる。一方、本発明のように
カバー絶縁膜の形成温度３５０ ’Ｃ以下の低温にする
と、導電膜に発生するヒロックの密度は５０個／１００
０μｍ２以下、大きさが０．５μｍ以下とそれぞれ小さ
くなり、実用上、問題は生じなくなる。
にヒロック密度が大きくなり、また大きさも１μｍ以上
になるため実用に適さなくなる。一方、本発明のように
カバー絶縁膜の形成温度３５０ ’Ｃ以下の低温にする
と、導電膜に発生するヒロックの密度は５０個／１００
０μｍ２以下、大きさが０．５μｍ以下とそれぞれ小さ
くなり、実用上、問題は生じなくなる。
次にエレクトロマイグレーション耐性向上を兼ねて、比
較的高温、例えば４００°Ｃで層間絶縁膜を形成するが
、導電膜はカバー絶縁膜で被覆されているので、ヒロッ
クの更なる発生、およびカバー絶縁膜の形成のときに生
じたヒロックが更に大きくなるのを抑制できる。
較的高温、例えば４００°Ｃで層間絶縁膜を形成するが
、導電膜はカバー絶縁膜で被覆されているので、ヒロッ
クの更なる発生、およびカバー絶縁膜の形成のときに生
じたヒロックが更に大きくなるのを抑制できる。
〔実施例］
以下、図を参照しながら本発明の実施例について説明す
る。
る。
第１図は、本発明の実施例の半導体装置の製造方法を説
明する断面図である。
明する断面図である。
まず、同図（ａ）に示すように、シリコン基板１上に厚
さが約５０００人のシリコン酸化膜２、厚さが７０００
人のＭｌ／Ｃｕ合金膜３及び保護絶縁膜としての厚さが
約１０００人のシリコン酸化膜４を順次形成した後、全
面にレジスト膜５を形成する。
さが約５０００人のシリコン酸化膜２、厚さが７０００
人のＭｌ／Ｃｕ合金膜３及び保護絶縁膜としての厚さが
約１０００人のシリコン酸化膜４を順次形成した後、全
面にレジスト膜５を形成する。
次に、同図（ｂ）−に示すように、レジスト膜５をパタ
ーニングした後、これをマスクとしてシリコン酸化膜４
をエツチングする。
ーニングした後、これをマスクとしてシリコン酸化膜４
をエツチングする。
次いで、パターニングされたレジスト膜５ａとシリコン
酸化膜４ａとをマスクとして、ＢＣｌ３ガスによりＡｌ
ｌ／Ｃｕ合金ｌ１％３をエツチング除去する（同図（Ｃ
））。
酸化膜４ａとをマスクとして、ＢＣｌ３ガスによりＡｌ
ｌ／Ｃｕ合金ｌ１％３をエツチング除去する（同図（Ｃ
））。
次いで、残存したレジスト膜５ａを除去した後、ＳｉＨ
４と０２との混合ガスを用いた熱ＣＶＤ法により、全面
にカバー絶縁膜としての厚さ約１０００人のシリコン酸
化膜６を、２５０ ’Ｃの温度で形成して、ＡＩ２／Ｃ
ｕ合金膜３ａを被覆する（同図（ｄ））。
４と０２との混合ガスを用いた熱ＣＶＤ法により、全面
にカバー絶縁膜としての厚さ約１０００人のシリコン酸
化膜６を、２５０ ’Ｃの温度で形成して、ＡＩ２／Ｃ
ｕ合金膜３ａを被覆する（同図（ｄ））。
ここで、成長温度は２５０°Ｃの低温であるため、第２
図に示すように、ＡＱ／Ｃｕ合金膜３合金膜３墨大きさ
も０．３μｍ程度とそれぞれ極めて小さい。
図に示すように、ＡＱ／Ｃｕ合金膜３合金膜３墨大きさ
も０．３μｍ程度とそれぞれ極めて小さい。
次に、厚さ１μｍ程度のＰＳＧからなる層間絶縁膜７を
ＣＶＤ法により４００°Ｃの温度で、シリコン酸化膜６
の上に形成する。
ＣＶＤ法により４００°Ｃの温度で、シリコン酸化膜６
の上に形成する。
このとき、ＡＱ ／ Ｃ ｕ合金膜３ａは４ ０ ０
”Ｃの高温にさらされるが、シリコン酸化膜６によって
被覆されているので、ＡＩ２／Ｃｕ合金膜３ａのヒロッ
クの発生、およびシリコン酸化膜６の形成のときに生じ
たヒロックが更に大きくなるのを抑制できる。
”Ｃの高温にさらされるが、シリコン酸化膜６によって
被覆されているので、ＡＩ２／Ｃｕ合金膜３ａのヒロッ
クの発生、およびシリコン酸化膜６の形成のときに生じ
たヒロックが更に大きくなるのを抑制できる。
また、Ｍｌ ／ Ｃ ｕ合金膜３ａは、４００°Ｃのア
ニーリング効果によってマイグレーション耐性も強化さ
れる。
ニーリング効果によってマイグレーション耐性も強化さ
れる。
なお、上記の実施例では低温の熱ＣＶＤ法を用いてシリ
コン酸化膜６を形成する場合について説明したが、プラ
ズマＣＶＤ法やスパッタ法でもよい。
コン酸化膜６を形成する場合について説明したが、プラ
ズマＣＶＤ法やスパッタ法でもよい。
また、保護ｉ縁膜およびカバー絶縁膜としてシリコン酸
化膜４及び６を用いているが、シリコン窒化膜などでも
よい。更にＡＩ２／Ｃｕ合金膜３の代わりに、その他の
Ａ２合金膜や導電膜でもよい。更に、層間絶縁膜７とし
てＰＳＧ膜の代わりにその他の絶縁膜を用いることもで
きる。
化膜４及び６を用いているが、シリコン窒化膜などでも
よい。更にＡＩ２／Ｃｕ合金膜３の代わりに、その他の
Ａ２合金膜や導電膜でもよい。更に、層間絶縁膜７とし
てＰＳＧ膜の代わりにその他の絶縁膜を用いることもで
きる。
以上のように、本発明の半導体装置の製造方法によれば
、配線層としての導電膜の上に保護絶縁膜を形成し、そ
の後、導電膜をパターニングした後、低温の第１の温度
でカバー絶縁膜を形成しているので、導電膜に発生する
ヒロックの密度を減少でき、かつ、その大きさも小さく
できる。
、配線層としての導電膜の上に保護絶縁膜を形成し、そ
の後、導電膜をパターニングした後、低温の第１の温度
でカバー絶縁膜を形成しているので、導電膜に発生する
ヒロックの密度を減少でき、かつ、その大きさも小さく
できる。
また、その後、導電膜のアニーリングをかねて、高温で
層間絶縁膜を形成するとき、導電膜は前記カバー絶縁膜
によって被覆されているので、ヒロックが更に発生する
のを抑制でき、かつカバー絶縁膜の形成のときに生じた
ヒロックが更に大きくなるのを抑制できる。
層間絶縁膜を形成するとき、導電膜は前記カバー絶縁膜
によって被覆されているので、ヒロックが更に発生する
のを抑制でき、かつカバー絶縁膜の形成のときに生じた
ヒロックが更に大きくなるのを抑制できる。
第１図は、本発明の実施例の半導体装置の製造方法を説
明する断面図、 第２図は、ヒロックの密度および大きさと処理温度との
関係を示す図、 第３図は、従来例の半導体装置の製造方法を説明する図
、 第４図は、従来例の問題点を説明する断面図である。 （符号の説明） １、８・・・シリコン基板、 ２、４．４ａ，６，９，１１，Ｉｌａ １ｌｂ−・・
シリコン酸化膜、 ３ 、 １ ０ ａ 、 １ ０ ｂ −ＡＱ／Ｃ
ｕ合金膜、５・・・レジスト膜、 ７、１２・・・層間絶縁膜、 １３ａ，１３ｂ・・・ヒロック。 代理人弁理士 岡 本 啓 三 （ｕ＋ｒｆ）ぶＳＹ乙八へ口］ （ｚＬＵｒｆＯ（Ｘ）ｌ／１１） 銅層ふ千萎に乙Ａ％口口 ＼
明する断面図、 第２図は、ヒロックの密度および大きさと処理温度との
関係を示す図、 第３図は、従来例の半導体装置の製造方法を説明する図
、 第４図は、従来例の問題点を説明する断面図である。 （符号の説明） １、８・・・シリコン基板、 ２、４．４ａ，６，９，１１，Ｉｌａ １ｌｂ−・・
シリコン酸化膜、 ３ 、 １ ０ ａ 、 １ ０ ｂ −ＡＱ／Ｃ
ｕ合金膜、５・・・レジスト膜、 ７、１２・・・層間絶縁膜、 １３ａ，１３ｂ・・・ヒロック。 代理人弁理士 岡 本 啓 三 （ｕ＋ｒｆ）ぶＳＹ乙八へ口］ （ｚＬＵｒｆＯ（Ｘ）ｌ／１１） 銅層ふ千萎に乙Ａ％口口 ＼
Claims (1)
- 【特許請求の範囲】 半導体基板上に導電膜と該導電膜を保護するための絶縁
膜とを順次形成する工程と、 前記保護絶縁膜と導電膜とを順次パターニングする工程
と、 カバー絶縁膜を第１の温度で形成し、前記パターニング
された保護絶縁膜と導電膜とを被覆する工程と、 前記カバー絶縁膜の上に前記第１の温度よりも高い第２
の温度で層間絶縁膜を形成する工程とを含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4126389A JPH02219233A (ja) | 1989-02-20 | 1989-02-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4126389A JPH02219233A (ja) | 1989-02-20 | 1989-02-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02219233A true JPH02219233A (ja) | 1990-08-31 |
Family
ID=12603565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4126389A Pending JPH02219233A (ja) | 1989-02-20 | 1989-02-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02219233A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0681327A2 (en) * | 1994-04-28 | 1995-11-08 | Xerox Corporation | Dual dielectric capping layers for hillock suppression in metal layers in thin film structures |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58222538A (ja) * | 1982-06-21 | 1983-12-24 | Hitachi Ltd | アルミニウム配線形成法 |
| JPS5954243A (ja) * | 1982-09-21 | 1984-03-29 | Nec Corp | 半導体集積回路装置 |
| JPS61154047A (ja) * | 1984-12-26 | 1986-07-12 | Nec Corp | 半導体装置の製造方法 |
-
1989
- 1989-02-20 JP JP4126389A patent/JPH02219233A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58222538A (ja) * | 1982-06-21 | 1983-12-24 | Hitachi Ltd | アルミニウム配線形成法 |
| JPS5954243A (ja) * | 1982-09-21 | 1984-03-29 | Nec Corp | 半導体集積回路装置 |
| JPS61154047A (ja) * | 1984-12-26 | 1986-07-12 | Nec Corp | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0681327A2 (en) * | 1994-04-28 | 1995-11-08 | Xerox Corporation | Dual dielectric capping layers for hillock suppression in metal layers in thin film structures |
| EP0681327A3 (en) * | 1994-04-28 | 1997-02-05 | Xerox Corp | Double dielectric covering layer to suppress protuberances in the metallic layers of thin film structures. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100255663B1 (ko) | 알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법 | |
| JP2004172150A (ja) | 積層構造配線の製造方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07135188A (ja) | 半導体装置の製造方法 | |
| JPH11145279A (ja) | 窒化シリコン保護膜のピンホール除去方法 | |
| JPH02219233A (ja) | 半導体装置の製造方法 | |
| US20030186074A1 (en) | Metal electrode using molybdenum-tungsten alloy as barrier layers and the fabrication method of the same | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| JPH07263426A (ja) | 積層配線のドライエッチング方法 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| JPS6197826A (ja) | 半導体装置の製造方法 | |
| JPH0945770A (ja) | 半導体装置及びその製造方法 | |
| JPH11238732A (ja) | 配線構造およびボンディングパッド開口の形成法 | |
| JP2661355B2 (ja) | 半導体装置の製造方法 | |
| JP3263481B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3418162B2 (ja) | ＴｉＮおよびＳｉＯ２材料のエッチング方法およびターミナル・ビアの形成方法 | |
| JPH10223753A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| KR970007437B1 (ko) | 반도체소자의 제조방법 | |
| JPH0745613A (ja) | 銅配線層構造体の保護膜形成方法 | |
| JP2003045873A (ja) | 配線の形成方法及び薄膜トランジスタの製造方法 | |
| JPH08335582A (ja) | 半導体装置及びその製造方法 | |
| JPH07335646A (ja) | 配線構造及び配線構造の製造方法 | |
| JPH04171825A (ja) | 半導体素子の製造方法 | |
| JPS59189657A (ja) | 半導体装置の製造方法 |