JPH08335582A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH08335582A
JPH08335582A JP13905395A JP13905395A JPH08335582A JP H08335582 A JPH08335582 A JP H08335582A JP 13905395 A JP13905395 A JP 13905395A JP 13905395 A JP13905395 A JP 13905395A JP H08335582 A JPH08335582 A JP H08335582A
Authority
JP
Japan
Prior art keywords
gas
copper
semiconductor device
conductor
based gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13905395A
Other languages
English (en)
Inventor
Kenichi Takeda
健一 武田
Hiroshi Miyazaki
博史 宮崎
Kenji Hinode
憲治 日野出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13905395A priority Critical patent/JPH08335582A/ja
Publication of JPH08335582A publication Critical patent/JPH08335582A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】微細な銅もしくは銅合金配線を有する半導体装
置及びその製造方法を提供する。 【構成】半導体素子が形成された基体301上に絶縁膜
201,第1の接着層101,銅膜102,区画壁10
3,第2の銅膜102A,第2の接着層101Aを形成
した後、フォトリソグラフィー法及びドライエッチング
法により、所望のパターニングされた導電体を得る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、低抵抗の微細配線とし
て好適な銅もしくは銅合金配線を有する半導体装置及び
その製造方法に関する。
【0002】
【従来の技術】LSI(大規模集積回路)の配線材料と
して、アルミニウムまたはアルミニウム合金が主流であ
る。しかしアルミニウムは融点が低く(660℃)、耐
マイグレーション性に劣るため、LSIの高集積化,高
速化に対応困難である。
【0003】銅はアルミニウムより融点が高く(108
3℃)、電気抵抗も小さいため(バルク値でアルミニウ
ムの約2/3)、次世代LSI用配線材料として有力視
されている。しかし、銅配線の実現には解決すべき問題
がいくつか残されており、その一つに微細加工の実現が
ある。銅配線の微細加工方法として、例えば、第22回
固体素子コンファレンスのエクステンデッド・アブスト
ラクト(1990年)215ページから218ページ(E
xtended Abstracts of the 22nd Conferenceon Solid
State Devices and Materials(1990)pp.215−
218, K. OhnoM. Sato Y. Arita,“High Rate Reacti
ve Ion Etching of Copper Films inSiCl4,N2
Cl2 and NH3 Mixture”)には、エッチングガスとし
て塩素系ガス(四塩化珪素ガス,塩素ガス)と窒素系ガ
ス(窒素ガス,アンモニアガス)を用い、280℃で高温
ドライエッチングを行う方法が記載されている(図
2)。この方法では四塩化珪素と窒素系ガスが反応して
加工中の銅配線側面に窒化珪素が生成し、異方性加工を
可能にしている。しかし同時に、銅配線側面に生成した
窒化珪素により配線幅が設計値よりも大きくなり、微細
化には適さない。
【0004】この問題点を解決する技術が、アプライド
・フィジックス・レター63号(1993年)2703
ページから2704ページ(Applied Physics Letter,
63(19)(1993)pp.2803−2704, N. Hoso
i and Y. Ohshita,“Low−temperature plasma etching
of Cu films using infrared radiation”)に記してあ
る。この方法はエッチングガスとして塩素ガスを用い赤
外線ランプによる光励起を用いているため、配線側壁へ
の窒化珪素等の付着物がなくとも微細加工を可能にして
いる。
【0005】
【発明が解決しようとする課題】しかし、上記のように
塩素ガスのみを用いてドライエッチングする方法では、
銅配線が塩素イオンや塩素ラジカルに直接曝される問題
点がある。特に銅配線の結晶粒界は結晶粒内に比べエッ
チングされやすいため、配線の欠けやはがれの生じるお
それがある(図2)。
【0006】本発明の目的は、良好な加工形状を有し、
信頼性の高い微細な銅もしくは銅合金配線およびその製
造方法を提供することにある。
【0007】
【課題を解決するための手段】上記目的を達成するた
め、本発明は半導体素子を有する基体上に形成された絶
縁膜直上に導電体を形成する際に、導電体中の銅もしく
は銅合金層に膜厚方向に1または複数の区画壁を設け
る。
【0008】また、半導体素子を有する基体上に形成さ
れた絶縁膜直上に導電体を形成する際に、前記導電体中
の銅もしくは銅合金層を異種ガスを添加したアルゴンガ
スを用いてスパッタリング法によって形成する。
【0009】
【作用】上記のように導電体中の銅もしくは銅合金層に
膜厚方向に1または複数の区画壁を設ければ、銅もしく
は銅合金層を構成する結晶粒の粒径が微細になるので、
塩素ガスを用いて導電体をエッチングしてもパターニン
グされた導電体に欠けが生じにくい。また、万一パター
ニングされた導電体の一部に欠けが生じても、欠けは区
画壁を越えて広がることがないので、導電体の断線やは
がれを防ぐ作用がある。
【0010】また、導電体中の銅もしくは銅合金層を形
成する際に、異種ガスを添加したアルゴンガスを用いて
スパッタリング法により形成すると、銅もしくは銅合金
層を構成する結晶粒の粒径が微細になるので、塩素ガス
を用いて導電体をエッチングしてもパターニングされた
導電体に欠けやはがれが生じにくい。
【0011】
【実施例】
<実施例1>図1は本発明の半導体素子の別の実施例の
製造工程の概略を示す。以下順を追って説明する。半導
体素子が形成された基体301上に膜厚200nmの酸
化シリコンなどの絶縁膜201が形成されている。一般
的に、銅膜と絶縁膜の接着性は低いので、絶縁膜201
の上に膜厚50nmのタングステンからなる第1の接着
層101が形成されている。接着層101上に膜厚25
0nmの銅膜102,膜厚10nmのマグネシウムから
なる区画壁103,膜厚250nmの第2の銅膜102
A,膜厚50nmの第2の接着層101Aが形成されて
いる(a)。所望のパターンを得るために、フォトリソ
グラフィー法を用いて所望のパターンをエッチングマス
ク202に転写し、塩素ガスを用いてRFプラズマエッ
チング装置にてドライエッチングを行い(b)、所望の
パターニングされた導電体を得る(c)。
【0012】このように銅膜102と第2の銅膜102
Aとの間にマグネシウムからなる区画壁103を形成す
ると、区画壁103を設けない場合と比較して結晶粒径
が1/3から1/2となり、従来に比べドライエッチン
グ後の銅膜の欠けを効果的に抑止でき、微細なパターニ
ングされた導電体が得られる。
【0013】マグネシウム膜の膜厚が5nm未満である
と、エッチングマスク202の形成時や、ドライエッチ
ング中にマグネシウムが銅膜102や第2の銅膜102
Aに吸収されて、銅結晶粒の粒径を小さくする効果がな
くなり、マグネシウム膜厚が20nm以上では、銅結晶
粒の粒径を小さくする効果はほぼ飽和する。
【0014】またマグネシウム膜厚が銅膜102の膜厚
と第2の銅膜102Aの膜厚の合計の1/20以下であ
ると、成膜後の熱処理によってマグネシウム原子が銅膜
102、第2の銅膜102A中に溶けてマグネシウム膜が
消失することもあるが、それでも銅結晶粒の粒径を小さ
くする効果はある。
【0015】上記の実施例では、区画壁103としてマ
グネシウムを用いたが、マグネシウムのかわりにアルミ
ニウム,シリコン,スカンジウム,チタン,バナジウ
ム,クロム,ニッケル,亜鉛,ジルコニウム,ニオブ,
錫,ハフニウム,タンタル,タングステンのいずれか、
またはこれを主成分とする化合物,合金、または銅化合
物,銅合金でも同様の効果が得られる。特に、タングス
テンやタンタルは銅膜中に溶けないので、区画壁103
の膜厚を5nm未満にしても銅結晶粒の粒径を小さくす
る効果がある。
【0016】また本実施例では区画壁を一つ設けたが、
区画壁を複数にしても同様の効果が得られる。特に区画
壁によって挟まれた銅膜の膜厚が400nmを超える場
合には、銅膜の間に区画壁を増やし区画壁によって挟ま
れた銅膜の膜厚を400nm以下にすると、欠けの広が
りを効果的に抑止できる。
【0017】さらに本実施例において、導電体をパター
ニング後450℃で30分アニールすると銅結晶が粒成
長する場合もあるが、それでもパターニングされた導電
体の信頼性は低下することはなく、結晶粒界が減るため
にむしろ電気抵抗が下がる効果がある。
【0018】<実施例2>図3は本発明の半導体素子の
別の実施例の製造工程の概略を示す。以下順を追って説
明する。
【0019】半導体素子が形成された基体301上に膜
厚200nmの酸化シリコンなどの絶縁膜201が形成
されており、絶縁膜201上には膜厚50nmのタング
ステンからなる第1の接着層101が形成されている。
この第1の接着層101上に膜厚250nmの銅膜10
2を形成した後、銅膜102表面を窒素プラズマに曝し
て銅膜192表面に窒化された領域102Bを形成した
後(a)、膜厚250nmの第2の銅膜102A,膜厚
50nmの第2の接着層101Aを形成する(b)。フ
ォトリソグラフィー法及び塩素ガスを用いたドライエッ
チング法により、所望のパターニングされた導電体を得
る(c)。
【0020】このように銅膜102と第2の銅膜102
Aとの間に銅膜が窒化された領域102Bを形成する
と、銅膜102と第2の銅膜102Aとの間で結晶の連
続性が崩れるので、銅膜が窒化された領域102Bを設
けない場合と比較して結晶粒径が約1/2となり、従来
に比べドライエッチング後の銅膜の欠けを効果的に抑止
でき、微細なパターニングされた導電体が得られる。
【0021】成膜後の熱工程によって、銅膜が窒化され
た領域102Bが消失することもあるが、それでも銅結
晶粒の粒径を小さくする効果はある。
【0022】本実施例では、銅膜102と第2の銅膜1
02Aとの間で結晶の連続性を崩すために窒素ガスのプ
ラズマを用いたが、窒素ガスのプラズマのかわりに窒素
ガス,酸素ガス,酸化窒素系ガス,弗化窒素系ガス,酸
化炭素系ガス,弗化炭素系ガス,酸化水素系ガス,弗化
水素系ガス,炭化水素系ガスの何れか、またはこれを主
成分とする混合ガス、それらのガスのプラズマもしくは
それらのガスにアルゴンガスを添加したガスのプラズマ
でも同様の効果が得られる。
【0023】また本実施例では銅膜成膜の中断及び窒素
プラズマへの曝露を1度だけ行ったが、成膜の中断及び
プラズマへの曝露を複数回行っても同様の効果が得られ
る。
【0024】さらに本実施例で、導電体のパターニング
後に450℃で30分のアニールを行うと銅結晶が粒成
長する場合もあるが、それでもパターニングされた導電
体の信頼性は低下することはなく、結晶粒界が減るため
にむしろ電気抵抗が下がる効果がある。
【0025】<実施例3>図4は本発明の半導体素子の
一実施例の製造工程の概略を示す。以下順を追って説明
する。半導体素子が形成された基体301上に膜厚20
0nmの酸化シリコンなどの絶縁膜201,膜厚50n
mのタングステンからなる第1の接着層101が形成さ
れている。この接着層101上にスパッタ法で膜厚50
0nmの銅膜102を形成するが、その際にアルゴンガ
ス中に2%の窒素ガスを添加した混合ガスを用いてスパ
ッタを行う(a)。銅膜102をパターニングするため
に、膜厚50nmのタングステンからなる第2の接着層
101Aとエッチングマスク202を形成し、フォトリ
ソグラフィー法を用いて所望のパターンをエッチングマ
スクに転写し、塩素ガスを用いてRFプラズマエッチン
グ装置にてドライエッチングを行い(b)、所望のパタ
ーニングされた導電体を得る(c)。
【0026】このようにスパッタ法を用いて銅膜102
を成膜するときに、アルゴンガス中に2%の窒素ガスを
添加すると、銅膜102を構成する銅結晶粒の粒径が窒
素を添加しないとき(平均粒径=約200nm)の約1
/3であり、従来に比してドライエッチング後の銅膜の
欠けを効果的に抑止でき微細なパターニングされた導電
体が得られる。
【0027】アルゴンガス中への窒素ガスの添加量を
0.01% 以下とすると、銅結晶粒の粒径を小さくする
効果がなくなり、窒素ガスの添加量が10%以上とする
と、銅結晶粒の粒径を小さくする効果はほぼ飽和する。
【0028】この実施例では、アルゴンガスへの添加元
素として窒素ガスを用いたが、窒素ガスのかわりに酸素
ガス,酸化窒素系ガス,酸化炭素系ガス,酸化水素系ガ
ス,炭化水素系ガスの何れか、またはこれを主成分とす
るガスでも同様の効果が得られる。
【0029】また本実施例において、導電体をパターニ
ングした後、450℃で30分アニールすると銅結晶が
粒成長する場合もあるが、それでもパターニングされた
導電体の信頼性は低下することはなく、結晶粒界が減る
ためにむしろ電気抵抗が下がる効果がある。
【0030】
【発明の効果】本発明によれば、銅または銅合金配線を
塩素ガスを用いてドライエッチングしても、銅または銅
合金配線への欠けやはがれの発生を効果的に抑止でき
る。さらに銅または銅合金配線をパターニングした後に
熱処理を行うと銅結晶が大粒径化するがその場合でも信
頼性に問題はなく、結晶粒界が減少するので電気抵抗が
下がる効果が得られる。
【図面の簡単な説明】
【図1】実施例1における本発明の半導体素子の製造工
程の断面図。
【図2】従来方法による半導体素子の斜視図。
【図3】実施例2における本発明の半導体素子の製造工
程の断面図。
【図4】実施例3における本発明の半導体素子の製造工
程の断面図。
【符号の説明】
101…第1の接着層、102…銅膜、102A…第2
の銅膜、102B…銅膜の窒化された領域、103…区
画壁、201…絶縁膜、202…エッチングマスク、3
01…半導体素子の形成された基体。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】半導体素子が形成された基体上に形成され
    た絶縁膜と、前記絶縁膜上に直接形成された導電体にお
    いて、前記導電体中の銅もしくは銅合金層の膜厚方向に
    1または複数の区画壁が設けられていることを特徴とす
    る半導体装置。
  2. 【請求項2】半導体素子が形成された基体上に絶縁膜を
    形成する工程と、前記絶縁膜直上への導電体の形成に際
    し、前記導電体中の第1の銅もしくは銅合金層を形成し
    た後、区画壁及び第2の銅もしくは銅合金層を所望の回
    数形成する工程を有することを特徴とする半導体装置の
    製造方法。
  3. 【請求項3】請求項2において、前記区画壁はマグネシ
    ウム,アルミニウム,シリコン,スカンジウム,チタ
    ン,バナジウム,クロム,ニッケル,亜鉛,ジルコニウ
    ム,ニオブ,錫,ハフニウム,タンタル,タングステン
    のいずれか、またはこれを主成分とする化合物,合金、
    または前記区画壁に隣接する銅もしくは銅合金層とは成
    分を異にする銅を主成分とする化合物または合金である
    半導体装置。
  4. 【請求項4】請求項2において、前記区画壁はマグネシ
    ウム,アルミニウム,シリコン,スカンジウム,チタ
    ン,バナジウム,クロム,ニッケル,亜鉛,ジルコニウ
    ム,ニオブ,錫,ハフニウム,タンタル,タングステン
    のいずれか、またはこれを主成分とする化合物,合金、
    または前記区画壁に隣接する銅もしくは銅合金層とは成
    分を異にする銅を主成分とする化合物または合金である
    半導体装置の製造方法。
  5. 【請求項5】半導体素子が形成された基体上に絶縁膜を
    形成する工程と、前記絶縁膜直上への導電体の形成に際
    し、前記導電体中の銅もしくは銅合金層の形成を1また
    は複数回中断し、前記銅もしくは銅合金層表面をガスま
    たはプラズマに曝す工程を有することを特徴とする半導
    体装置の製造方法。
  6. 【請求項6】請求項5において、前記ガスは窒素ガス,
    酸素ガス,酸化窒素系ガス,弗化窒素系ガス,酸化炭素
    系ガス,弗化炭素系ガス,酸化水素系ガス,弗化水素系
    ガス,炭化水素系ガスの何れか、またはこれを主成分と
    するガスであり、前記プラズマは前記ガスもしくは前記
    ガスにアルゴンガスを添加した混合ガスのプラズマであ
    る半導体装置の製造方法。
  7. 【請求項7】半導体素子が形成された基体上に絶縁膜を
    形成する工程と、前記絶縁膜直上への導電体の形成に際
    し、前記導電体中の銅もしくは銅合金層を異種ガスを添
    加したアルゴンガスを用いてスパッタリング法により形
    成する工程を有することを特徴とする半導体装置の製造
    方法。
  8. 【請求項8】請求項7において、前記異種ガスは窒素ガ
    ス,酸素ガス,酸化窒素系ガス,酸化炭素系ガス,酸化
    水素系ガス,炭化水素系ガスの何れか、またはこれを主
    成分とするガスである半導体装置の製造方法。
JP13905395A 1995-06-06 1995-06-06 半導体装置及びその製造方法 Pending JPH08335582A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13905395A JPH08335582A (ja) 1995-06-06 1995-06-06 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13905395A JPH08335582A (ja) 1995-06-06 1995-06-06 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH08335582A true JPH08335582A (ja) 1996-12-17

Family

ID=15236388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13905395A Pending JPH08335582A (ja) 1995-06-06 1995-06-06 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH08335582A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014082461A (ja) * 2012-10-17 2014-05-08 Cree Inc 半導体ダイにおけるストレス低減バリア副層の使用

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014082461A (ja) * 2012-10-17 2014-05-08 Cree Inc 半導体ダイにおけるストレス低減バリア副層の使用
US9269662B2 (en) 2012-10-17 2016-02-23 Cree, Inc. Using stress reduction barrier sub-layers in a semiconductor die

Similar Documents

Publication Publication Date Title
US5529954A (en) Method of diffusing a metal through a silver electrode to form a protective film on the surface of the electrode
US4337476A (en) Silicon rich refractory silicides as gate metal
JPH01252763A (ja) 金属珪化物形成方法
JPS63275114A (ja) 基板上に低応力耐火金属層を形成する方法
US5003375A (en) MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode
JPS6064431A (ja) 半導体構成体上の耐火金属膜をエツチングする方法
EP1401015A1 (en) Selective dry etching of tantalum and tantalum nitride
JPH06181212A (ja) 半導体装置の製造方法
JPH088347B2 (ja) 室温で生成しうる銅−半導体複合体及びその形成方法
JP2534434B2 (ja) 耐酸化性化合物およびその製造方法
JP2002203857A (ja) 半導体装置およびその製造方法
JPH10209156A (ja) 半導体装置及びその形成方法
JPH08335582A (ja) 半導体装置及びその製造方法
JP2701773B2 (ja) エッチング方法
JPH0945688A (ja) 配線構造及びその形成方法
JPS61242039A (ja) 半導体装置
JPH07263426A (ja) 積層配線のドライエッチング方法
JP3357782B2 (ja) 半導体装置の製造方法
JPH10289885A (ja) 半導体装置およびその製造方法
JP3249196B2 (ja) 半導体装置の製造方法
JP3190094B2 (ja) 半導体装置の製造方法
JPH0642484B2 (ja) 半導体装置の製造方法
JPH05102156A (ja) 半導体装置
JP2661355B2 (ja) 半導体装置の製造方法
JPH05182937A (ja) ドライエッチング方法