JPS58209265A - 発光ダイオ−ドアレイ装置 - Google Patents
発光ダイオ−ドアレイ装置Info
- Publication number
- JPS58209265A JPS58209265A JP57093495A JP9349582A JPS58209265A JP S58209265 A JPS58209265 A JP S58209265A JP 57093495 A JP57093495 A JP 57093495A JP 9349582 A JP9349582 A JP 9349582A JP S58209265 A JPS58209265 A JP S58209265A
- Authority
- JP
- Japan
- Prior art keywords
- led
- elements
- light emitting
- led elements
- trimming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/024—Details of scanning heads ; Means for illuminating the original
- H04N1/032—Details of scanning heads ; Means for illuminating the original for picture information reproduction
- H04N1/036—Details of scanning heads ; Means for illuminating the original for picture information reproduction for optical reproduction
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Led Devices (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
- Led Device Packages (AREA)
- Dot-Matrix Printers And Others (AREA)
- Projection-Type Copiers In General (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は発光ダイオードアレイ装置に関し、特に電子写
真式プリンタの光書込みヘッドに適した発光ダイオード
アレイ装置に関する。
真式プリンタの光書込みヘッドに適した発光ダイオード
アレイ装置に関する。
電子写真式プリンタの光書込みヘッド等に用いられる発
光ダイオード（以下「ＬＥＤ」と呼ぶ）アレイは第１図
に示すような駆動方式で駆動される。図において、ウェ
ハチップ上に形成されたＬＥＤアレイ１０内にはカソー
ドを共通にした複数個のＬＥＤ素子Ｄ１、Ｄ２、‥‥Ｄ
ｎが配列されている。１２は駆動回路で複数個の駆動ト
ランジスタＱ１、Ｑ２、‥‥Ｑｎで構成され、駆動トラ
ンジスタの夫々のベース端子Ｔ１、Ｔ２、‥‥Ｔｎに画
像情報に応じた入力信号を与えて対応するＬＥＤ素子を
選択的に駆動して発光させる。１４は電流制限回路で電
流制限手段として働く抵抗素子Ｒ１、Ｒ２、‥‥Ｒｎが
配列されており、夫々対応するＬＥＤ素子Ｄ１、Ｄ２、
‥‥Ｄｎのアノードに接続されて駆動回路１２からの駆
動電流を制限する。
光ダイオード（以下「ＬＥＤ」と呼ぶ）アレイは第１図
に示すような駆動方式で駆動される。図において、ウェ
ハチップ上に形成されたＬＥＤアレイ１０内にはカソー
ドを共通にした複数個のＬＥＤ素子Ｄ１、Ｄ２、‥‥Ｄ
ｎが配列されている。１２は駆動回路で複数個の駆動ト
ランジスタＱ１、Ｑ２、‥‥Ｑｎで構成され、駆動トラ
ンジスタの夫々のベース端子Ｔ１、Ｔ２、‥‥Ｔｎに画
像情報に応じた入力信号を与えて対応するＬＥＤ素子を
選択的に駆動して発光させる。１４は電流制限回路で電
流制限手段として働く抵抗素子Ｒ１、Ｒ２、‥‥Ｒｎが
配列されており、夫々対応するＬＥＤ素子Ｄ１、Ｄ２、
‥‥Ｄｎのアノードに接続されて駆動回路１２からの駆
動電流を制限する。
従来はＬＥＤアレイ１０は例えばＧａＡｓＰ気相エピタ
キシャルウェハや液相エピタキシャルウェハチップ上に
形成されるが、電子写真式プリンタの光書込みヘッドに
使用する場合、ＬＥＤ素子の発光部のスポットサイズは
０．０５〜０．１ｍｍ程度が要求されるとともに、発光
光量も最低で２〜１０μＷ程度が必要とされ、駆動電流
密度も数〜数十Ａ／ｃｍ２と大きくなるためにＬＥＤア
レイ１０のみが単独にセラミックスやプラスチックの１
つのパッケージに収納されていた。そのため、パッケー
ジの外部から駆動回路１・２と電流制限回路１４とによ
りＬＥＤアレイ１０を駆動しなければならず、回路接続
が複雑となり全体の寸法が大きくなるという問題があっ
た。
キシャルウェハや液相エピタキシャルウェハチップ上に
形成されるが、電子写真式プリンタの光書込みヘッドに
使用する場合、ＬＥＤ素子の発光部のスポットサイズは
０．０５〜０．１ｍｍ程度が要求されるとともに、発光
光量も最低で２〜１０μＷ程度が必要とされ、駆動電流
密度も数〜数十Ａ／ｃｍ２と大きくなるためにＬＥＤア
レイ１０のみが単独にセラミックスやプラスチックの１
つのパッケージに収納されていた。そのため、パッケー
ジの外部から駆動回路１・２と電流制限回路１４とによ
りＬＥＤアレイ１０を駆動しなければならず、回路接続
が複雑となり全体の寸法が大きくなるという問題があっ
た。
また前述のような高電流密度で発光させるために、各々
のＬＥＤ素子で発光光量が著しく異なって（±３５％程
度）しまっていた。電子写真式プリンタの光書込みヘッ
ドとして使用する場合にはＬＥＤ素子の発光光量のバラ
ツキは±１５％以内であり、さらに精度が要求される場
合は±５％以内にし。なければならないこのため、ＬＥ
Ｄ素子間の発光光量のバラツキを補正し、発光光量を一
様にするよう外部回路で制御する必要があった。
のＬＥＤ素子で発光光量が著しく異なって（±３５％程
度）しまっていた。電子写真式プリンタの光書込みヘッ
ドとして使用する場合にはＬＥＤ素子の発光光量のバラ
ツキは±１５％以内であり、さらに精度が要求される場
合は±５％以内にし。なければならないこのため、ＬＥ
Ｄ素子間の発光光量のバラツキを補正し、発光光量を一
様にするよう外部回路で制御する必要があった。
その補正の方法として、ＬＥＤ素子の発光光量のバラツ
キをＬＥＤ素子の発光時間（駆動時間）で補正制御する
ものが提案されている。例えば、第１図においてＬＥＤ
素子Ｄ２の発光光量がＬＥＤ素子Ｄ１のそれの４／３倍
にして発光光量のバラツキを少なくするものである。し
かし、このような方法は駆動時間を補正するための複雑
な回路が必要であり高価となる。
キをＬＥＤ素子の発光時間（駆動時間）で補正制御する
ものが提案されている。例えば、第１図においてＬＥＤ
素子Ｄ２の発光光量がＬＥＤ素子Ｄ１のそれの４／３倍
にして発光光量のバラツキを少なくするものである。し
かし、このような方法は駆動時間を補正するための複雑
な回路が必要であり高価となる。
本発明は上述の問題点に鑑みてなせれたもので、ＬＥＤ
素子間の発光特性のばらつきが補正されていて、しかも
小形で取扱いに簡便な発光ダイオードアレイ装置を提供
することを目的とする。
素子間の発光特性のばらつきが補正されていて、しかも
小形で取扱いに簡便な発光ダイオードアレイ装置を提供
することを目的とする。
本発明の特徴は、ＬＥＤアレイと電流制限手段のアレイ
とを一体に構成し、単一のパッケージに収納可能とした
点にある。
とを一体に構成し、単一のパッケージに収納可能とした
点にある。
以下本発明について付図を参照しながら説明する。第２
図は本発明になる発光ダイオードアレイ装置の実施例を
示す平面図であり、第３図は第２図の線ＩＩＩ‐ＩＩＩ
に沿って矢印の方向に見た断面図である。第２図または
第３図において、発光ダイオードアレイ装置１００では
セラミックスの共通基板２０上にＧａＡｓＰ系の気相成
長法（ＶＰＥ）によるウェハチップ２２が実装されてい
る。ウェハチップ２２には拡散による公知の方法で複数
個のＰＮ接合が形成され、これにより直線上に２列に配
列された複数個のＬＥＤ素子Ｄ１、Ｄ２、‥‥Ｄｎ‥が
上面に作り込まれている。ウェハチップ２２の共通基板
２０側下面には共通カソード電極２４が設けられ、その
反対側の上面には各ＬＥＤ素子毎にＣｒ‐Ａｕ材のアノ
ード電極（例えば２６）が設けられている。アノード電
極の各々には１辺が２５〜５０μｍ程度の短形の開口部
（例えば２７）が穿設され、発光部を構成している。本
実施例では発光部は短形としたが、直径が５０μｍ程度
の円形状でもかまわない。発光部の配置間隔は同列上で
は２００μｍであるが、２列設けてチドリ状配置にして
実質的な間隔を１００μｍとしている。共通基板２０上
のウェハチップ２２の長手方向に沿った両側には電流制
限手段として働く複数個の厚膜抵抗素子Ｒ１、Ｒ２、‥
‥Ｒｎ、‥がＬＥＤ素子Ｄ１、Ｄ２、‥‥Ｄｎ、‥に夫
々対応して配列されている。各抵抗素子は両端に配線用
電極２８、２９をゆうしており、ＬＥＤ素子に近い一方
の電極２８と、それに対応するＬＥＤ素子のアノード電
極とはボンディングワイヤ３０で電気的に接続されてい
る。各抵抗素子の塗布抵抗体は、対応するＬＥＤ素子の
発光特性に合わせて、例えば後述するレーザトリミング
装置により長手方向にトリミングされ抵抗値が補正され
ている。このように共通基板２０上にウェハチップ２２
と抵抗素子Ｒ１、Ｒ２、‥‥Ｒｎ‥とを配設して一体構
成とした後、上面全体を図示しないセラミックスまたは
プラスチックのパッケージで封入する。すなわち、パッ
ケージ内にＬＥＤアレイと電流制限用抵抗素子とが収納
される。この際、各抵抗素子の他方の配線用電極２９と
ウェハチップ２２の共通のカソード電極２４とは延長さ
れ駆動回路（第１図の１２）に接続されるようにパッケ
ージの外部に端子として引出される。なお必要に応じて
、基板２９は積層構造とすることもできる。基板２０の
下面にはアルミニウム製の放熱器（ヒートシンク）３２
を取付け、ウェハチップ２２と抵抗素子Ｒ１、Ｒ２、‥
‥Ｒｎ‥との両方のヒートシンクを兼ねるようになって
いる。
図は本発明になる発光ダイオードアレイ装置の実施例を
示す平面図であり、第３図は第２図の線ＩＩＩ‐ＩＩＩ
に沿って矢印の方向に見た断面図である。第２図または
第３図において、発光ダイオードアレイ装置１００では
セラミックスの共通基板２０上にＧａＡｓＰ系の気相成
長法（ＶＰＥ）によるウェハチップ２２が実装されてい
る。ウェハチップ２２には拡散による公知の方法で複数
個のＰＮ接合が形成され、これにより直線上に２列に配
列された複数個のＬＥＤ素子Ｄ１、Ｄ２、‥‥Ｄｎ‥が
上面に作り込まれている。ウェハチップ２２の共通基板
２０側下面には共通カソード電極２４が設けられ、その
反対側の上面には各ＬＥＤ素子毎にＣｒ‐Ａｕ材のアノ
ード電極（例えば２６）が設けられている。アノード電
極の各々には１辺が２５〜５０μｍ程度の短形の開口部
（例えば２７）が穿設され、発光部を構成している。本
実施例では発光部は短形としたが、直径が５０μｍ程度
の円形状でもかまわない。発光部の配置間隔は同列上で
は２００μｍであるが、２列設けてチドリ状配置にして
実質的な間隔を１００μｍとしている。共通基板２０上
のウェハチップ２２の長手方向に沿った両側には電流制
限手段として働く複数個の厚膜抵抗素子Ｒ１、Ｒ２、‥
‥Ｒｎ、‥がＬＥＤ素子Ｄ１、Ｄ２、‥‥Ｄｎ、‥に夫
々対応して配列されている。各抵抗素子は両端に配線用
電極２８、２９をゆうしており、ＬＥＤ素子に近い一方
の電極２８と、それに対応するＬＥＤ素子のアノード電
極とはボンディングワイヤ３０で電気的に接続されてい
る。各抵抗素子の塗布抵抗体は、対応するＬＥＤ素子の
発光特性に合わせて、例えば後述するレーザトリミング
装置により長手方向にトリミングされ抵抗値が補正され
ている。このように共通基板２０上にウェハチップ２２
と抵抗素子Ｒ１、Ｒ２、‥‥Ｒｎ‥とを配設して一体構
成とした後、上面全体を図示しないセラミックスまたは
プラスチックのパッケージで封入する。すなわち、パッ
ケージ内にＬＥＤアレイと電流制限用抵抗素子とが収納
される。この際、各抵抗素子の他方の配線用電極２９と
ウェハチップ２２の共通のカソード電極２４とは延長さ
れ駆動回路（第１図の１２）に接続されるようにパッケ
ージの外部に端子として引出される。なお必要に応じて
、基板２９は積層構造とすることもできる。基板２０の
下面にはアルミニウム製の放熱器（ヒートシンク）３２
を取付け、ウェハチップ２２と抵抗素子Ｒ１、Ｒ２、‥
‥Ｒｎ‥との両方のヒートシンクを兼ねるようになって
いる。
第４Ａ図乃至第４Ｄ図は抵抗素子Ｒ１、Ｒ２、‥‥Ｒｎ
、‥の形成およびトリミング過程を示した概略平面図で
ある。説明を簡単にするため第２図のＬＥＤアレイチッ
プ２２の右側に配列された抵抗素子群についてのみ述べ
る。先ず第４Ａ図に示すように基板２０上に複数の配線
用電極２８、２９を各素子毎に対になるように形成する
。その後で第４Ｂ図に示すように全ての電極にかかるよ
うに全面に厚膜抵抗体４０を１５μｍ程度の厚さに塗布
する。次にこの厚膜抵抗体４０を図示しないレーザトリ
ミング装置で第４Ｃ図のように各抵抗素子Ｒ１、Ｒ２、
‥‥Ｒｎ‥に分割する。このときのレーザトリミング装
置による切断線の太さは好遇には３０か〜６０μｍであ
る。また分割直後の各抵抗素子の抵抗値は、対応するＬ
ＥＤ素子の発光光量のバラツキを補正するのに必要な最
小抵抗値よりも若干低くしておくのが望ましい。次に第
４Ｄ図に示すように各抵抗素子の電極２８を、対応する
ＬＥＤ素子（第４Ｄ図に図示していない）にワイヤボン
ディングした後、外部の駆動回路から抵抗素子Ｒ１を通
してＬＥＤ素子Ｄ１に通電し、ＬＥＤ素子Ｄ１の発光光
量を測定しながら、発光光量に応じて抵抗素子Ｒ１の抵
抗体のトリミングをレーザトリミング装置で行なう。以
下この作業を各抵抗素子Ｒ３、Ｒ５、‥‥Ｒｎ‥につい
て順次続けていく。なお１つの抵抗素子のトリミング中
に一回のトリミングでは補正が足りないときは、抵抗素
子Ｒ３に示すように再度トリミングを続行する。
、‥の形成およびトリミング過程を示した概略平面図で
ある。説明を簡単にするため第２図のＬＥＤアレイチッ
プ２２の右側に配列された抵抗素子群についてのみ述べ
る。先ず第４Ａ図に示すように基板２０上に複数の配線
用電極２８、２９を各素子毎に対になるように形成する
。その後で第４Ｂ図に示すように全ての電極にかかるよ
うに全面に厚膜抵抗体４０を１５μｍ程度の厚さに塗布
する。次にこの厚膜抵抗体４０を図示しないレーザトリ
ミング装置で第４Ｃ図のように各抵抗素子Ｒ１、Ｒ２、
‥‥Ｒｎ‥に分割する。このときのレーザトリミング装
置による切断線の太さは好遇には３０か〜６０μｍであ
る。また分割直後の各抵抗素子の抵抗値は、対応するＬ
ＥＤ素子の発光光量のバラツキを補正するのに必要な最
小抵抗値よりも若干低くしておくのが望ましい。次に第
４Ｄ図に示すように各抵抗素子の電極２８を、対応する
ＬＥＤ素子（第４Ｄ図に図示していない）にワイヤボン
ディングした後、外部の駆動回路から抵抗素子Ｒ１を通
してＬＥＤ素子Ｄ１に通電し、ＬＥＤ素子Ｄ１の発光光
量を測定しながら、発光光量に応じて抵抗素子Ｒ１の抵
抗体のトリミングをレーザトリミング装置で行なう。以
下この作業を各抵抗素子Ｒ３、Ｒ５、‥‥Ｒｎ‥につい
て順次続けていく。なお１つの抵抗素子のトリミング中
に一回のトリミングでは補正が足りないときは、抵抗素
子Ｒ３に示すように再度トリミングを続行する。
第５Ａ図乃至第５Ｃ図は抵抗素子のトリミングの形状を
示したもので、抵抗素子Ｒ１を代表して選んである。第
５Ａ図は従来のＬカット方法、第５Ｂ図は従来の直線カ
ット方法を示す。このような従来のカット方法も通用可
能であるが、抵抗体の基板への放熱面積をできるだけ大
きくするためには第４Ｄ図のように長手方向に抵抗体の
幅を削るようにトリミングした方が焼損しにくく有効で
ある。第５Ｃ図はトリミングを斑状に行ない抵抗値を変
えるものである。トリミングの孔４２の数を増やしたり
、大きさを変えたりしてトリミングする。第５Ｃ図の方
法も本発明におけるトリミングに有効なものである。
示したもので、抵抗素子Ｒ１を代表して選んである。第
５Ａ図は従来のＬカット方法、第５Ｂ図は従来の直線カ
ット方法を示す。このような従来のカット方法も通用可
能であるが、抵抗体の基板への放熱面積をできるだけ大
きくするためには第４Ｄ図のように長手方向に抵抗体の
幅を削るようにトリミングした方が焼損しにくく有効で
ある。第５Ｃ図はトリミングを斑状に行ない抵抗値を変
えるものである。トリミングの孔４２の数を増やしたり
、大きさを変えたりしてトリミングする。第５Ｃ図の方
法も本発明におけるトリミングに有効なものである。
第６図はレーザトリミング装置によるトリミング制御方
法を示した概略ブロック図である。図において５０はレ
ーザトリミング装置で、主として制御回路５１、メモリ
５２、レーザ装置５３を駆動制御したりする。メモリ５
２はＬＥＤ素子の発光光量や、制御回路５１で演算され
たトリミング量など種々のデータを一時記憶する。レー
ザ装置５３は光学系を介してＬＥＤアレイ装置１００の
表面にレーザ光をあて、抵抗体から複数個の抵抗素子の
トリミングを行なうためのものである。
法を示した概略ブロック図である。図において５０はレ
ーザトリミング装置で、主として制御回路５１、メモリ
５２、レーザ装置５３を駆動制御したりする。メモリ５
２はＬＥＤ素子の発光光量や、制御回路５１で演算され
たトリミング量など種々のデータを一時記憶する。レー
ザ装置５３は光学系を介してＬＥＤアレイ装置１００の
表面にレーザ光をあて、抵抗体から複数個の抵抗素子の
トリミングを行なうためのものである。
５４はＬＥＤアレイ装置１００の各ＬＥＤ素子の発光光
量を検知する光検知器で、検知した発光光量をディジタ
ル信号に変換し、メモリ５２へ送る。
量を検知する光検知器で、検知した発光光量をディジタ
ル信号に変換し、メモリ５２へ送る。
５５は駆動回路で、電源５６からの電力をＬＥＤアレイ
装置１００に与えてＬＥＤ素子を選択的に発光させるも
のである。
装置１００に与えてＬＥＤ素子を選択的に発光させるも
のである。
制御回路５１がＬＥＤアレイ装置１００のどのＬＥＤ素
子を発光させるか決定すると、光検知器５４かＬＥＤア
レイ装置１００のいずれかを移動させ、選択されたＬＥ
Ｄ素子からの発光を光検知器５５が検知できるように位
置決めする。次に制御回路５１は駆動回路５５に命令し
、選択されたＬＥＤ素子を発光させる。ＬＥＤ素子の発
光光量は光検知器５４で検知され、ディジタル化された
後にメモリ５２に記憶される。順次この動作をくり返し
て全数のＬＥＤ素子の発光光量をディジタルデータとし
てメモリ５２内に記憶した後、制御回路５１がメモリ５
２のデータから各ＬＥＤ素子の発光光量が一様になるた
めの各抵抗素子のトリミング量を演算する。制御回路５
１はレーザ装置５３かＬＥＤアレイ装置１００のいずれ
かを移動させて、レーザ光が抵抗素子に照射されるよう
に位置決めした後、各抵抗素子について必要なトリミン
グを施す。
子を発光させるか決定すると、光検知器５４かＬＥＤア
レイ装置１００のいずれかを移動させ、選択されたＬＥ
Ｄ素子からの発光を光検知器５５が検知できるように位
置決めする。次に制御回路５１は駆動回路５５に命令し
、選択されたＬＥＤ素子を発光させる。ＬＥＤ素子の発
光光量は光検知器５４で検知され、ディジタル化された
後にメモリ５２に記憶される。順次この動作をくり返し
て全数のＬＥＤ素子の発光光量をディジタルデータとし
てメモリ５２内に記憶した後、制御回路５１がメモリ５
２のデータから各ＬＥＤ素子の発光光量が一様になるた
めの各抵抗素子のトリミング量を演算する。制御回路５
１はレーザ装置５３かＬＥＤアレイ装置１００のいずれ
かを移動させて、レーザ光が抵抗素子に照射されるよう
に位置決めした後、各抵抗素子について必要なトリミン
グを施す。
このようにして、ＬＥＤアレイと、トリミング補正され
た抵抗素子とが一体に構成され、単一のパッケージに収
納可能となる。
た抵抗素子とが一体に構成され、単一のパッケージに収
納可能となる。
なお制御回路５１がＬＥＤ素子の１つを選択し光検知器
５４でその発光光量を測定した都度、制御回路５１が、
選択されたＬＥＤ素子に対応する抵抗素子のトリミング
を行なっていく、いわゆるステップバイステップ方式の
トリミングを採用し手もよい。また本実施例では、抵抗
体は厚膜を塗布して形成したが、薄膜の技術で抵抗体を
作成することも可能である。さらに本実施例ではカソー
ドを共通としたＬＥＤアレイ１０をもちいているがアノ
ードを共通としたＬＥＤアレイでも同様に構成できるの
は勿論である。さらにまたＬＥＤアレイ１０と抵抗素子
Ｒ１、Ｒ２、‥‥Ｒｎとを同一の半導体基板に形成する
こともできるし、それに加えて駆動回路１２の駆動トラ
ンジスタＱ１、Ｑ２、‥‥Ｑｎ‥をも同一基板上に形成
して一体構成とすることができる。また電流制限手段と
して抵抗素子を用いたが、ＦＥＴ素子等の能動素子また
はそれを含む回路を用いて、その電気特性値を変化させ
ることによりＬＥＤ素子の発光特性を補正するようにし
てもよい。
５４でその発光光量を測定した都度、制御回路５１が、
選択されたＬＥＤ素子に対応する抵抗素子のトリミング
を行なっていく、いわゆるステップバイステップ方式の
トリミングを採用し手もよい。また本実施例では、抵抗
体は厚膜を塗布して形成したが、薄膜の技術で抵抗体を
作成することも可能である。さらに本実施例ではカソー
ドを共通としたＬＥＤアレイ１０をもちいているがアノ
ードを共通としたＬＥＤアレイでも同様に構成できるの
は勿論である。さらにまたＬＥＤアレイ１０と抵抗素子
Ｒ１、Ｒ２、‥‥Ｒｎとを同一の半導体基板に形成する
こともできるし、それに加えて駆動回路１２の駆動トラ
ンジスタＱ１、Ｑ２、‥‥Ｑｎ‥をも同一基板上に形成
して一体構成とすることができる。また電流制限手段と
して抵抗素子を用いたが、ＦＥＴ素子等の能動素子また
はそれを含む回路を用いて、その電気特性値を変化させ
ることによりＬＥＤ素子の発光特性を補正するようにし
てもよい。
本発明の効果を列記すれば、次の通りである。
（１）ＬＥＤアレイチップと抵抗素子とを一体としたの
で装置の小形化が可能となる。
で装置の小形化が可能となる。
（２）ＬＥＤアレイチップのヒートシンクと抵抗素子の
ヒートシンクとを単一のヒートシンクで構成できる。
ヒートシンクとを単一のヒートシンクで構成できる。
（３）ＬＥＤアレイと抵抗素子とが一体となっているの
で、レーザトリミングの時測定しながらトリミングする
ことが容易である。
で、レーザトリミングの時測定しながらトリミングする
ことが容易である。
（４）ＬＥＤアレイが不良になった時、パッケージごと
交換すれば、抵抗素子もいっしょに交換されるので交換
後の調整が不要となる。
交換すれば、抵抗素子もいっしょに交換されるので交換
後の調整が不要となる。
第１図はＬＥＤアレイの駆動方式を示す電気回路図であ
る。 第２図は本発明になる発光ダイオードアレイ装置の実施
例を示す平面図である。 第３図は第２図の線ＩＩＩ‐ＩＩＩに沿って切りとった
断面図である。 第４Ａ図乃至第４Ｄずは第２図図示の抵抗素子の形成お
よびトリミング過程を示す概略平面図である。 第５Ａ図乃至第５Ｃ図は抵抗素子のトリミング形状の具
体例を示す略図である。 第６図はレーザトリミング装置によるトリミング制御方
法の具体例を示す概略ブロック図である。
る。 第２図は本発明になる発光ダイオードアレイ装置の実施
例を示す平面図である。 第３図は第２図の線ＩＩＩ‐ＩＩＩに沿って切りとった
断面図である。 第４Ａ図乃至第４Ｄずは第２図図示の抵抗素子の形成お
よびトリミング過程を示す概略平面図である。 第５Ａ図乃至第５Ｃ図は抵抗素子のトリミング形状の具
体例を示す略図である。 第６図はレーザトリミング装置によるトリミング制御方
法の具体例を示す概略ブロック図である。
Claims (1)
- （１）所定の形状に配列された複数個のＬＥＤ素子を有
するＬＥＤアレイと、該複数個のＬＥＤ素子に夫々電気
的に接続される複数個の電流制限手段とを共通基板上に
配設して一体構成とし、該電流制限手段の電気特性値を
、対応するＬＥＤ素子の発光特性に応じて補正したこと
を特徴とする発光ダイオードアレイ装置。 （２上記電流制限手段が抵抗素子であり、該抵抗素子の
抵抗値をトリミングによって補正したことを特徴とする
特許請求の範囲第１項記載の発光ダイオードアレイ装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57093495A JPS58209265A (ja) | 1982-05-31 | 1982-05-31 | 発光ダイオ−ドアレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57093495A JPS58209265A (ja) | 1982-05-31 | 1982-05-31 | 発光ダイオ−ドアレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58209265A true JPS58209265A (ja) | 1983-12-06 |
Family
ID=14083922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57093495A Pending JPS58209265A (ja) | 1982-05-31 | 1982-05-31 | 発光ダイオ−ドアレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58209265A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6140069A (ja) * | 1984-07-31 | 1986-02-26 | Sanyo Electric Co Ltd | 光プリンタヘツド |
| JPS62249555A (ja) * | 1986-04-23 | 1987-10-30 | Fuji Xerox Co Ltd | 光書込み装置 |
| EP0246577A2 (de) * | 1986-05-22 | 1987-11-25 | Alcatel SEL Aktiengesellschaft | Elektrodenstruktur für einen Druckkopf |
| JP2005224957A (ja) * | 2004-02-10 | 2005-08-25 | Seiko Epson Corp | ラインヘッドおよびそれを用いた画像形成装置 |
| JP2006237409A (ja) * | 2005-02-28 | 2006-09-07 | Citizen Electronics Co Ltd | 発光ダイオード及びその製造方法 |
| JP2009123363A (ja) * | 2007-11-12 | 2009-06-04 | Rohm Co Ltd | 有機エレクトロルミネセンス装置 |
| JP2012209956A (ja) * | 2012-06-06 | 2012-10-25 | Mitsubishi Electric Corp | 画像読取装置及び照明装置 |
-
1982
- 1982-05-31 JP JP57093495A patent/JPS58209265A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6140069A (ja) * | 1984-07-31 | 1986-02-26 | Sanyo Electric Co Ltd | 光プリンタヘツド |
| JPS62249555A (ja) * | 1986-04-23 | 1987-10-30 | Fuji Xerox Co Ltd | 光書込み装置 |
| EP0246577A2 (de) * | 1986-05-22 | 1987-11-25 | Alcatel SEL Aktiengesellschaft | Elektrodenstruktur für einen Druckkopf |
| JP2005224957A (ja) * | 2004-02-10 | 2005-08-25 | Seiko Epson Corp | ラインヘッドおよびそれを用いた画像形成装置 |
| JP2006237409A (ja) * | 2005-02-28 | 2006-09-07 | Citizen Electronics Co Ltd | 発光ダイオード及びその製造方法 |
| JP2009123363A (ja) * | 2007-11-12 | 2009-06-04 | Rohm Co Ltd | 有機エレクトロルミネセンス装置 |
| JP2012209956A (ja) * | 2012-06-06 | 2012-10-25 | Mitsubishi Electric Corp | 画像読取装置及び照明装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030178627A1 (en) | Led module | |
| JPS58209265A (ja) | 発光ダイオ−ドアレイ装置 | |
| US6603498B1 (en) | Printer head with linear array of individually addressable diode-lasers | |
| JPS58112376A (ja) | 発光素子アレイ | |
| JPH02127053A (ja) | Ｌｅｄアレイ | |
| JP2000114604A (ja) | 発光素子アレイおよびその製造方法 | |
| US4595934A (en) | Thermal recording head | |
| JP2655642B2 (ja) | 光プリンタヘツド | |
| JPS6299166A (ja) | 光書込みヘツド | |
| KR940009023B1 (ko) | 발광다이오드 프린트 헤드 | |
| JP2549205B2 (ja) | Ｌｅｄアレイ光源 | |
| JPH08506282A (ja) | 電子図形プリンタ用光学式文字発生器 | |
| JP2001088343A (ja) | 自己走査型発光素子アレイチップの配列方法 | |
| JPH04211182A (ja) | 光プリンタ用発光ダイオード | |
| JPS60201680A (ja) | 発光表示装置 | |
| JPH05243681A (ja) | レーザ列の配線方法及び該方法によって配線されたレーザ列 | |
| JPH08216448A (ja) | 自己走査型集積化発光素子アレイおよびこれを用いた発光装置 | |
| JPS60198873A (ja) | 発光ダイオ−ドアレイ | |
| JPH0698782B2 (ja) | サ−マルヘツド | |
| JP3808235B2 (ja) | 画像記録装置の光源 | |
| JPH0438881A (ja) | 発光素子および発光素子アレー | |
| JPS61145877A (ja) | Ｌｅｄアレイヘツド | |
| US4875281A (en) | Method of fabricating a printhead | |
| JP3359503B2 (ja) | 半導体発光装置 | |
| JPS61219666A (ja) | サ−マルヘツド |