JPS5820151B2 - ハツコウダイオ−ドノセイゾウホウホウ - Google Patents

ハツコウダイオ−ドノセイゾウホウホウ

Info

Publication number
JPS5820151B2
JPS5820151B2 JP50142475A JP14247575A JPS5820151B2 JP S5820151 B2 JPS5820151 B2 JP S5820151B2 JP 50142475 A JP50142475 A JP 50142475A JP 14247575 A JP14247575 A JP 14247575A JP S5820151 B2 JPS5820151 B2 JP S5820151B2
Authority
JP
Japan
Prior art keywords
gap
layer
growth
substrate
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50142475A
Other languages
English (en)
Other versions
JPS5178187A (ja
Inventor
エイチ・バーナード・ポツジ
バーナード・エム・ケムレージ
ロバート・ダブリユー・ブローデイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5178187A publication Critical patent/JPS5178187A/ja
Publication of JPS5820151B2 publication Critical patent/JPS5820151B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/025—Deposition multi-step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/059—Germanium on silicon or Ge-Si on III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/067—Graded energy gap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/119—Phosphides of gallium or indium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に係り、更に具体的に言
えば、シリコン（Ｓｉ）基板上に燐化ガリウム（ＧａＰ
）をエピタキシャル成長させることにより発光ダイオー
ド（ＬＥＤ）を製造する方法に係るものである。
従来の文献に於て、種々のフィルム−基板系を含むヘテ
ロ・エピタキシャル付着の研究に関する報告が多数取さ
れており、それらの形成された構造体は一般的にヘテロ
・ダイオードの如きヘテロ接合装置を更に研究するため
又はエピタキシャルフィルム上に装置を形成するために
用いられるよ；う意図されている。
後者の場合、基板は通常経済的な観点から又は成る特性
のために選択されそして単にそのフィルムのための支持
体として働くことが多い。
ヘテロ・エピタキシャル付着の研究に於て将来期待され
る１つの分野は、大きな領域を；有する高品質及び比較
的低コストのシリコン基板が広く用いられ得るという主
な理由から、シリコン基板上に付着されたエピタキシャ
ルＬＥＤ材料の分野である。
シリコン基板上にＧａＰ ＬＥＤ をモノリシックに
集積させるために一連の異なる付；着方法が試みられて
いる。
ハロゲン化物転移方法（Ｇａ−ＰＣＩＩ３− （８８％
Ｈ２，１２％Ｈ２）〕がＴ ｅｃｈｎｉｃａｌ Ｒｅ
ｐｏｒｔＥＣＯＭ−２４７１、’ Ｒｅ５ｅａｒｃｈ
ｏｎ Ｈｅｔｅｒｏ −ｊｕｎｃｔｘｏｎｓ 、
Ｔ、■。
Ｓ、 Ａｒｍｙ Ｅ ｌｅｃｔｒｏｎｉｃｓＣｏｍ
ｍａｎｄ １１９６４年６月に於てＫｅｓｐｅｒｉｓ等
によ゛り報告されている。
この方法は主としてシリコン基板上にＳ ｉｏ ２が形
成されることによる問題を有している。
その典型的な成長湯度は７００乃至７５０℃であり、そ
して０．７μ／分のオーダーの低成長速度を用いること
により厚さ２２μ迄の層に於けるフィルムの亀裂が防が
れることが解った。
源の材料としてＧａＰ及びＰ（Ｊ？３を用いている、上
記の方法と少し異なるハロゲン化物転移方法が最近’
Ｇｒｏｗｔｈ ｏｆ Ｈｅｔｅｒｏｅ、ｐｉｔａｘｉａ
ｌ ＧａＰｏｎ Ｓ ｉ ５ｕｂｓｔｒａｔｅｓ ｂ
ｙ ａ Ｃｈｌｏｒｉｄｅ ＴｒａｎｓｐｏｒｔＰｒｏ
ｃｅｓｓ 、 Ｓ ｉｅｍｅｎｓ Ｆｏｒｓｃｈｎ、Ｅ
ｎｔｗｉｃｋｌ−Ｂｅｒ−ＢＤ２（１９７３年）、Ｎｏ
、３に於てＨｕｂｅｒ及びＷｉｎｓｔｅｌにより報告さ
れている。
この研究（又、シリコン基板上に酸化物が存在すること
による付着の問題を有しており、良好な付着はシリコン
基板が特定の高温Ｈ２ベーク・サイクルを施された場合
に約８００乃至８５０℃に於て〈１１０〉の１基板上に
達成されたが＜ｉｏｏ＞の基板上に於ては達成されなか
った。
近接した位置に於ける蒸着技術を用いることが、’ Ｈ
ｅｔｅｒｏｅｐｉｔａｘｉａｌ Ｇｒｏｗｔｈ ｏｆ
Ｇａｐ ａｎｄＳｉ ５ｕｂｓｔｒａｔｅｓ ｂｙＥｖ
ａｐｏｒａｔｉｏｎＭｅｔｈｏｄ Ｊ 。
Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ４１ 、３１９０
（１９７０年）及び’ ５ｅｌｅｃｔｉｖｅ Ｇｒｏｗ
ｔｈ ｏｆ ＨｅｔｅｒｏｅｐｉｔａｘｉａｌＧａＰ
ｏｎ Ｓ ｉ ５ｕｂｓｔｒａｔｅｓ 、 Ｊ、 Ｅ
ｌｅｃｔｒｏｃｈｅｍＳｏｃ、、第１１９巻、第１４
３０頁（１９７２年）に於てＩｇａｒａｓｈｉにより開
示されている。
ＳｉＯ□の開孔（約７０Ｘ２００μ）中に於ける付着は
それらの厚さが５μ以下であれば亀裂を生じなかった。
又、Ｔｈｏ ｒｎａｓは、 ’ Ｇｒｏｗｔｈ ｏｆ
Ｓ ｉｎｇｌｅｃｒｙｓｔａｌＧａＰｆｒｏｍＯｒｇａ
ｎｏｍｅｔａｌｌｉｃＳｏｕｒｃｅｓ Ｊ。
Ｅ ｌ ｅｃｔｒｏｃｈｅｍ Ｓ ｏｃ 、 、第１１
６巻、第１０号、第１４４９頁（１９６９年）に於て、
これ迄報告されている最低の成長温度（４８５℃）に於
ける熱分解技術について報告している。
しかしながら、その成長速度（０，００２５μ／分）及
びフィルムの厚さく０．５μ）はＧａｐ ダ不オードに
用いられるには非実用的であった。
’ Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒｓ ｏｆ Ｇａｌ
ｌｉｕｍＰｈｏｓｐｈｉｄｅｏｎｓｉｌｉｃｏｎ ｔ
Ｐｈｙｓ、５ｔａｔＳｏｌ ３Ａ Ｋ２２９（１９
７０年）に於てＨｏａｃｋ及びＭ３ｈｌｉｈｇにより開
示されている閉管式転移方法、′″ＴｈｅＧｒｏｗｔｈ
ｏｆ Ｇｅ −Ｇａ Ａｓ ａｎｄ ＧａＰ −８１
Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎｓ ｂ ｙ Ｌ １ｑｕ
ｉｄ Ｐ ｈａｓｅ Ｅ ｐｔ ｔａｘｙ ｙＪ−Ｅｌ
ｅｃｔｒｏｃｈｅｍ Ｓｏｃ、、、第１１９巻、第８号
、第１１１９頁（１９７２年）に於てＲｏｓｚｔｏｃｚ
ｙ及び５ｔｅｉｎにより開示されている共融成長方法、
及び’ Ｔｈｅ ５ｙｎｔｈｅｓｉｓ ａｎｄ Ｅｐｉ
ｔａｘｉａｌ ＧｒＣｗｔｈ ｏｆＧａＰ ｂｙ Ｆｕ
ｓｅｄ ５ａｌｔ Ｅｌｅｃｔｒｏｌｙｓｔｓ ｔ
Ｊ。
Ｅ １ｅｃｔ ｒｏｃｈｅｍ Ｓ ｏｃ −＋第１１５
巻濁第７号（１９６７年）に於てＣｕｏ ｍ ｏ及びＧ
ａｍｂｉｎｓにより開示されている電解付着方法の如き
他の方法もＳｉ上に於けるＧａＰのへテロ・エピタキシ
ャル付着の研究に用いられているが、これらの方法は大
規模な実際の製造方法には容易に適合され夜ない。
同様に、米国特許第３３１２５７０号、第３５８２４１
０号及び第３３６６５１７号の如き従来技術に於ける特
許はへテロ・エピタキシャル成長を達成するための適当
な条件を達成する研究について開示している。
多くの材料はその様な測定及び分析に適していないため
、従来技術に於ては極めて僅かな材料特性しか報告され
ていない。
入手し得るデータは通常観察される、璧開面に沿ったフ
ィルムの亀裂、Ｈａ１１測定、並びに犬ざつばな構造的
及び光学的データに限定されている。
米国特許第３７６６４４７号は、Ｓｉ基板との接合に於
ける零からＧａＰ層との接合に於ける８％迄の範囲の濃
度のゲルマニウム（Ｇｅ）を含むシリコンから成る勾配
を有する合金層をＳｉとＧａＰとの間に用いることによ
りＳｉとＧａＰ との間の不整合の問題を克服するよ
う試みている。
この米国特許に示されている如き従来技術は、製造方法
に於て満足すべき結果が得られるように材料の特性を妥
協させることにより一般的に有用な製品を達成しようと
する試みに於て電界発光半導体を直接シリコン上にエピ
タキシャル付着させる所望の目的を達成するものではな
い。
次に、本発明について概略的に説明すると、本発明はＳ
ｉ基板上にＧａＰ及びＧａＡｓＰをエピタキシャル付着
することによりＬＥＤを製造するための方法に係るもの
である。
上述の従来技術に於ては、熱分解付着又は不均衡反応法
のいずれかが用いられている。
これらの方法はそれぞれ効率的ＬＥＤの製造に適した品
質のエピタキシャル層を形成することが出来ない。
熱分解付着の場合には形成された材料の構造的及び電気
的な質が悪く、不均衡反応法による系の場合にはＳｉ基
板上に於けるフィルムの核発生に大きな問題がある。
今日布、高品質のエピタキシャル層が表面上に、達成さ
れる基板として、ＧａＡｓ及びＣａＰのウェハのみが用
いられている。
シリコンの単結晶とＧａＡｓ及びＧａＰの単結晶とはコ
ストが異なり、又広範なシリコン装置技術がＬＥＤ技術
と組合わされて利用され得るので、好ましくは単結晶シ
リ；コンの基板が望ましい。
本発明による方法は、２つの付着技術を独特に組合わせ
て用いることにより、良質なエピタキシャルＧａＰ及び
ＧａＡｓＰを直接Ｓｉ基板上に成長せしめ得る。
本発明による方法は、始めにシリコン基板上にプライマ
層（ａ Ｐｒｉｍｅｒ Ｌａｙｅｒ）として働＜：Ｇａ
Ｐを熱分解付着する工程を含む。
このＧａＰ層は、エピタキシャルの核が完全に合着する
に十分であるが熱膨張により生じた応力によってエピタ
キシャル層中に亀裂が生じないような厚さ、一般的には
０．１乃至１０μの厚さに付着される。
この工程は９００℃よりも高い温度で付着が開始される
ときＳｉ基板上に於ける核発生を容易にする。
しかしながら、この方法により形成された均一な厚いフ
ィルムの電気的特性はＬＥＤに用いられるには極めて不
適当である。
従って、標準的な不均衡反応による付着方法を用いてＧ
ａＰの第二層（ボディ）が７００乃至７５０℃に於て付
着される。
この第二層は略１０乃至４０μの厚さに付着され、この
方法はＬＥＤの製造に於て有用な高品質及び比較的大き
な領域（〜５乃至６ ｎｍｆ ）の亀裂のないＧａＰ材
料を形成せしめる。
異なる波長の有用なＬＥＤを形成するには、始めにＧａ
Ｐの第二層が２乃至５μの厚さに付着された後、その成
長は更に電子的にプログラムされた測定装置を用いてＡ
ｓＨ３を加えることにより禁止帯の幅を変化せしめてＧ
ａＡｓＰが形成されるまで続けられる。
ＬＥＤの望ましい組成が達成される迄Ａｓ Ｈ３の含有
量が変化され、それから＝定の組成の層が１０乃至２０
μの厚さに成長されるように含有量がそのレベルに維持
される。
従って、本発明の目的はＳｉ上にＧａＰが付着された低
コストのウェハを用いてＬＥＤを製造するための方法を
提供することである。
本発明の他の目的は、シリコン基板上に信頼性及び再現
性を有するヘテロ・エピタキシャルＧａＰを付着するた
めの方法を提供することである。
本発明の更に他の目的は、異なる波長のＬＥＤを製造す
るため成長されているＧａＰ層中に含有量を変化させて
ＡｓＨ３を刀０えることによりＳｉ上に於けるＣ ａ
Ａ ｓ Ｐの成長を容易にするヘテロ・エピタキシャル
ＧａＰの付着方法を提供することである。
次に、本発明による方法をその好実施例について説明す
る。
第１図のブロック図に示されている様に、始めの工程は
プライマ層として働＜ＧａＰをＳｉ基板上に熱分解付着
することである。
典型的には直径約５０ｍｍの石英から成る反応管１０が
通常は水平に配置される。
しかしながら、この方法に於ては、第３図に示されてい
るように垂直に用いられており、その導入口は２つの管
１２及び１４から成る。
内側の管１２は反応ガスを導入しそして外側の管１４は
反応管の壁面上への余分な付着が最少量しか行われない
様にして反応ガスを付着領域に送るため反応ガスの周囲
にＨ２のカーテンを供給する。
基板１６は被覆されていない高純度のグラファイトのペ
デスタル１８上に配置されそして高周波誘導コイル２０
により加熱される。
測定バルブＭは、反応ガスの流れを選択的にオン又はオ
フにするため流量計Ｆ及びソレノイド・バルブＳにより
モニタされて、反応ガスの流れを制御するために用いら
れる。
連続的なフィルムを効果的に付着するためには熱分解付
着の予備処理として略１１００℃及び略２分間の高温Ｈ
２ベーク・サイクルを行うことが重要である。
それから、約０．１〜１０μのエピタキシャル・フィル
ムが基板上に付着される迄熱分解付着が行われる。
このフィルムはシリコン基板上のプライマ層として働く
。
この工程のための典型的条件を次に示す。
流量 Ｈ２（主流） ″ ３．０１３／分Ｈ
２（Ｇａ（ＣＨ３）ａピック・アップ） ３．Ｏｌ１分
Ｈ２（ＰＨ３ピツク・アップ） ２．５１１／分
Ｇａ （ＣＨ３）ａ ２５ｃ’ｌ飾
Ｐ Ｈ３２５ｃｃ１５） 温度 １１２５℃・１０００℃・８５０℃ 時間 １１２５℃で２分間。
勾配温度（１１２５℃→１０００℃）で３分間。
１０００℃でＰＨ３を１分間。
１０００℃でＰＨ３及びＧ ａ （’ＣＨ３）３を５分
間。
８５０℃でＰＨ３及びＧａ （ＣＨ３）ｓを１５分間。
フラッシュを８分間。
この様な付着の結果、Ｓｉの＜１００＞面又は＜１００
＞面から３Ｑｆれている面に厚さ７５μ迄のフィルムを
有する良質のエピタキシャル層が形成される。
この熱分解方法のための基本的な式を次に示す。
１／ｘＰｘ＋Ｇａ（蒸気） →ＧａＰ（固体）更に、高
温領域、例えば基板１６及びペデスタル１８の領域、に
於けるＧａＰの形成を増すために壁が冷却される反応炉
が用いられることに留意されたい。
最終的成長温度は略７５０℃迄下げられてもよく、その
場合でも有用な結果を達成する。
本発明による方法の好実施例に於ける第二の工程は、一
般に入手し得る標準的なＨＣｌ／Ｇａ／−ＰＨ３／Ｈ２
付着装置を用いて、略１０乃至４０μの厚さ迄ＣａＰの
第二層（ボディ）を付着することである。
この様な装置についてはゝＳｉｎｇｌｅＣｒｙｓｔａｌ
Ｅ ｌｅｃｔｒｏｌｕｍ １ｎｅｓｃｅｎｔ Ｍａｔ
ｅｒｉａｌｓ 。
Ｍａｔｅｒ 、Ｓｃｉ、Ｅｎｇ、、６（１９７０年）、
第 。
６９乃至１０９頁に於てＣａ５ｅｙ、Ｊｒ、及びＴ ｒ
ｕｍｂｏｒｅにより記載されている。
この方法のための基本的な式を次に示す。
ＧａＣ＃（蒸気）＋１／ｘ Ｐｘ 十ｉ／２ Ｈ２−＋
Ｇａ Ｐ＋ＨＣｌ この様な系に於ては、チェンバ壁面上にＧａＰが形成さ
れない様にチェンバ壁力切ロ熱される。
壁：が冷たい場合には、反応ウェハ領域でなく壁面に於
て生じることになる。
この工程に於て用いられる典型的なパラメータを次に示
す。
流量 Ｈ２Ｌ２１／分 ＨＣｌ ２ｃｃ／分 ＰＨ３８ｃｃ／分 温度 ７００〜７５０°Ｃ 時間 ７５〜１５０分間 達成された成長速度は約０．１乃至０．２μ／分であり
、７５分間で１２．６乃至１３．３μそして１５０分間
で２９．８μのオーダーの厚さのＧａＰが形成された。
この様な処理の結果、亀裂相互間の間隔が比較的大きい
（約０．０５乃至０．０８ｍｍ）高品質のＧａＰ材料が
達成された。
第２ａ図はこの様な構造体の断面を示している。
ヘテロ・エビクキシャ用ＧａＰ／Ｓｉフィルムの結果を
標準的なホモ・エピタキシャルＧ ａ Ｐ ／ＧａＰフ
ィルムと比較するため、一連の比較テストが行われ、次
に示す結果が得られた。
移動度 １５０ ｃｎｉ／Ｖ ｓｅｃ １５０ｃｎｉ
／Ｖ ｓｅｃ移動度 １７３０ｃｆＩ／／Ｖｓｅｃ
１６６０ｃ４／Ｖ ｓｅｃ転位密度（Ｄ−ピット）〜１
０ν旬界面（〜１０′ｙｃｒｒｔ）から表面領 域（１０’／ｃ涜）へ 勾配を有する。
Ｄ−ピット型の略１０５／ｃ１１１のエッチピット密度
はその材料の最終的な電界発光に伺ら直接的な影響を与
えないことが知られており、従ってＧａＰ／Ｓｉのウェ
ハはＧａＰＬＥＤに用いられるに適している。
従来に於て、ＧａＡｓＰ層は半導体の分野に於てＬＥＤ
を製造するために用いられているが、これ迄はＧａＰ及
びＧａＡｓＬか基板として用いることが出来なかったた
め、コストの点で問題があった。
シリコンを用いることが好ましいことは明らかであるが
、格子不整によりＧａＡｓＰはシリコン上に成長され得
ない。
Ａ ｓ Ｈｓを加えてＧａＰに勾配を生せしめることに
よりＬＥＤに適したＧａＡｓＰ層を形成し得ることが知
られている。
従って上述の如（Ｓｉ上にＧａＰを成長せしめ得ること
はＳｉ上にＧａＡｓＰのＬＥＤを形成する；ことを容易
にする。
基本的には、ＧａＰの第二層が不均衡反応法により成長
された後、任意の所望の禁止帯の幅を有するＧａＡｓＰ
の成長を容易にするため、一般に入手され得る電子的に
プログラムされた流量計を用いてＡｓＨ３の添加が制御
されする。
この勾配を与える工程は所望の組成が達成される迄継続
され、それから厚い層（〜１０乃至２０μ）を形成する
ためにその組成に維持される。
第２ｂ図はこの様な構造体の断面を示している３
【図面の簡単な説明】
２ 第１図は本発明によるＬＥＤを形成するための方法
に於ける工程を示すブロック図であり、第２ａ図及び第
２ｂ図は本発明によるヘテロ・エピタキシャルＧａＰ／
Ｓｉ及びＧａＡｓＰ／Ｓｉ配列体を示す断面図であり、
そして第３図は本発明によるＬＥＤを形成するための方
法の第一工程に従ってＳｉ上にＧａＰを熱分解付着する
ために用いられる装置を示す概略図である。 １０・・・反応管、１２．１４・・・管、１６・・・基
板、１８・・・ペデスタル、２０・・・高周波誘導コイ
ル、Ｍ・・・測定バルブ、Ｓ・・・ソレノイド・バルブ
、Ｆ・・・流量計。

Claims (1)

    【特許請求の範囲】
  1. １ 連続的に薄いエピタキシャル・フィルムである燐化
    ガリウムの第一層をシリコン基板上に熱分解により付着
    し、エピタキシャル層である燐化ガリウムの第二層を上
    記第一層上にハロゲン化物転移方法により付着すること
    を含む発光ダイオードの製造方法。
JP50142475A 1974-12-17 1975-12-02 ハツコウダイオ−ドノセイゾウホウホウ Expired JPS5820151B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/533,604 US3963538A (en) 1974-12-17 1974-12-17 Two stage heteroepitaxial deposition process for GaP/Si

Publications (2)

Publication Number Publication Date
JPS5178187A JPS5178187A (ja) 1976-07-07
JPS5820151B2 true JPS5820151B2 (ja) 1983-04-21

Family

ID=24126690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50142475A Expired JPS5820151B2 (ja) 1974-12-17 1975-12-02 ハツコウダイオ−ドノセイゾウホウホウ

Country Status (5)

Country Link
US (1) US3963538A (ja)
JP (1) JPS5820151B2 (ja)
DE (1) DE2549787C2 (ja)
FR (1) FR2295568A1 (ja)
GB (1) GB1501736A (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856963B2 (ja) * 1977-05-06 1983-12-17 三菱化成ポリテック株式会社 電子発光化合物半導体の製造方法
US4148045A (en) * 1977-09-21 1979-04-03 International Business Machines Corporation Multicolor light emitting diode array
JPS581539B2 (ja) * 1978-07-07 1983-01-11 三菱化成ポリテック株式会社 エピタキシヤルウエハ−
FR2435816A1 (fr) * 1978-09-08 1980-04-04 Radiotechnique Compelec Procede de realisation, par epitaxie, d'un dispositif semi-conducteur a structure multicouches et application de ce procede
FR2447612A1 (fr) * 1979-01-26 1980-08-22 Thomson Csf Composant semi-conducteur a heterojonction
US4517047A (en) * 1981-01-23 1985-05-14 The United States Of America As Represented By The Secretary Of The Army MBE growth technique for matching superlattices grown on GaAs substrates
US4596626A (en) * 1983-02-10 1986-06-24 The United States Of America As Represented By The United States National Aeronautics And Space Administration Method of making macrocrystalline or single crystal semiconductor material
JPS6012724A (ja) * 1983-07-01 1985-01-23 Agency Of Ind Science & Technol 化合物半導体の成長方法
US5091333A (en) * 1983-09-12 1992-02-25 Massachusetts Institute Of Technology Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth
US4632712A (en) * 1983-09-12 1986-12-30 Massachusetts Institute Of Technology Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth
US4697202A (en) * 1984-02-02 1987-09-29 Sri International Integrated circuit having dislocation free substrate
US4588451A (en) * 1984-04-27 1986-05-13 Advanced Energy Fund Limited Partnership Metal organic chemical vapor deposition of 111-v compounds on silicon
US4548658A (en) * 1985-01-30 1985-10-22 Cook Melvin S Growth of lattice-graded epilayers
JPS61291491A (ja) * 1985-06-19 1986-12-22 Mitsubishi Monsanto Chem Co りん化ひ化ガリウム混晶エピタキシヤルウエハ
IL78840A0 (en) * 1985-10-17 1986-09-30 Holobeam Lattice-graded epilayer
US4891091A (en) * 1986-07-14 1990-01-02 Gte Laboratories Incorporated Method of epitaxially growing compound semiconductor materials
EP0297867B1 (en) * 1987-07-01 1993-10-06 Nec Corporation A process for the growth of iii-v group compound semiconductor crystal on a si substrate
US5272105A (en) * 1988-02-11 1993-12-21 Gte Laboratories Incorporated Method of manufacturing an heteroepitaxial semiconductor structure
US5079616A (en) * 1988-02-11 1992-01-07 Gte Laboratories Incorporated Semiconductor structure
US5238869A (en) * 1988-07-25 1993-08-24 Texas Instruments Incorporated Method of forming an epitaxial layer on a heterointerface
JP2507888B2 (ja) * 1988-11-19 1996-06-19 工業技術院長 ヘテロ構造体の製造方法
US5075743A (en) * 1989-06-06 1991-12-24 Cornell Research Foundation, Inc. Quantum well optical device on silicon
CA2062134C (en) * 1991-05-31 1997-03-25 Ibm Heteroepitaxial layers with low defect density and arbitrary network parameter
JP3436379B2 (ja) * 1992-07-28 2003-08-11 三菱化学株式会社 りん化ひ化ガリウムエピタキシャルウエハ
US6010937A (en) * 1995-09-05 2000-01-04 Spire Corporation Reduction of dislocations in a heteroepitaxial semiconductor structure
JP3268731B2 (ja) * 1996-10-09 2002-03-25 沖電気工業株式会社 光電変換素子
US8148591B2 (en) * 2007-12-21 2012-04-03 Chevron Oronite Company Llc Method of making a synthetic alkylaryl compound

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USB524765I5 (ja) * 1966-02-03 1900-01-01
US3433684A (en) * 1966-09-13 1969-03-18 North American Rockwell Multilayer semiconductor heteroepitaxial structure
US3783009A (en) * 1971-02-22 1974-01-01 Air Reduction Method for improving perfection of epitaxially grown germanium films
US3699401A (en) * 1971-05-17 1972-10-17 Rca Corp Photoemissive electron tube comprising a thin film transmissive semiconductor photocathode structure
JPS52915B1 (ja) * 1971-06-01 1977-01-11
US3766447A (en) * 1971-10-20 1973-10-16 Harris Intertype Corp Heteroepitaxial structure
US3862859A (en) * 1972-01-10 1975-01-28 Rca Corp Method of making a semiconductor device

Also Published As

Publication number Publication date
FR2295568A1 (fr) 1976-07-16
JPS5178187A (ja) 1976-07-07
US3963538A (en) 1976-06-15
DE2549787A1 (de) 1976-07-01
GB1501736A (en) 1978-02-22
FR2295568B1 (ja) 1979-05-04
DE2549787C2 (de) 1984-04-12

Similar Documents

Publication Publication Date Title
JPS5820151B2 (ja) ハツコウダイオ−ドノセイゾウホウホウ
US3963539A (en) Two stage heteroepitaxial deposition process for GaAsP/Si LED's
Manasevit The use of metalorganics in the preparation of semiconductor materials: Growth on insulating substrates
US5759908A (en) Method for forming SiC-SOI structures
US5230768A (en) Method for the production of SiC single crystals by using a specific substrate crystal orientation
JPH01225114A (ja) 半導体薄膜の製造方法
Hoke et al. Low‐temperature metalorganic growth of CdTe and HgTe films using ditertiarybutyltelluride
Shintani et al. Kinetics of the epitaxial growth of GaN using Ga, HCl and NH3
JPS6353915A (ja) Ｓｏｉ装置の製造方法
US3769104A (en) Method of preventing autodoping during the epitaxial growth of compound semiconductors from the vapor phase
JP2003517726A (ja) 緩和シリコンゲルマニウム層の作製方法
CA1337170C (en) Method for forming crystalline deposited film
WO2023079880A1 (ja) ヘテロエピタキシャルウェーハの製造方法
KR100455277B1 (ko) 변형된 선택 성장 공정을 이용한 ＧａＮ 단결정 성장 방법
Heya et al. Control of polycrystalline silicon structure by the two-step deposition method
JP2704224B2 (ja) 半導体素子及びその製法
JPH04214099A (ja) 炭化珪素単結晶の製造方法
Bahng et al. Epitaxial growth of β-SiC thin films using bis-trimethylsilylmethane on Si (100) with a polycrystalline buffer layer
JPS62132312A (ja) 半導体薄膜の製造方法
JPS6012775B2 (ja) 異質基板上への単結晶半導体層形成方法
JPH04137524A (ja) 炭化珪素半導体基板の製造方法
JPS6390833A (ja) ２族および６族からなる化合物薄膜の製造方法
JPS61242999A (ja) 炭化珪素単結晶基板の製造方法
JPH01173708A (ja) 半導体素子
JPS62189721A (ja) 半導体膜形成法および半導体膜形成用装置