JPS5820151B2 - ハツコウダイオ−ドノセイゾウホウホウ - Google Patents
ハツコウダイオ−ドノセイゾウホウホウInfo
- Publication number
- JPS5820151B2 JPS5820151B2 JP50142475A JP14247575A JPS5820151B2 JP S5820151 B2 JPS5820151 B2 JP S5820151B2 JP 50142475 A JP50142475 A JP 50142475A JP 14247575 A JP14247575 A JP 14247575A JP S5820151 B2 JPS5820151 B2 JP S5820151B2
- Authority
- JP
- Japan
- Prior art keywords
- gap
- layer
- growth
- substrate
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000012546 transfer Methods 0.000 claims description 4
- 150000004820 halides Chemical class 0.000 claims description 3
- 229910005540 GaP Inorganic materials 0.000 claims 2
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 claims 2
- 238000000151 deposition Methods 0.000 description 20
- 230000008021 deposition Effects 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 7
- 239000000376 reactant Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 3
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 3
- 229910000070 arsenic hydride Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 3
- 238000005336 cracking Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 238000000197 pyrolysis Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 241000283986 Lepus Species 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004581 coalescence Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005501 phase interface Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02461—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/0251—Graded layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/025—Deposition multi-step
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/059—Germanium on silicon or Ge-Si on III-V
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/067—Graded energy gap
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/072—Heterojunctions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/119—Phosphides of gallium or indium
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/938—Lattice strain control or utilization
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、更に具体的に言
えば、シリコン(Si)基板上に燐化ガリウム(GaP
)をエピタキシャル成長させることにより発光ダイオー
ド(LED)を製造する方法に係るものである。
えば、シリコン(Si)基板上に燐化ガリウム(GaP
)をエピタキシャル成長させることにより発光ダイオー
ド(LED)を製造する方法に係るものである。
従来の文献に於て、種々のフィルム−基板系を含むヘテ
ロ・エピタキシャル付着の研究に関する報告が多数取さ
れており、それらの形成された構造体は一般的にヘテロ
・ダイオードの如きヘテロ接合装置を更に研究するため
又はエピタキシャルフィルム上に装置を形成するために
用いられるよ;う意図されている。
ロ・エピタキシャル付着の研究に関する報告が多数取さ
れており、それらの形成された構造体は一般的にヘテロ
・ダイオードの如きヘテロ接合装置を更に研究するため
又はエピタキシャルフィルム上に装置を形成するために
用いられるよ;う意図されている。
後者の場合、基板は通常経済的な観点から又は成る特性
のために選択されそして単にそのフィルムのための支持
体として働くことが多い。
のために選択されそして単にそのフィルムのための支持
体として働くことが多い。
ヘテロ・エピタキシャル付着の研究に於て将来期待され
る1つの分野は、大きな領域を;有する高品質及び比較
的低コストのシリコン基板が広く用いられ得るという主
な理由から、シリコン基板上に付着されたエピタキシャ
ルLED材料の分野である。
る1つの分野は、大きな領域を;有する高品質及び比較
的低コストのシリコン基板が広く用いられ得るという主
な理由から、シリコン基板上に付着されたエピタキシャ
ルLED材料の分野である。
シリコン基板上にGaP LED をモノリシックに
集積させるために一連の異なる付;着方法が試みられて
いる。
集積させるために一連の異なる付;着方法が試みられて
いる。
ハロゲン化物転移方法(Ga−PCII3− (88%
H2,12%H2)〕がT echnical Re
portECOM−2471、’ Re5earch
on Hetero −junctxons 、
T、■。
H2,12%H2)〕がT echnical Re
portECOM−2471、’ Re5earch
on Hetero −junctxons 、
T、■。
S、 Army E lectronicsCom
mand 11964年6月に於てKesperis等
によ゛り報告されている。
mand 11964年6月に於てKesperis等
によ゛り報告されている。
この方法は主としてシリコン基板上にS io 2が形
成されることによる問題を有している。
成されることによる問題を有している。
その典型的な成長湯度は700乃至750℃であり、そ
して0.7μ/分のオーダーの低成長速度を用いること
により厚さ22μ迄の層に於けるフィルムの亀裂が防が
れることが解った。
して0.7μ/分のオーダーの低成長速度を用いること
により厚さ22μ迄の層に於けるフィルムの亀裂が防が
れることが解った。
源の材料としてGaP及びP(J?3を用いている、上
記の方法と少し異なるハロゲン化物転移方法が最近’
Growth of Heteroe、pitaxia
l GaPon S i 5ubstrates b
y a Chloride TransportPro
cess 、 S iemens Forschn、E
ntwickl−Ber−BD2(1973年)、No
、3に於てHuber及びWinstelにより報告さ
れている。
記の方法と少し異なるハロゲン化物転移方法が最近’
Growth of Heteroe、pitaxia
l GaPon S i 5ubstrates b
y a Chloride TransportPro
cess 、 S iemens Forschn、E
ntwickl−Ber−BD2(1973年)、No
、3に於てHuber及びWinstelにより報告さ
れている。
この研究(又、シリコン基板上に酸化物が存在すること
による付着の問題を有しており、良好な付着はシリコン
基板が特定の高温H2ベーク・サイクルを施された場合
に約800乃至850℃に於て〈110〉の1基板上に
達成されたが<ioo>の基板上に於ては達成されなか
った。
による付着の問題を有しており、良好な付着はシリコン
基板が特定の高温H2ベーク・サイクルを施された場合
に約800乃至850℃に於て〈110〉の1基板上に
達成されたが<ioo>の基板上に於ては達成されなか
った。
近接した位置に於ける蒸着技術を用いることが、’ H
eteroepitaxial Growth of
Gap andSi 5ubstrates byEv
aporationMethod J 。
eteroepitaxial Growth of
Gap andSi 5ubstrates byEv
aporationMethod J 。
Applied Physics 41 、3190
(1970年)及び’ 5elective Grow
th of HeteroepitaxialGaP
on S i 5ubstrates 、 J、 E
lectrochemSoc、、第119巻、第14
30頁(1972年)に於てIgarashiにより開
示されている。
(1970年)及び’ 5elective Grow
th of HeteroepitaxialGaP
on S i 5ubstrates 、 J、 E
lectrochemSoc、、第119巻、第14
30頁(1972年)に於てIgarashiにより開
示されている。
SiO□の開孔(約70X200μ)中に於ける付着は
それらの厚さが5μ以下であれば亀裂を生じなかった。
それらの厚さが5μ以下であれば亀裂を生じなかった。
又、Tho rnasは、 ’ Growth of
S inglecrystalGaPfromOrga
nometallicSources J。
S inglecrystalGaPfromOrga
nometallicSources J。
E l ectrochem S oc 、 、第11
6巻、第10号、第1449頁(1969年)に於て、
これ迄報告されている最低の成長温度(485℃)に於
ける熱分解技術について報告している。
6巻、第10号、第1449頁(1969年)に於て、
これ迄報告されている最低の成長温度(485℃)に於
ける熱分解技術について報告している。
しかしながら、その成長速度(0,0025μ/分)及
びフィルムの厚さく0.5μ)はGap ダ不オードに
用いられるには非実用的であった。
びフィルムの厚さく0.5μ)はGap ダ不オードに
用いられるには非実用的であった。
’ Epitaxial Layers of Gal
liumPhosphideonsilicon t
Phys、5tatSol 3A K229(19
70年)に於てHoack及びM3hlihgにより開
示されている閉管式転移方法、′″TheGrowth
of Ge −Ga As and GaP −81
Heterojunctions b y L 1qu
id P hase E pt taxy yJ−El
ectrochem Soc、、、第119巻、第8号
、第1119頁(1972年)に於てRosztocz
y及び5teinにより開示されている共融成長方法、
及び’ The 5ynthesis and Epi
taxial GrCwth ofGaP by Fu
sed 5alt Electrolysts t
J。
liumPhosphideonsilicon t
Phys、5tatSol 3A K229(19
70年)に於てHoack及びM3hlihgにより開
示されている閉管式転移方法、′″TheGrowth
of Ge −Ga As and GaP −81
Heterojunctions b y L 1qu
id P hase E pt taxy yJ−El
ectrochem Soc、、、第119巻、第8号
、第1119頁(1972年)に於てRosztocz
y及び5teinにより開示されている共融成長方法、
及び’ The 5ynthesis and Epi
taxial GrCwth ofGaP by Fu
sed 5alt Electrolysts t
J。
E 1ect rochem S oc −+第115
巻濁第7号(1967年)に於てCuo m o及びG
ambinsにより開示されている電解付着方法の如き
他の方法もSi上に於けるGaPのへテロ・エピタキシ
ャル付着の研究に用いられているが、これらの方法は大
規模な実際の製造方法には容易に適合され夜ない。
巻濁第7号(1967年)に於てCuo m o及びG
ambinsにより開示されている電解付着方法の如き
他の方法もSi上に於けるGaPのへテロ・エピタキシ
ャル付着の研究に用いられているが、これらの方法は大
規模な実際の製造方法には容易に適合され夜ない。
同様に、米国特許第3312570号、第358241
0号及び第3366517号の如き従来技術に於ける特
許はへテロ・エピタキシャル成長を達成するための適当
な条件を達成する研究について開示している。
0号及び第3366517号の如き従来技術に於ける特
許はへテロ・エピタキシャル成長を達成するための適当
な条件を達成する研究について開示している。
多くの材料はその様な測定及び分析に適していないため
、従来技術に於ては極めて僅かな材料特性しか報告され
ていない。
、従来技術に於ては極めて僅かな材料特性しか報告され
ていない。
入手し得るデータは通常観察される、璧開面に沿ったフ
ィルムの亀裂、Ha11測定、並びに犬ざつばな構造的
及び光学的データに限定されている。
ィルムの亀裂、Ha11測定、並びに犬ざつばな構造的
及び光学的データに限定されている。
米国特許第3766447号は、Si基板との接合に於
ける零からGaP層との接合に於ける8%迄の範囲の濃
度のゲルマニウム(Ge)を含むシリコンから成る勾配
を有する合金層をSiとGaPとの間に用いることによ
りSiとGaP との間の不整合の問題を克服するよ
う試みている。
ける零からGaP層との接合に於ける8%迄の範囲の濃
度のゲルマニウム(Ge)を含むシリコンから成る勾配
を有する合金層をSiとGaPとの間に用いることによ
りSiとGaP との間の不整合の問題を克服するよ
う試みている。
この米国特許に示されている如き従来技術は、製造方法
に於て満足すべき結果が得られるように材料の特性を妥
協させることにより一般的に有用な製品を達成しようと
する試みに於て電界発光半導体を直接シリコン上にエピ
タキシャル付着させる所望の目的を達成するものではな
い。
に於て満足すべき結果が得られるように材料の特性を妥
協させることにより一般的に有用な製品を達成しようと
する試みに於て電界発光半導体を直接シリコン上にエピ
タキシャル付着させる所望の目的を達成するものではな
い。
次に、本発明について概略的に説明すると、本発明はS
i基板上にGaP及びGaAsPをエピタキシャル付着
することによりLEDを製造するための方法に係るもの
である。
i基板上にGaP及びGaAsPをエピタキシャル付着
することによりLEDを製造するための方法に係るもの
である。
上述の従来技術に於ては、熱分解付着又は不均衡反応法
のいずれかが用いられている。
のいずれかが用いられている。
これらの方法はそれぞれ効率的LEDの製造に適した品
質のエピタキシャル層を形成することが出来ない。
質のエピタキシャル層を形成することが出来ない。
熱分解付着の場合には形成された材料の構造的及び電気
的な質が悪く、不均衡反応法による系の場合にはSi基
板上に於けるフィルムの核発生に大きな問題がある。
的な質が悪く、不均衡反応法による系の場合にはSi基
板上に於けるフィルムの核発生に大きな問題がある。
今日布、高品質のエピタキシャル層が表面上に、達成さ
れる基板として、GaAs及びCaPのウェハのみが用
いられている。
れる基板として、GaAs及びCaPのウェハのみが用
いられている。
シリコンの単結晶とGaAs及びGaPの単結晶とはコ
ストが異なり、又広範なシリコン装置技術がLED技術
と組合わされて利用され得るので、好ましくは単結晶シ
リ;コンの基板が望ましい。
ストが異なり、又広範なシリコン装置技術がLED技術
と組合わされて利用され得るので、好ましくは単結晶シ
リ;コンの基板が望ましい。
本発明による方法は、2つの付着技術を独特に組合わせ
て用いることにより、良質なエピタキシャルGaP及び
GaAsPを直接Si基板上に成長せしめ得る。
て用いることにより、良質なエピタキシャルGaP及び
GaAsPを直接Si基板上に成長せしめ得る。
本発明による方法は、始めにシリコン基板上にプライマ
層(a Primer Layer)として働<:Ga
Pを熱分解付着する工程を含む。
層(a Primer Layer)として働<:Ga
Pを熱分解付着する工程を含む。
このGaP層は、エピタキシャルの核が完全に合着する
に十分であるが熱膨張により生じた応力によってエピタ
キシャル層中に亀裂が生じないような厚さ、一般的には
0.1乃至10μの厚さに付着される。
に十分であるが熱膨張により生じた応力によってエピタ
キシャル層中に亀裂が生じないような厚さ、一般的には
0.1乃至10μの厚さに付着される。
この工程は900℃よりも高い温度で付着が開始される
ときSi基板上に於ける核発生を容易にする。
ときSi基板上に於ける核発生を容易にする。
しかしながら、この方法により形成された均一な厚いフ
ィルムの電気的特性はLEDに用いられるには極めて不
適当である。
ィルムの電気的特性はLEDに用いられるには極めて不
適当である。
従って、標準的な不均衡反応による付着方法を用いてG
aPの第二層(ボディ)が700乃至750℃に於て付
着される。
aPの第二層(ボディ)が700乃至750℃に於て付
着される。
この第二層は略10乃至40μの厚さに付着され、この
方法はLEDの製造に於て有用な高品質及び比較的大き
な領域(〜5乃至6 nmf )の亀裂のないGaP材
料を形成せしめる。
方法はLEDの製造に於て有用な高品質及び比較的大き
な領域(〜5乃至6 nmf )の亀裂のないGaP材
料を形成せしめる。
異なる波長の有用なLEDを形成するには、始めにGa
Pの第二層が2乃至5μの厚さに付着された後、その成
長は更に電子的にプログラムされた測定装置を用いてA
sH3を加えることにより禁止帯の幅を変化せしめてG
aAsPが形成されるまで続けられる。
Pの第二層が2乃至5μの厚さに付着された後、その成
長は更に電子的にプログラムされた測定装置を用いてA
sH3を加えることにより禁止帯の幅を変化せしめてG
aAsPが形成されるまで続けられる。
LEDの望ましい組成が達成される迄As H3の含有
量が変化され、それから=定の組成の層が10乃至20
μの厚さに成長されるように含有量がそのレベルに維持
される。
量が変化され、それから=定の組成の層が10乃至20
μの厚さに成長されるように含有量がそのレベルに維持
される。
従って、本発明の目的はSi上にGaPが付着された低
コストのウェハを用いてLEDを製造するための方法を
提供することである。
コストのウェハを用いてLEDを製造するための方法を
提供することである。
本発明の他の目的は、シリコン基板上に信頼性及び再現
性を有するヘテロ・エピタキシャルGaPを付着するた
めの方法を提供することである。
性を有するヘテロ・エピタキシャルGaPを付着するた
めの方法を提供することである。
本発明の更に他の目的は、異なる波長のLEDを製造す
るため成長されているGaP層中に含有量を変化させて
AsH3を刀0えることによりSi上に於けるC a
A s Pの成長を容易にするヘテロ・エピタキシャル
GaPの付着方法を提供することである。
るため成長されているGaP層中に含有量を変化させて
AsH3を刀0えることによりSi上に於けるC a
A s Pの成長を容易にするヘテロ・エピタキシャル
GaPの付着方法を提供することである。
次に、本発明による方法をその好実施例について説明す
る。
る。
第1図のブロック図に示されている様に、始めの工程は
プライマ層として働<GaPをSi基板上に熱分解付着
することである。
プライマ層として働<GaPをSi基板上に熱分解付着
することである。
典型的には直径約50mmの石英から成る反応管10が
通常は水平に配置される。
通常は水平に配置される。
しかしながら、この方法に於ては、第3図に示されてい
るように垂直に用いられており、その導入口は2つの管
12及び14から成る。
るように垂直に用いられており、その導入口は2つの管
12及び14から成る。
内側の管12は反応ガスを導入しそして外側の管14は
反応管の壁面上への余分な付着が最少量しか行われない
様にして反応ガスを付着領域に送るため反応ガスの周囲
にH2のカーテンを供給する。
反応管の壁面上への余分な付着が最少量しか行われない
様にして反応ガスを付着領域に送るため反応ガスの周囲
にH2のカーテンを供給する。
基板16は被覆されていない高純度のグラファイトのペ
デスタル18上に配置されそして高周波誘導コイル20
により加熱される。
デスタル18上に配置されそして高周波誘導コイル20
により加熱される。
測定バルブMは、反応ガスの流れを選択的にオン又はオ
フにするため流量計F及びソレノイド・バルブSにより
モニタされて、反応ガスの流れを制御するために用いら
れる。
フにするため流量計F及びソレノイド・バルブSにより
モニタされて、反応ガスの流れを制御するために用いら
れる。
連続的なフィルムを効果的に付着するためには熱分解付
着の予備処理として略1100℃及び略2分間の高温H
2ベーク・サイクルを行うことが重要である。
着の予備処理として略1100℃及び略2分間の高温H
2ベーク・サイクルを行うことが重要である。
それから、約0.1〜10μのエピタキシャル・フィル
ムが基板上に付着される迄熱分解付着が行われる。
ムが基板上に付着される迄熱分解付着が行われる。
このフィルムはシリコン基板上のプライマ層として働く
。
。
この工程のための典型的条件を次に示す。
流量
H2(主流) ″ 3.013/分H
2(Ga(CH3)aピック・アップ) 3.Ol1分
H2(PH3ピツク・アップ) 2.511/分
Ga (CH3)a 25c’l飾
P H325cc15) 温度 1125℃・1000℃・850℃ 時間 1125℃で2分間。
2(Ga(CH3)aピック・アップ) 3.Ol1分
H2(PH3ピツク・アップ) 2.511/分
Ga (CH3)a 25c’l飾
P H325cc15) 温度 1125℃・1000℃・850℃ 時間 1125℃で2分間。
勾配温度(1125℃→1000℃)で3分間。
1000℃でPH3を1分間。
1000℃でPH3及びG a (’CH3)3を5分
間。
間。
850℃でPH3及びGa (CH3)sを15分間。
フラッシュを8分間。
この様な付着の結果、Siの<100>面又は<100
>面から3Qfれている面に厚さ75μ迄のフィルムを
有する良質のエピタキシャル層が形成される。
>面から3Qfれている面に厚さ75μ迄のフィルムを
有する良質のエピタキシャル層が形成される。
この熱分解方法のための基本的な式を次に示す。
1/xPx+Ga(蒸気) →GaP(固体)更に、高
温領域、例えば基板16及びペデスタル18の領域、に
於けるGaPの形成を増すために壁が冷却される反応炉
が用いられることに留意されたい。
温領域、例えば基板16及びペデスタル18の領域、に
於けるGaPの形成を増すために壁が冷却される反応炉
が用いられることに留意されたい。
最終的成長温度は略750℃迄下げられてもよく、その
場合でも有用な結果を達成する。
場合でも有用な結果を達成する。
本発明による方法の好実施例に於ける第二の工程は、一
般に入手し得る標準的なHCl/Ga/−PH3/H2
付着装置を用いて、略10乃至40μの厚さ迄CaPの
第二層(ボディ)を付着することである。
般に入手し得る標準的なHCl/Ga/−PH3/H2
付着装置を用いて、略10乃至40μの厚さ迄CaPの
第二層(ボディ)を付着することである。
この様な装置についてはゝSingleCrystal
E lectrolum 1nescent Mat
erials 。
E lectrolum 1nescent Mat
erials 。
Mater 、Sci、Eng、、6(1970年)、
第 。
第 。
69乃至109頁に於てCa5ey、Jr、及びT r
umboreにより記載されている。
umboreにより記載されている。
この方法のための基本的な式を次に示す。
GaC#(蒸気)+1/x Px 十i/2 H2−+
Ga P+HCl この様な系に於ては、チェンバ壁面上にGaPが形成さ
れない様にチェンバ壁力切ロ熱される。
Ga P+HCl この様な系に於ては、チェンバ壁面上にGaPが形成さ
れない様にチェンバ壁力切ロ熱される。
壁:が冷たい場合には、反応ウェハ領域でなく壁面に於
て生じることになる。
て生じることになる。
この工程に於て用いられる典型的なパラメータを次に示
す。
す。
流量
H2L21/分
HCl 2cc/分
PH38cc/分
温度
700〜750°C
時間
75〜150分間
達成された成長速度は約0.1乃至0.2μ/分であり
、75分間で12.6乃至13.3μそして150分間
で29.8μのオーダーの厚さのGaPが形成された。
、75分間で12.6乃至13.3μそして150分間
で29.8μのオーダーの厚さのGaPが形成された。
この様な処理の結果、亀裂相互間の間隔が比較的大きい
(約0.05乃至0.08mm)高品質のGaP材料が
達成された。
(約0.05乃至0.08mm)高品質のGaP材料が
達成された。
第2a図はこの様な構造体の断面を示している。
ヘテロ・エビクキシャ用GaP/Siフィルムの結果を
標準的なホモ・エピタキシャルG a P /GaPフ
ィルムと比較するため、一連の比較テストが行われ、次
に示す結果が得られた。
標準的なホモ・エピタキシャルG a P /GaPフ
ィルムと比較するため、一連の比較テストが行われ、次
に示す結果が得られた。
移動度 150 cni/V sec 150cni
/V sec移動度 1730cfI//Vsec
1660c4/V sec転位密度(D−ピット)〜1
0ν旬界面(〜10′ycrrt)から表面領 域(10’/c涜)へ 勾配を有する。
/V sec移動度 1730cfI//Vsec
1660c4/V sec転位密度(D−ピット)〜1
0ν旬界面(〜10′ycrrt)から表面領 域(10’/c涜)へ 勾配を有する。
D−ピット型の略105/c111のエッチピット密度
はその材料の最終的な電界発光に伺ら直接的な影響を与
えないことが知られており、従ってGaP/Siのウェ
ハはGaPLEDに用いられるに適している。
はその材料の最終的な電界発光に伺ら直接的な影響を与
えないことが知られており、従ってGaP/Siのウェ
ハはGaPLEDに用いられるに適している。
従来に於て、GaAsP層は半導体の分野に於てLED
を製造するために用いられているが、これ迄はGaP及
びGaAsLか基板として用いることが出来なかったた
め、コストの点で問題があった。
を製造するために用いられているが、これ迄はGaP及
びGaAsLか基板として用いることが出来なかったた
め、コストの点で問題があった。
シリコンを用いることが好ましいことは明らかであるが
、格子不整によりGaAsPはシリコン上に成長され得
ない。
、格子不整によりGaAsPはシリコン上に成長され得
ない。
A s Hsを加えてGaPに勾配を生せしめることに
よりLEDに適したGaAsP層を形成し得ることが知
られている。
よりLEDに適したGaAsP層を形成し得ることが知
られている。
従って上述の如(Si上にGaPを成長せしめ得ること
はSi上にGaAsPのLEDを形成する;ことを容易
にする。
はSi上にGaAsPのLEDを形成する;ことを容易
にする。
基本的には、GaPの第二層が不均衡反応法により成長
された後、任意の所望の禁止帯の幅を有するGaAsP
の成長を容易にするため、一般に入手され得る電子的に
プログラムされた流量計を用いてAsH3の添加が制御
されする。
された後、任意の所望の禁止帯の幅を有するGaAsP
の成長を容易にするため、一般に入手され得る電子的に
プログラムされた流量計を用いてAsH3の添加が制御
されする。
この勾配を与える工程は所望の組成が達成される迄継続
され、それから厚い層(〜10乃至20μ)を形成する
ためにその組成に維持される。
され、それから厚い層(〜10乃至20μ)を形成する
ためにその組成に維持される。
第2b図はこの様な構造体の断面を示している3
2 第1図は本発明によるLEDを形成するための方法
に於ける工程を示すブロック図であり、第2a図及び第
2b図は本発明によるヘテロ・エピタキシャルGaP/
Si及びGaAsP/Si配列体を示す断面図であり、
そして第3図は本発明によるLEDを形成するための方
法の第一工程に従ってSi上にGaPを熱分解付着する
ために用いられる装置を示す概略図である。 10・・・反応管、12.14・・・管、16・・・基
板、18・・・ペデスタル、20・・・高周波誘導コイ
ル、M・・・測定バルブ、S・・・ソレノイド・バルブ
、F・・・流量計。
に於ける工程を示すブロック図であり、第2a図及び第
2b図は本発明によるヘテロ・エピタキシャルGaP/
Si及びGaAsP/Si配列体を示す断面図であり、
そして第3図は本発明によるLEDを形成するための方
法の第一工程に従ってSi上にGaPを熱分解付着する
ために用いられる装置を示す概略図である。 10・・・反応管、12.14・・・管、16・・・基
板、18・・・ペデスタル、20・・・高周波誘導コイ
ル、M・・・測定バルブ、S・・・ソレノイド・バルブ
、F・・・流量計。
Claims (1)
- 1 連続的に薄いエピタキシャル・フィルムである燐化
ガリウムの第一層をシリコン基板上に熱分解により付着
し、エピタキシャル層である燐化ガリウムの第二層を上
記第一層上にハロゲン化物転移方法により付着すること
を含む発光ダイオードの製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/533,604 US3963538A (en) | 1974-12-17 | 1974-12-17 | Two stage heteroepitaxial deposition process for GaP/Si |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5178187A JPS5178187A (ja) | 1976-07-07 |
JPS5820151B2 true JPS5820151B2 (ja) | 1983-04-21 |
Family
ID=24126690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50142475A Expired JPS5820151B2 (ja) | 1974-12-17 | 1975-12-02 | ハツコウダイオ−ドノセイゾウホウホウ |
Country Status (5)
Country | Link |
---|---|
US (1) | US3963538A (ja) |
JP (1) | JPS5820151B2 (ja) |
DE (1) | DE2549787C2 (ja) |
FR (1) | FR2295568A1 (ja) |
GB (1) | GB1501736A (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5856963B2 (ja) * | 1977-05-06 | 1983-12-17 | 三菱化成ポリテック株式会社 | 電子発光化合物半導体の製造方法 |
US4148045A (en) * | 1977-09-21 | 1979-04-03 | International Business Machines Corporation | Multicolor light emitting diode array |
JPS581539B2 (ja) * | 1978-07-07 | 1983-01-11 | 三菱化成ポリテック株式会社 | エピタキシヤルウエハ− |
FR2435816A1 (fr) * | 1978-09-08 | 1980-04-04 | Radiotechnique Compelec | Procede de realisation, par epitaxie, d'un dispositif semi-conducteur a structure multicouches et application de ce procede |
FR2447612A1 (fr) * | 1979-01-26 | 1980-08-22 | Thomson Csf | Composant semi-conducteur a heterojonction |
US4517047A (en) * | 1981-01-23 | 1985-05-14 | The United States Of America As Represented By The Secretary Of The Army | MBE growth technique for matching superlattices grown on GaAs substrates |
US4596626A (en) * | 1983-02-10 | 1986-06-24 | The United States Of America As Represented By The United States National Aeronautics And Space Administration | Method of making macrocrystalline or single crystal semiconductor material |
JPS6012724A (ja) * | 1983-07-01 | 1985-01-23 | Agency Of Ind Science & Technol | 化合物半導体の成長方法 |
US4632712A (en) * | 1983-09-12 | 1986-12-30 | Massachusetts Institute Of Technology | Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth |
US5091333A (en) * | 1983-09-12 | 1992-02-25 | Massachusetts Institute Of Technology | Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth |
US4697202A (en) * | 1984-02-02 | 1987-09-29 | Sri International | Integrated circuit having dislocation free substrate |
US4588451A (en) * | 1984-04-27 | 1986-05-13 | Advanced Energy Fund Limited Partnership | Metal organic chemical vapor deposition of 111-v compounds on silicon |
US4548658A (en) * | 1985-01-30 | 1985-10-22 | Cook Melvin S | Growth of lattice-graded epilayers |
JPS61291491A (ja) * | 1985-06-19 | 1986-12-22 | Mitsubishi Monsanto Chem Co | りん化ひ化ガリウム混晶エピタキシヤルウエハ |
IL78840A0 (en) * | 1985-10-17 | 1986-09-30 | Holobeam | Lattice-graded epilayer |
US4891091A (en) * | 1986-07-14 | 1990-01-02 | Gte Laboratories Incorporated | Method of epitaxially growing compound semiconductor materials |
DE3884682T2 (de) * | 1987-07-01 | 1994-05-05 | Nippon Electric Co | Verfahren zur Züchtung eines Halbleiterkristalles aus III-V-Gruppen-Verbindung auf einem Si-Substrat. |
US5272105A (en) * | 1988-02-11 | 1993-12-21 | Gte Laboratories Incorporated | Method of manufacturing an heteroepitaxial semiconductor structure |
US5079616A (en) * | 1988-02-11 | 1992-01-07 | Gte Laboratories Incorporated | Semiconductor structure |
US5238869A (en) * | 1988-07-25 | 1993-08-24 | Texas Instruments Incorporated | Method of forming an epitaxial layer on a heterointerface |
JP2507888B2 (ja) * | 1988-11-19 | 1996-06-19 | 工業技術院長 | ヘテロ構造体の製造方法 |
US5075743A (en) * | 1989-06-06 | 1991-12-24 | Cornell Research Foundation, Inc. | Quantum well optical device on silicon |
CA2062134C (en) * | 1991-05-31 | 1997-03-25 | Ibm | Heteroepitaxial layers with low defect density and arbitrary network parameter |
JP3436379B2 (ja) * | 1992-07-28 | 2003-08-11 | 三菱化学株式会社 | りん化ひ化ガリウムエピタキシャルウエハ |
US6010937A (en) * | 1995-09-05 | 2000-01-04 | Spire Corporation | Reduction of dislocations in a heteroepitaxial semiconductor structure |
JP3268731B2 (ja) | 1996-10-09 | 2002-03-25 | 沖電気工業株式会社 | 光電変換素子 |
US8148591B2 (en) * | 2007-12-21 | 2012-04-03 | Chevron Oronite Company Llc | Method of making a synthetic alkylaryl compound |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USB524765I5 (ja) * | 1966-02-03 | 1900-01-01 | ||
US3433684A (en) * | 1966-09-13 | 1969-03-18 | North American Rockwell | Multilayer semiconductor heteroepitaxial structure |
US3783009A (en) * | 1971-02-22 | 1974-01-01 | Air Reduction | Method for improving perfection of epitaxially grown germanium films |
US3699401A (en) * | 1971-05-17 | 1972-10-17 | Rca Corp | Photoemissive electron tube comprising a thin film transmissive semiconductor photocathode structure |
JPS52915B1 (ja) * | 1971-06-01 | 1977-01-11 | ||
US3766447A (en) * | 1971-10-20 | 1973-10-16 | Harris Intertype Corp | Heteroepitaxial structure |
US3862859A (en) * | 1972-01-10 | 1975-01-28 | Rca Corp | Method of making a semiconductor device |
-
1974
- 1974-12-17 US US05/533,604 patent/US3963538A/en not_active Expired - Lifetime
-
1975
- 1975-09-26 GB GB39468/75A patent/GB1501736A/en not_active Expired
- 1975-10-13 FR FR7532220A patent/FR2295568A1/fr active Granted
- 1975-11-06 DE DE2549787A patent/DE2549787C2/de not_active Expired
- 1975-12-02 JP JP50142475A patent/JPS5820151B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5178187A (ja) | 1976-07-07 |
FR2295568A1 (fr) | 1976-07-16 |
DE2549787A1 (de) | 1976-07-01 |
DE2549787C2 (de) | 1984-04-12 |
US3963538A (en) | 1976-06-15 |
GB1501736A (en) | 1978-02-22 |
FR2295568B1 (ja) | 1979-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5820151B2 (ja) | ハツコウダイオ−ドノセイゾウホウホウ | |
US3963539A (en) | Two stage heteroepitaxial deposition process for GaAsP/Si LED's | |
Manasevit | The use of metalorganics in the preparation of semiconductor materials: Growth on insulating substrates | |
US5759908A (en) | Method for forming SiC-SOI structures | |
US5230768A (en) | Method for the production of SiC single crystals by using a specific substrate crystal orientation | |
JPH01225114A (ja) | 半導体薄膜の製造方法 | |
Hoke et al. | Low‐temperature metalorganic growth of CdTe and HgTe films using ditertiarybutyltelluride | |
Shintani et al. | Kinetics of the epitaxial growth of GaN using Ga, HCl and NH3 | |
JPS6353915A (ja) | Soi装置の製造方法 | |
US3769104A (en) | Method of preventing autodoping during the epitaxial growth of compound semiconductors from the vapor phase | |
JP2003517726A (ja) | 緩和シリコンゲルマニウム層の作製方法 | |
CA1337170C (en) | Method for forming crystalline deposited film | |
WO2023079880A1 (ja) | ヘテロエピタキシャルウェーハの製造方法 | |
KR100455277B1 (ko) | 변형된 선택 성장 공정을 이용한 GaN 단결정 성장 방법 | |
JPS5838400B2 (ja) | 炭化珪素結晶層の製造方法 | |
JP2704224B2 (ja) | 半導体素子及びその製法 | |
JPH04214099A (ja) | 炭化珪素単結晶の製造方法 | |
Bahng et al. | Epitaxial growth of β-SiC thin films using bis-trimethylsilylmethane on Si (100) with a polycrystalline buffer layer | |
JPS62132312A (ja) | 半導体薄膜の製造方法 | |
JPS6012775B2 (ja) | 異質基板上への単結晶半導体層形成方法 | |
JPH04137524A (ja) | 炭化珪素半導体基板の製造方法 | |
JPS6390833A (ja) | 2族および6族からなる化合物薄膜の製造方法 | |
JPH01173708A (ja) | 半導体素子 | |
JPS62189721A (ja) | 半導体膜形成法および半導体膜形成用装置 | |
Berkenblit et al. | LOW TEMPERATURE SELECTIVE EPITAXIAL SOI USING SICI |