DE2549787C2 - Verfahren zur Herstellung einer Halbleiter-Einkristallstruktur für lichtemittierende Dioden - Google Patents

Verfahren zur Herstellung einer Halbleiter-Einkristallstruktur für lichtemittierende Dioden

Info

Publication number
DE2549787C2
DE2549787C2 DE2549787A DE2549787A DE2549787C2 DE 2549787 C2 DE2549787 C2 DE 2549787C2 DE 2549787 A DE2549787 A DE 2549787A DE 2549787 A DE2549787 A DE 2549787A DE 2549787 C2 DE2549787 C2 DE 2549787C2
Authority
DE
Germany
Prior art keywords
single crystal
layer
substrate
emitting diodes
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2549787A
Other languages
English (en)
Other versions
DE2549787A1 (de
Inventor
Robert Wallace Hopewell Junction N.Y. Broadie
Bernard Michael Kingston N.Y. Kemlage
Hans Bernhard Hopewell Junction N.Y. Pogge
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2549787A1 publication Critical patent/DE2549787A1/de
Application granted granted Critical
Publication of DE2549787C2 publication Critical patent/DE2549787C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/025—Deposition multi-step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/059—Germanium on silicon or Ge-Si on III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/067—Graded energy gap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/119—Phosphides of gallium or indium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung jo einer Halbleiter-Einkristallstruktur für lichtemittierende Dioden, bei dem als Substrat ein Silicium-Einkristall dient und bei dem auf diesem Substrat eine Galliumphosphid-Einkristallschicht aus der Gasphase epitaktisch niedergeschlagen wird, wobei ein GaCl enthaltender Gasstrom verwendet wird.
Ein derartiges Verfahren ist aus »Siemens Forschungs-und Entwicklungsberichie« 2(1973), Seiten 171 bis 174 bekannt.
Das bekannte Verfahren beruht auf einem Halogenid-Transportprozeß, bei dem GaP und PCl3 als Material für die Quelle verwendet wird. Aufgrund des Vorhandenseins von Oxid auf dem Si-Substrat wurden Schwierigkeiten beim Aufwachsprozeß festgestellt. Der Aufwachsprozeß gelangt bei einer Temperatur von 800 bis 8500C, wenn (11 umorientierte Substrate verwendet wurden und die Substrate einem speziellen Hochtemperaturprozeß unterworfen wurden. Dieser Prozeß führte bei (100)-orientierten Substraten nicht zum Erfolg.
Außerdem ist aus »Japan J. Appl. Phys.«, 11 (1972), Seiten 919 und 920 das pyrolythische Niederschlagen von GaAsi-,Ρ, aus einem Gasstrom bekannt, der Ga(CH3J3 und PH3 enthält. Der Niederschlag erfolgt dabei auf einen GaAs-Substrat.
Es ist die der Erfindung zugrundeliegende Aufgabe, die zuvor geschilderten Schwierigkeiten bei der Herstellung einer Halbleiter-Einkristallstruktur für lichtemittierende Dioden gemäß dem eingangs geschilderten Verfahren zu vermeiden, um so Dioden hoher Qualität erzielen zu können.
Die Lösung dieser Aufgabe ist im Anspruch 1 gekennzeichnet.
Vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfahrens sind in den Unteransprüchen niedergelegt.
Die Erfindung wird im folgenden anhand der Zeichnung erläutert. Es zeigt
F i g. 1 ein Ablaufdiagramm des Verfahrens,
F i g. 2a und 2b Schnittansichten durch Halbleiler-Ein-
M) kristallstrukturen und
Fig.3 die schematische Ansicht einer Einrichtung zum pyrolitischen Aufwachsen einer GaP-Schicht auf einem Si-Substrat
Wie aus dem Ablaufdiagramm der F i g. 1 zu ersehen ist wird im ersten Verfahrensschritt auf ein Si-Substrat auf pyroütischem Wege eine GaP-Schicht aufgebracht Diese Schicht dient als eine Art Zwischenschicht Das bei diesem ersten Prozeßschritt verwendete Reaktionsgefäß 10, typischerweise aus Quarz mit einem Durchmesser von etwa 50 mm, wird — abweichend von der normalerweise waagrechten Anordnung — in vertikaler Lage betrieben, wie es in F i g. 3 dargestellt ist Als Einlasse dienen zwei Röhren 12 und 14. Über das innere Rohr 12 werden die Reaktionsgase zugeführt Über das äußere Rohr 14 erfolgt die Zufuhr von H2, das den Reaktionsgasstrom nach Art eines Vorhanges umgibt und einen Niederschlag an den Wänden des Reaktionsgefäßes wei'gehend verhindert. Die Si-Substrate 16 werden auf einen hochreinen Graphit-Träger 18 gelegt und über eine Induktionsspule 20 erhitzt
Regelorgane M steuern den Fluß der Reaktionsgase, der über Flußmesser F und Magnetventile 5 selektiv überwacht wird. Vor dem eigentlichen pyrolitischen Niederschlag wird ein Hochtemperaturprozeß in H2-Umgebung bei einer Dauer von etwa 2 Minuten und einer Temoeratur von etwa 11000C durchgeführt, um anschließend eine kontinuierliche Schicht zu erhalten. Der pyrolitische Niederschlagsprozeß wird dann so lange durchgeführt, bis eine Epitaxieschicht von etwa 0,1 bis 10 μιη auf der Oberfläche des Si-Substrats entstanden ist. Diese erste dünne epitaktische GaP-Schicht bildet eine Grund- oder Zwischenschicht, auf der die weiteren Schichten aufgebracht werden.
Typische Prozeßparameter ergeben sich aus der folgenden Tabelle:
Flußraten 3,0 l/Min.
H2 (Hauptfluß) 3,0 l/Min.
H2 [Ga(CH3J3 Zusatz] 2,5 l/Min.
H2(PH3 Zusatz) 25 cc/Min
Ga(CH3), 25 cc/Min
PH3
Temperaturen
- 1125°C- 10000C - 8500C.
Zeiten
2 Min. bei 1125°C
3 Min. ansteigende Temperatur
(11250C- 1000°C)
1 Min.PH3beil000°C
5 Min. PH3und Ga(CH3J3 bei 1000°C
15 Min. PH3und Ga(CH3J3 bei 850°C
8 Min. Spülen
Als Ergebnis dieses Prozesses erhält man eine Epitaxieschicht guter Qualität auf einem in der (100)-Ebene oder einer um 3° von dieser Ebene abweichend orientiertem Si-Substrat. Die Schichtdicke beträgt bis 7U 7,5 μίτι. Für den pyrolitischen Prozeß gelten folgende Reaktionsgleichungen:
PH
GaP(Fcst)
Es sei hinzugefügt, daß zum Zwecke der Erhöhung der GaP-Schichtbildung im Bereich der hohen Temperatur, d. h, im Bereich des Substrats 16 und der Aufnahme 18, ein wassergekühltes Reaktionsgefäß verwendet wird. Die Temperatur kann am Ende bis auf etwa 75O0C abgesenkt werden, ohne daß das Ergebnis wesentlich beeinträchtigt würde.
Im zweiten Verfahrensschritt wird die zweite GaP-Schiciii in einer Dicke von 10 bis 40 μηη aufgebracht. Dieser Prozeß wird in einer üblichen Einrichtung zum Aufbringen von HCl/Ga/PH3/H2 durchgeführt
Für diesen zweiten Prozeßschritt gelten im wesentlichen folgende Reaktionsgleichungen:
HCl +
PH,
—> GaCl(Dampf) 3/2 H2 (χ = 1 -4)
GaCl(Damp0 + 1/χΡχ + 1/2 H2 —» GaP + HCl
Dabei sind die Wände des Reaktionsgefäßes heiß, um eine GaP-Schichtbildung dort zu verhindern. Als typische Prozeßparameter ergeben sich:
Flußrate
H2 ~ 1,2 l/Min.
HCl ~ 2 cc/Min.
PH3 ~ 8 cc/Min.
Temperatur
- 700 - 7500C
Zeit
75—150 Minuten
Fs werden Aufwachsraten in der Größenordnung von 0,1 μηι/Min. erreicht Es ergeben sich GaP-Schichtdikken bei einer Prozeßdauer von 75 Minuten von etwa 12,6 bis 133 μτη und bei etwa 150 Min. von 29,8 μπι. Es ergibt sich eine GaP-Scnicht hoher Qualität Fig. 2a zeigt die Schnittansicht einer entsprechenden Struktur.
Im folgenden seien die durch einen Vergleich zwischen heteroepitaxialen GaP/Si-Strukturen und den üblichen homeoepitaxialen GaP/GaP-Strukturen gewonnenen Meßergebnisse dargestellt.
GaP/GaP GaP/Si
300° K - Dotierungsgrad
Beweglichkeit
77° K - Dotierungsgrad
Beweglichkeit
Versetzungsdichte
4,3xl0I6cm-3 150cm2/Vsec 2,0XlO14Cm"3 1730 cm2/V see -lOVcm2
Es ist bekannt, daß Versetzungsdichten von etwa lOVcm2 keinen wesentlichen Einfluß auf Elektrolumi- · neszenzeffekt des Materials haben. Der Vergleich zeigt, daß mit Hilfe des erfindungsgemäßen Verfahrens brauchbare Strukturen herstellbar sind.
Die mit dem erfindungsgemäßen Verfahren hergestellte Halbleiterstruktur läßt sich durch als Ausgang für GaAsP-Dioden verwenden. Dazu wird gemäß Fig. 2b auf die zweite GaP-Schicht eine GaAsP-Schicht aufgebracht. Man geht dabei so vor, daß nach der Herstellung der zweiten GaP-Schicht im gleichen 5,1
150 cm2/V see
1,8 x 1014 cm"3
1660 cm2/V see
Abnehmend
von der Grenzfläche (~ 107/cm2)
zur Oberfläche (lOVcm2)
Prozeßschritt in abgestufter Weise AsHj zugeführt wird. Dies geschieht mittels eines elektronisch gesteuerten Flußmessers. Das gesteuerte Hinzufügen von ASH3 ermöglicht das Aufwachsen einer GaAsP-Schicht jeder beliebigen Zusammensetzung. Dieser Aufwachsprozeß wird so lange fortgeführt, bis die gewünschte Zusammensetzung der lichtemittierenden GaAsP-Schieht erreicht ist. Unter Konstanthaltung der Zusammensetzung wird der Prozeß fortgeführt, bis eine geeignete Schichtdicke (ca. 10—20 μιη) vorhanden ist.
Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Verfahren zur Herstellung einer Halbleiter-Einkristallstruktur für lichtemittierende Dioden, bei dem als Substrat ein Silicium-Einkristall dient und bei dem auf diesem Substrat eine Galliumphosphid-Einkristallschicht aus der Gasphase epitaktisch niedergeschlagen wird, wobei ein GaCl enthaltender Gasstrom verwendet wird, dadurch gekennzeichnet, daß eine erste Teilschicht der Einkri-Stallschicht unter Pyrolyse von Ga(CH3J3 und PH3 auf dem Substrat aufgebracht wird und daß anschließend auf die erste eine zweite Teüschicht der Einkristallschicht unter Verwendung des GaCl enthaltenden Gasstroms, der außerdem noch PH3 is enthält, aufgebracht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Teüschicht mit einer Dicke von 0,1 bis 10 [im aufgebracht wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Pyrolyse bei einer Temperatur zwischen 750 und 10000C vorgenommen wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die zweite Teüschicht mit einer Dicke von 2 bis 40 μη·, aufgebracht wird.
DE2549787A 1974-12-17 1975-11-06 Verfahren zur Herstellung einer Halbleiter-Einkristallstruktur für lichtemittierende Dioden Expired DE2549787C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/533,604 US3963538A (en) 1974-12-17 1974-12-17 Two stage heteroepitaxial deposition process for GaP/Si

Publications (2)

Publication Number Publication Date
DE2549787A1 DE2549787A1 (de) 1976-07-01
DE2549787C2 true DE2549787C2 (de) 1984-04-12

Family

ID=24126690

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2549787A Expired DE2549787C2 (de) 1974-12-17 1975-11-06 Verfahren zur Herstellung einer Halbleiter-Einkristallstruktur für lichtemittierende Dioden

Country Status (5)

Country Link
US (1) US3963538A (de)
JP (1) JPS5820151B2 (de)
DE (1) DE2549787C2 (de)
FR (1) FR2295568A1 (de)
GB (1) GB1501736A (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856963B2 (ja) * 1977-05-06 1983-12-17 三菱化成ポリテック株式会社 電子発光化合物半導体の製造方法
US4148045A (en) * 1977-09-21 1979-04-03 International Business Machines Corporation Multicolor light emitting diode array
JPS581539B2 (ja) * 1978-07-07 1983-01-11 三菱化成ポリテック株式会社 エピタキシヤルウエハ−
FR2435816A1 (fr) * 1978-09-08 1980-04-04 Radiotechnique Compelec Procede de realisation, par epitaxie, d'un dispositif semi-conducteur a structure multicouches et application de ce procede
FR2447612A1 (fr) * 1979-01-26 1980-08-22 Thomson Csf Composant semi-conducteur a heterojonction
US4517047A (en) * 1981-01-23 1985-05-14 The United States Of America As Represented By The Secretary Of The Army MBE growth technique for matching superlattices grown on GaAs substrates
US4596626A (en) * 1983-02-10 1986-06-24 The United States Of America As Represented By The United States National Aeronautics And Space Administration Method of making macrocrystalline or single crystal semiconductor material
JPS6012724A (ja) * 1983-07-01 1985-01-23 Agency Of Ind Science & Technol 化合物半導体の成長方法
US5091333A (en) * 1983-09-12 1992-02-25 Massachusetts Institute Of Technology Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth
US4632712A (en) * 1983-09-12 1986-12-30 Massachusetts Institute Of Technology Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth
US4697202A (en) * 1984-02-02 1987-09-29 Sri International Integrated circuit having dislocation free substrate
US4588451A (en) * 1984-04-27 1986-05-13 Advanced Energy Fund Limited Partnership Metal organic chemical vapor deposition of 111-v compounds on silicon
US4548658A (en) * 1985-01-30 1985-10-22 Cook Melvin S Growth of lattice-graded epilayers
JPS61291491A (ja) * 1985-06-19 1986-12-22 Mitsubishi Monsanto Chem Co りん化ひ化ガリウム混晶エピタキシヤルウエハ
IL78840A0 (en) * 1985-10-17 1986-09-30 Holobeam Lattice-graded epilayer
US4891091A (en) * 1986-07-14 1990-01-02 Gte Laboratories Incorporated Method of epitaxially growing compound semiconductor materials
US4840921A (en) * 1987-07-01 1989-06-20 Nec Corporation Process for the growth of III-V group compound semiconductor crystal on a Si substrate
US5272105A (en) * 1988-02-11 1993-12-21 Gte Laboratories Incorporated Method of manufacturing an heteroepitaxial semiconductor structure
US5079616A (en) * 1988-02-11 1992-01-07 Gte Laboratories Incorporated Semiconductor structure
US5238869A (en) * 1988-07-25 1993-08-24 Texas Instruments Incorporated Method of forming an epitaxial layer on a heterointerface
JP2507888B2 (ja) * 1988-11-19 1996-06-19 工業技術院長 ヘテロ構造体の製造方法
US5075743A (en) * 1989-06-06 1991-12-24 Cornell Research Foundation, Inc. Quantum well optical device on silicon
CA2062134C (en) * 1991-05-31 1997-03-25 Ibm Heteroepitaxial layers with low defect density and arbitrary network parameter
JP3436379B2 (ja) * 1992-07-28 2003-08-11 三菱化学株式会社 りん化ひ化ガリウムエピタキシャルウエハ
US6010937A (en) * 1995-09-05 2000-01-04 Spire Corporation Reduction of dislocations in a heteroepitaxial semiconductor structure
JP3268731B2 (ja) * 1996-10-09 2002-03-25 沖電気工業株式会社 光電変換素子
US8148591B2 (en) * 2007-12-21 2012-04-03 Chevron Oronite Company Llc Method of making a synthetic alkylaryl compound

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USB524765I5 (de) * 1966-02-03 1900-01-01
US3433684A (en) * 1966-09-13 1969-03-18 North American Rockwell Multilayer semiconductor heteroepitaxial structure
US3783009A (en) * 1971-02-22 1974-01-01 Air Reduction Method for improving perfection of epitaxially grown germanium films
US3699401A (en) * 1971-05-17 1972-10-17 Rca Corp Photoemissive electron tube comprising a thin film transmissive semiconductor photocathode structure
JPS52915B1 (de) * 1971-06-01 1977-01-11
US3766447A (en) * 1971-10-20 1973-10-16 Harris Intertype Corp Heteroepitaxial structure
US3862859A (en) * 1972-01-10 1975-01-28 Rca Corp Method of making a semiconductor device

Also Published As

Publication number Publication date
DE2549787A1 (de) 1976-07-01
US3963538A (en) 1976-06-15
FR2295568B1 (de) 1979-05-04
GB1501736A (en) 1978-02-22
JPS5178187A (de) 1976-07-07
FR2295568A1 (fr) 1976-07-16
JPS5820151B2 (ja) 1983-04-21

Similar Documents

Publication Publication Date Title
DE2549787C2 (de) Verfahren zur Herstellung einer Halbleiter-Einkristallstruktur für lichtemittierende Dioden
DE2549738C2 (de) Verfahren zur Herstellung einer Halbleiter-Einkristallstruktur für lichtemittierende Dioden
DE3884682T2 (de) Verfahren zur Züchtung eines Halbleiterkristalles aus III-V-Gruppen-Verbindung auf einem Si-Substrat.
DE68917021T2 (de) Herstellung eines Halbleiterplättchens, das eine III-V-Gruppen-Halbleiterverbindungsschicht auf einem Siliziumsubstrat aufweist.
DE69203736T2 (de) Kristallzuchtverfahren für Halbleiter auf Galliumnitrid-Basis.
DE3780664T2 (de) Epitaxiewachstumsverfahren und vorrichtung.
DE102005042587A1 (de) Verfahren und Vorrichtung zur Herstellung eines auf Galliumnitrid basierenden Einzelkristallsubstrats
DE3415799A1 (de) Verfahren zur herstellung eines einkristall-substrats aus siliziumcarbid
DE3446956C2 (de)
DE3526844A1 (de) Einrichtung zum bilden eines kristalls aus einem halbleiter
DE19859429A1 (de) Verfahren zur Herstellung epitaktischer Silizium-Germaniumschichten
EP3786321A2 (de) Verfahren und vorrichtung zur herstellung einer schicht und damit versehenes substrat
DE102012103686A1 (de) Epitaxiesubstrat, Verfahren zur Herstellung eines Epitaxiesubstrats und optoelektronischer Halbleiterchip mit einem Epitaxiesubstrat
DE3850582T2 (de) Gallium-Nitrid Halbleiter-Lumisneszenzdiode sowie Verfahren zu deren Herstellung.
DE112015003559T5 (de) Epitaxialer Wafer und Herstellungsverfahren dafür
DE112011103871B4 (de) Verfahren zum ausbilden von galliumnitrid-material und struktur, die durch ein derartiges verfahren ausgebildet wird
DE112018002713T5 (de) SiC-EPITAXIE-WAFER UND VERFAHREN ZU DESSEN HERSTELLUNG
DE102006035377B4 (de) Verfahren zur Herstellung eines Halbleiterkristalls
DE68918799T2 (de) Verbindungshalbleitersubstrat.
DE3026030C2 (de) Vorrichtungsteil für die Halbleitertechnik, Verfahren und Vorrichtung zu dessen Herstellung
DE2148119A1 (de) Verfahren zum Herstellen epitaktischer Schichten auf Halbleitersubstraten
DE3751884T2 (de) Herstellungsverfahren einer niedergeschlagenen Kristallschicht
DE68901735T2 (de) Verfahren zur herstellung von halbleitenden einkristallen.
DE2154386C3 (de) Verfahren zum Herstellen einer epitaktischen Halbleiterschicht auf einem Halbleitersubstrat durch Abscheiden aus einem Reaktionsgas/Trägergas-Gemisch
DE69228631T2 (de) Verfahren zur Kristallzüchtung eines III-V Verbindungshalbleiters

Legal Events

Date Code Title Description
OD Request for examination
8181 Inventor (new situation)

Free format text: BROADIE, ROBERT WALLACE, HOPEWELL JUNCTION, N.Y., US KEMLAGE, BERNARD MICHAEL, KINGSTON, N.Y., US POGGE, HANS BERNHARD, HOPEWELL JUNCTION, N.Y., US

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee