JPS58161113A - 同期信号記録方法 - Google Patents
同期信号記録方法Info
- Publication number
- JPS58161113A JPS58161113A JP57045015A JP4501582A JPS58161113A JP S58161113 A JPS58161113 A JP S58161113A JP 57045015 A JP57045015 A JP 57045015A JP 4501582 A JP4501582 A JP 4501582A JP S58161113 A JPS58161113 A JP S58161113A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- code
- data
- modulation
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、４ビツトの２進データを８ビツトの２進デー
タに符号変換する４／８変調方式において、各符号系列
の所定の長さごとに付加する同門信号の記録方法に関す
る。
タに符号変換する４／８変調方式において、各符号系列
の所定の長さごとに付加する同門信号の記録方法に関す
る。
音響信号を標本化し、量子化することに°よって得られ
る２進デ、イジタル信号を磁気テープ等の記録媒体に記
録したり、再生したりする装置において、高密度にデー
タを記録、再生する上で、データのビット間隔に比べて
磁化反転の最小間隔が長く、最大間隔が短かい変調方式
が提案されている。
る２進デ、イジタル信号を磁気テープ等の記録媒体に記
録したり、再生したりする装置において、高密度にデー
タを記録、再生する上で、データのビット間隔に比べて
磁化反転の最小間隔が長く、最大間隔が短かい変調方式
が提案されている。
たとえば、前記変調方式の代表的な例に３ＰＭ（３Ｐｏ
５ｉｔｉｏｎ Ｍｏｄｕｌａｔｉｏｎ）があるＱこの３
ＰＭは、第１図のコード変換表に従い３ビツトを１グル
ープとし、各グループを６ビツトのコードに変換し、“
１”ビットのセル中央で磁化反転させる変調方式である
。その場合６ビツトの変換コードは隣接する°゛１″の
間に少なくとも２個の”′０″が存在するようなアルゴ
リズムを採用する。すなわち、ある３ビツトグループの
変換コードのつながりにおいて、前の変換コードのＰ５
と後の変換コードのＰｌ がともに”１″の場合、Ｐ
６とＰｌをとも（（°○“にシ２、このＰ５とＰｌ の
間に位置するＰ６ をパ１＃に再変換する。従って、元
データのビット周期をＴの場合、変調コードの磁化反転
のｂ（小間隔をＴｍ１ｎとするとＴｍ１ｎけ、変換コー
ドに′°０＃が２細線いた場合でＴｍ１ｎ ＝ １．５
Ｔとなり、また最大間隔をＴｍａｘとすらとＴｍａｘは
、Ｐｌだけが“１＃のデータとＰ５ たけが°′１＃の
データが交７７、 Ｋ続いた場合であり、この時は前記
の変換規則によりＰｌ、 Ｐ６はともに”０＃となり、
ＰｌとＰ６ にはさまれだＰ６が１”となり、Ｔｍａｘ
−６Ｔとなる。次に３ＰＭの復調の場合、復調すべき変
換コード６ビツトの一つ前の変換コードのＰ６が必要で
あり、７ビツトをもって元データを復元でできる。この
場合、変換コード６ビツトのグループ分けが正確に行な
われないと復調できない。
５ｉｔｉｏｎ Ｍｏｄｕｌａｔｉｏｎ）があるＱこの３
ＰＭは、第１図のコード変換表に従い３ビツトを１グル
ープとし、各グループを６ビツトのコードに変換し、“
１”ビットのセル中央で磁化反転させる変調方式である
。その場合６ビツトの変換コードは隣接する°゛１″の
間に少なくとも２個の”′０″が存在するようなアルゴ
リズムを採用する。すなわち、ある３ビツトグループの
変換コードのつながりにおいて、前の変換コードのＰ５
と後の変換コードのＰｌ がともに”１″の場合、Ｐ
６とＰｌをとも（（°○“にシ２、このＰ５とＰｌ の
間に位置するＰ６ をパ１＃に再変換する。従って、元
データのビット周期をＴの場合、変調コードの磁化反転
のｂ（小間隔をＴｍ１ｎとするとＴｍ１ｎけ、変換コー
ドに′°０＃が２細線いた場合でＴｍ１ｎ ＝ １．５
Ｔとなり、また最大間隔をＴｍａｘとすらとＴｍａｘは
、Ｐｌだけが“１＃のデータとＰ５ たけが°′１＃の
データが交７７、 Ｋ続いた場合であり、この時は前記
の変換規則によりＰｌ、 Ｐ６はともに”０＃となり、
ＰｌとＰ６ にはさまれだＰ６が１”となり、Ｔｍａｘ
−６Ｔとなる。次に３ＰＭの復調の場合、復調すべき変
換コード６ビツトの一つ前の変換コードのＰ６が必要で
あり、７ビツトをもって元データを復元でできる。この
場合、変換コード６ビツトのグループ分けが正確に行な
われないと復調できない。
一般に、このようにデータを変調し、記録・再生する方
式において、単に変換コード系列を記録するのみでなく
、複数の変換コードを単位としてフレーム化し、フレー
ムの識別のために同期信号をイ・１力［１して８己録す
る。そうすることにより復調時に同期信号のパターンを
検出し、６ビツトのグループを明確に１．／、復調が可
能となる。従って、同期信号は上記の意味において重要
な役目を果す。
式において、単に変換コード系列を記録するのみでなく
、複数の変換コードを単位としてフレーム化し、フレー
ムの識別のために同期信号をイ・１力［１して８己録す
る。そうすることにより復調時に同期信号のパターンを
検出し、６ビツトのグループを明確に１．／、復調が可
能となる。従って、同期信号は上記の意味において重要
な役目を果す。
同期信号の選択にあたっては、従来ビットずれが生じて
も誤検出を起こしにくいビット系列であ−〕たり、ある
特殊な繰り返しビット列、たとえば、磁化反転間隔の長
いビット列であったりした。しかし、ＭＦＭの場合でも
、前記の３ＰＭの場合でも同期信号のビット系列と同一
のビット系列が元データの変換コード系列の中に存在（
−１誤検出のおそれが多分にあった。しわがって同期信
号の誤検出を防ぐ方法としては、同期信号の周期性を利
用する強力な同期保護回路を必要としていた。
も誤検出を起こしにくいビット系列であ−〕たり、ある
特殊な繰り返しビット列、たとえば、磁化反転間隔の長
いビット列であったりした。しかし、ＭＦＭの場合でも
、前記の３ＰＭの場合でも同期信号のビット系列と同一
のビット系列が元データの変換コード系列の中に存在（
−１誤検出のおそれが多分にあった。しわがって同期信
号の誤検出を防ぐ方法としては、同期信号の周期性を利
用する強力な同期保護回路を必要としていた。
本発明は、変調方式に４／８Ｍ方式を用い、この４／８
Ｍ方式の変調アルゴリズムを使用して、データを変換し
２ても変換後のコード系列中に絶χ・」にあられれるこ
とのないビット系列を示シフ、こ、ｉ′１を同１ｔＪ］
信号として採用することにより、同期の検出を確実に行
なうことを目的とした同期信号の記録方法を提供するも
のである。
Ｍ方式の変調アルゴリズムを使用して、データを変換し
２ても変換後のコード系列中に絶χ・」にあられれるこ
とのないビット系列を示シフ、こ、ｉ′１を同１ｔＪ］
信号として採用することにより、同期の検出を確実に行
なうことを目的とした同期信号の記録方法を提供するも
のである。
本発明の詳細な説明する前に、捷ず４／８Ｍｂ式につい
て説明する。
て説明する。
第２しご］は、４／８Ｍ方式の変調アルゴリズムの一例
ｒ１４ビットの２進テ−タを８ビツトの変換コードに変
換−するテーブルを小ず。４ビットで構成さＪする２進
データは１６個でちり１．８ビツトで構ｆ＆さノ）た２
進コードの中より” １ ”とパ１ｕの間に連続する′
”０”の個数が最小で２個であるコードを選択し、さら
に８ビツトのコートが連続１゜ノこ場合に、その境岑で
“○″′の連続個数が２板上であることを確保１′るだ
めに変換すべきデータの前のデータの変換コードの状態
により変換コードを割り当てている。前記変換コートが
連続した場Ｃ１以−１−１から理解されるように、”
１ ”と１”しり間Ｄパ０＃の細粒は最小２であるので
、変調波形の最小反転間隔はＴｍ１ｎ ＝−＝ １ 、
ｓ丁（ただしＴ：元データのビット間隔）となる。また
、”ｏ”の連続個数が最大となるのは、元データが”１
０００”の次にＯ○００”と続いた場合で、変換コード
系列において” ｏ ”の連続ｆｉ＋’−１９（Ｔｒｎ
ａＸ＝ ｅ５ Ｔ ）である。、この４ 、／ ８ Ｍ
方式は３ＰＭに比−＼て、Ｔｍ１ｎは、同じであるので
記録密度は同等であるが、Ｔｍａｘ（ｄ、３ＰＭより短
かいので再生時において再生波形からのクロック再生が
容易である゛という特徴かある１゜復調時においては、
第３図に示した復調アルゴリズム、に従って変換コード
より元のデータに逆変換することが可能である。
ｒ１４ビットの２進テ−タを８ビツトの変換コードに変
換−するテーブルを小ず。４ビットで構成さＪする２進
データは１６個でちり１．８ビツトで構ｆ＆さノ）た２
進コードの中より” １ ”とパ１ｕの間に連続する′
”０”の個数が最小で２個であるコードを選択し、さら
に８ビツトのコートが連続１゜ノこ場合に、その境岑で
“○″′の連続個数が２板上であることを確保１′るだ
めに変換すべきデータの前のデータの変換コードの状態
により変換コードを割り当てている。前記変換コートが
連続した場Ｃ１以−１−１から理解されるように、”
１ ”と１”しり間Ｄパ０＃の細粒は最小２であるので
、変調波形の最小反転間隔はＴｍ１ｎ ＝−＝ １ 、
ｓ丁（ただしＴ：元データのビット間隔）となる。また
、”ｏ”の連続個数が最大となるのは、元データが”１
０００”の次にＯ○００”と続いた場合で、変換コード
系列において” ｏ ”の連続ｆｉ＋’−１９（Ｔｒｎ
ａＸ＝ ｅ５ Ｔ ）である。、この４ 、／ ８ Ｍ
方式は３ＰＭに比−＼て、Ｔｍ１ｎは、同じであるので
記録密度は同等であるが、Ｔｍａｘ（ｄ、３ＰＭより短
かいので再生時において再生波形からのクロック再生が
容易である゛という特徴かある１゜復調時においては、
第３図に示した復調アルゴリズム、に従って変換コード
より元のデータに逆変換することが可能である。
次に、第２図お変調アルゴリズムに対する変調回路の例
を第４図に、第３図の復調アルゴリズムにχ・１する復
調回路の例を第６図に示す・第４図において、１１／ｉ
デニタの入力端子、２Ｉ−１，１２段シフトレジスタ、
３は１２人力８出力の符−づ器、４は８段ンフト１／ジ
スタ、６（１変換コートの出力端子である。その動作を
説明すると、１のデータ入力端子に元データが入力され
、２の１２段シフｉ・レジスタにおいて遂次シフトされ
る。３の符号器では、２の１２段シフトレジスタの各段
の出力を入力としてあらかじめ前記第２図の変調アルゴ
リズムに従い設定された８ビツトの変換コードを出力す
る。ここで符号器３はＲＯＭ （ＲｅａｄＯｎ ｌ ｙ
Ｍｅｍｏ ｒ ｙ ＞などで形成するとよい。前記第
２１閾の変調アルゴリズム上で前後のデータの一部を−
ａ虜にいれる必要があることから、参照するデータが１
２ピントで変換コード８ビツトが決定されることになる
。４の８段シフトレジスタでは、前記変換コードが遂次
シフトされ、６の出力端子に変調コードが出力される。
を第４図に、第３図の復調アルゴリズムにχ・１する復
調回路の例を第６図に示す・第４図において、１１／ｉ
デニタの入力端子、２Ｉ−１，１２段シフトレジスタ、
３は１２人力８出力の符−づ器、４は８段ンフト１／ジ
スタ、６（１変換コートの出力端子である。その動作を
説明すると、１のデータ入力端子に元データが入力され
、２の１２段シフｉ・レジスタにおいて遂次シフトされ
る。３の符号器では、２の１２段シフトレジスタの各段
の出力を入力としてあらかじめ前記第２図の変調アルゴ
リズムに従い設定された８ビツトの変換コードを出力す
る。ここで符号器３はＲＯＭ （ＲｅａｄＯｎ ｌ ｙ
Ｍｅｍｏ ｒ ｙ ＞などで形成するとよい。前記第
２１閾の変調アルゴリズム上で前後のデータの一部を−
ａ虜にいれる必要があることから、参照するデータが１
２ピントで変換コード８ビツトが決定されることになる
。４の８段シフトレジスタでは、前記変換コードが遂次
シフトされ、６の出力端子に変調コードが出力される。
１だ、第６図に示す復調回路において、６は再生変換コ
ードの入力端子、７は１２段シフトレジスタ、８はロジ
ック回路、９は８人力４出力の復写器、１ｏは４段ソフ
トレジスタ、１１は復調データの出力端子である。同様
にその動作を説明すれば、６の入力端子に再生変換コー
ドが入力され、７０１２段シフトレジスタで遂次シフト
される。
ードの入力端子、７は１２段シフトレジスタ、８はロジ
ック回路、９は８人力４出力の復写器、１ｏは４段ソフ
トレジスタ、１１は復調データの出力端子である。同様
にその動作を説明すれば、６の入力端子に再生変換コー
ドが入力され、７０１２段シフトレジスタで遂次シフト
される。
８のロジック回路では、７の１２２段シフトレジスタ各
段の出力の変換コード系列１２ピツトのうち下位４ビツ
トにより、変調時において前後に位置する変換コードの
つながりのために影響を受けた］三位８ピットのうちの
最下位ビットを変形し、変調アルゴリズムにもとすく変
換コード８ビツトを得ている。復号器９では、第３図の
ような前記８ビツトの入力からあらかじめ設定された復
調アルゴリズムにもとすく４ビツトのデータを出力する
。ここで、復号器９もたとえばＲＯＭなどで簡単に構成
できる。１ｏの４段シフトレジスタでは前記４ビツトを
遂次シフトし、１１の出力端子に復調データを出力する
。
段の出力の変換コード系列１２ピツトのうち下位４ビツ
トにより、変調時において前後に位置する変換コードの
つながりのために影響を受けた］三位８ピットのうちの
最下位ビットを変形し、変調アルゴリズムにもとすく変
換コード８ビツトを得ている。復号器９では、第３図の
ような前記８ビツトの入力からあらかじめ設定された復
調アルゴリズムにもとすく４ビツトのデータを出力する
。ここで、復号器９もたとえばＲＯＭなどで簡単に構成
できる。１ｏの４段シフトレジスタでは前記４ビツトを
遂次シフトし、１１の出力端子に復調データを出力する
。
以上、第４図、第６図により４／８Ｍ方式の変復調回路
を示したが、実際に磁気テープなとの記録媒体に信号を
記録する場合、データの変換コード列だけでなく、複数
のコνドを単位として誤り訂正用の符号や同期信号を付
加することにより、変換コード系列をフレーム化してい
る。本発明では、このフレーム化された変換コード系列
の同期信号の記録方法に関するものであり以下にその一
実施例を示して説明する。
を示したが、実際に磁気テープなとの記録媒体に信号を
記録する場合、データの変換コード列だけでなく、複数
のコνドを単位として誤り訂正用の符号や同期信号を付
加することにより、変換コード系列をフレーム化してい
る。本発明では、このフレーム化された変換コード系列
の同期信号の記録方法に関するものであり以下にその一
実施例を示して説明する。
第６図にかした３２ビツトのビット系列“００１００１
００１００１００１００１００１００１００１００ｘｘ
ｘ”は、本発明の同期信号のビット系列の一例である。
００１００１００１００１００１００１００１００ｘｘ
ｘ”は、本発明の同期信号のビット系列の一例である。
ここでｘｘｘ’は少なくとも１つが′°１”であること
を示す。図中に、この３２ビツトのビット系列を８ビッ
ト単位で４つにグループ化シフ、さらにそのグループ化
の始点を１ビツトづつ左に移行して復調時における変換
コードのグル−プ化の状態を示した。すなわち、図中の
２１から２５のだての線が８ビツトのグループ化の境界
を小し、このグループ化を０１ と名づけると、その
グループ化の始点を１ビツトずらした０２〜Ｃ８のグル
ープ化が考えられる。ここでＣ２〜Ｃ８の空白部分は０
１ と同じビットであるため省略した。
を示す。図中に、この３２ビツトのビット系列を８ビッ
ト単位で４つにグループ化シフ、さらにそのグループ化
の始点を１ビツトづつ左に移行して復調時における変換
コードのグル−プ化の状態を示した。すなわち、図中の
２１から２５のだての線が８ビツトのグループ化の境界
を小し、このグループ化を０１ と名づけると、その
グループ化の始点を１ビツトずらした０２〜Ｃ８のグル
ープ化が考えられる。ここでＣ２〜Ｃ８の空白部分は０
１ と同じビットであるため省略した。
たとえばＣ１において２６をパ○０１００１０ｏ”の８
ビツトのグループ、２７を”０１００”の４ビツトとす
ると、２６のｌＩ○０１００１０ｏ”は第２図の変調ア
ルゴリズムにおいて元データパ１００１”に対する変換
コードである。さらに２７で示す“１００１＃は、２６
０１００１００１００″につづく次のグループＩ′１０
０１００１０”の上（＋’７４ビツトである。しかし、
前記元デーダ’１００１″の変換コード°’００１００
１００’につづく変換コードのうち、−ヒ位に“１０ｏ
１＃の４ビツトをもついかなる元データも存在しない。
ビツトのグループ、２７を”０１００”の４ビツトとす
ると、２６のｌＩ○０１００１０ｏ”は第２図の変調ア
ルゴリズムにおいて元データパ１００１”に対する変換
コードである。さらに２７で示す“１００１＃は、２６
０１００１００１００″につづく次のグループＩ′１０
０１００１０”の上（＋’７４ビツトである。しかし、
前記元デーダ’１００１″の変換コード°’００１００
１００’につづく変換コードのうち、−ヒ位に“１０ｏ
１＃の４ビツトをもついかなる元データも存在しない。
従って、前記３２ビツトの系列は変調時には発生しない
のでこのパターンを含む変換コード系列は、データの変
換コード系列と識別することが可能となる。
のでこのパターンを含む変換コード系列は、データの変
換コード系列と識別することが可能となる。
第６図に示すように同様なビット列が０２〜Ｃ８に必ず
発生しているので前記３２ビツトは変調時に発生しない
ビット系列ということがわかる。
発生しているので前記３２ビツトは変調時に発生しない
ビット系列ということがわかる。
このように本実施例では変換コード系列中に理論的に発
生しないビット系列を同期信号とする（同期信号ｌ）こ
とにより、従来のコード系列中に発生、するビット系列
を同−ａ信号としている場合に比べて、後者は同期信号
の誤検出を防ＩＦするだめの強力な同期保護回路を必要
としだが、本発明では変換コード系列に発生しないので
誤検出を起こしにくく、同期保護回路が簡単になる特長
がある。また、３２ビツト中の下位３ビツト”’ｘｘｘ
”は、フラグとして使用可能である。
生しないビット系列を同期信号とする（同期信号ｌ）こ
とにより、従来のコード系列中に発生、するビット系列
を同−ａ信号としている場合に比べて、後者は同期信号
の誤検出を防ＩＦするだめの強力な同期保護回路を必要
としだが、本発明では変換コード系列に発生しないので
誤検出を起こしにくく、同期保護回路が簡単になる特長
がある。また、３２ビツト中の下位３ビツト”’ｘｘｘ
”は、フラグとして使用可能である。
第７図に同様に示しだ３２ビツトのビット系列”ｘｘｏ
ｏｏｉ００１００１００１００１００１００１ｏＯ１ｏ
○１００’もまた本発明の同期信号のビソト系列の一例
（同期信号ｎ）である。ｘｘ″はどちらか一方が１ｎで
ある。このビット系列は、前出の第６図で示した同期信
号と同様に変調時に発生しないビット系列である。たと
えば、第７図においてｃ、 中（Ｄ”ＸＸ０ＯＯ１０
０’、！＝”１００１ ｎが連続する場合は第２図の変
調アルゴリズムは存在せず、他の０２〜Ｃ８においても
少なくとも１か所このようなビット系列が存在し、前述
のようにこの３２ビ、トのビット系列も壕だ目間信号と
して採用できる。
ｏｏｉ００１００１００１００１００１００１ｏＯ１ｏ
○１００’もまた本発明の同期信号のビソト系列の一例
（同期信号ｎ）である。ｘｘ″はどちらか一方が１ｎで
ある。このビット系列は、前出の第６図で示した同期信
号と同様に変調時に発生しないビット系列である。たと
えば、第７図においてｃ、 中（Ｄ”ＸＸ０ＯＯ１０
０’、！＝”１００１ ｎが連続する場合は第２図の変
調アルゴリズムは存在せず、他の０２〜Ｃ８においても
少なくとも１か所このようなビット系列が存在し、前述
のようにこの３２ビ、トのビット系列も壕だ目間信号と
して採用できる。
さらに第８図に示したビット系列”００１００１０００
００００００１０００１００１０ｆ）１００”は２８ビ
ツトで上述のビット系列と同様に同期信号とすることが
可能である。このビット系列においても、８ビット単位
のいかなる分割を考えても必ず変調時には発生しないビ
ット列が１か所存布する。たとえば、Ｃ１においては”
０００００００１” であり、これは第２図の変調アル
ゴリズムには存在しない。他の０２〜Ｃ８中にも必ずこ
のような変調アルゴリズム外のビット列が存在し、すな
わち第８図に示した２８ビツトは変調時には発生しない
ことがわ力る。したがってこの２８ビツトを同期信号（
同期信号ｌ）として用いることにより、複雑な論理によ
る強力々同期保護回路を必要とせず、簡単なシフトレジ
スタ等で同期検出が誤りなく行なえるものである。
００００００１０００１００１０ｆ）１００”は２８ビ
ツトで上述のビット系列と同様に同期信号とすることが
可能である。このビット系列においても、８ビット単位
のいかなる分割を考えても必ず変調時には発生しないビ
ット列が１か所存布する。たとえば、Ｃ１においては”
０００００００１” であり、これは第２図の変調アル
ゴリズムには存在しない。他の０２〜Ｃ８中にも必ずこ
のような変調アルゴリズム外のビット列が存在し、すな
わち第８図に示した２８ビツトは変調時には発生しない
ことがわ力る。したがってこの２８ビツトを同期信号（
同期信号ｌ）として用いることにより、複雑な論理によ
る強力々同期保護回路を必要とせず、簡単なシフトレジ
スタ等で同期検出が誤りなく行なえるものである。
なお上記で同期信号としてかなり長いビット列を用いた
のは次の理由による。すなわち、同期信号や誤り検出信
号等の付加信号は、１フレーム内のデータのビット総数
の関係から一般的には短い（冗長度が小さい）程よいど
される。しかし少ないピット数の同期信号は、データ列
中にそれと同じパターンのビット列が発生し易く同期検
出に誤りが発生し易い。本発明では４／８Ｍ方式の変調
アルゴリズムを検討し、８ビツト×４を基本的なビット
数とする列を抽出したが、特に」二重同期信号１．Ｉｆ
は内部に短いくり返しを有し検出回路も容易とすること
ができるなど優れた同期検出能力を与えるものである。
のは次の理由による。すなわち、同期信号や誤り検出信
号等の付加信号は、１フレーム内のデータのビット総数
の関係から一般的には短い（冗長度が小さい）程よいど
される。しかし少ないピット数の同期信号は、データ列
中にそれと同じパターンのビット列が発生し易く同期検
出に誤りが発生し易い。本発明では４／８Ｍ方式の変調
アルゴリズムを検討し、８ビツト×４を基本的なビット
数とする列を抽出したが、特に」二重同期信号１．Ｉｆ
は内部に短いくり返しを有し検出回路も容易とすること
ができるなど優れた同期検出能力を与えるものである。
さらに同期信号璽は、より短いビット列で、変調アルゴ
リズムになく独立しだ列として有用なものであり、冗長
度を小さくすることができるものである。
リズムになく独立しだ列として有用なものであり、冗長
度を小さくすることができるものである。
以上のように本発明によれば、変調方式として４／８Ｍ
方式を用いた場合、４ビツトのデータを８ビツトの変換
コードに変換しても絶対に変調時に発生することのない
前出の３２ビツト、２８ビツトの同期信号を用いること
により、従来のようにデータ中に発生する可能性のある
ビット系列を用いる場合に比べて同期を確実にとること
ができ、したがって複雑な論理の同期保護手段は不要で
、装置の構成を簡素にできるなど効果の大きい同期１８
号記録方法を提供できるものである。
方式を用いた場合、４ビツトのデータを８ビツトの変換
コードに変換しても絶対に変調時に発生することのない
前出の３２ビツト、２８ビツトの同期信号を用いること
により、従来のようにデータ中に発生する可能性のある
ビット系列を用いる場合に比べて同期を確実にとること
ができ、したがって複雑な論理の同期保護手段は不要で
、装置の構成を簡素にできるなど効果の大きい同期１８
号記録方法を提供できるものである。
第１図は３ＰＭの変調アルゴリズムを示す図、第２図は
４／８Ｍ方式の変調アルゴリズムを示す図、第３図は４
／８Ｍ方式の復調アルゴリズムを示す図、第４図は４７
８ Ｍ方式の変調回路を示す回路図、第゛６図は４／８
Ｍ方式の復調回路を示す回路図、第６図は本発明の一実
施例の同期信号を示す説明図、第７図は本発明の他の実
施例の同期信号を示す説明図、第８図は本発明のさらに
他の実施例の同期信号を示す説明図である。 １・・・・・・データ入力端子、２・・・・・・１２段
シフトレジスタ、３・・・・・・符号器、４・・・・・
・８段シフトレジスタ、５・・・・・・変換コード出力
端子。 代理人の氏名 弁理士 中 男 敏 男 ほか１名第１
図 第２図 隼 ３ 図 第４図 ？ 第５図 に ／
４／８Ｍ方式の変調アルゴリズムを示す図、第３図は４
／８Ｍ方式の復調アルゴリズムを示す図、第４図は４７
８ Ｍ方式の変調回路を示す回路図、第゛６図は４／８
Ｍ方式の復調回路を示す回路図、第６図は本発明の一実
施例の同期信号を示す説明図、第７図は本発明の他の実
施例の同期信号を示す説明図、第８図は本発明のさらに
他の実施例の同期信号を示す説明図である。 １・・・・・・データ入力端子、２・・・・・・１２段
シフトレジスタ、３・・・・・・符号器、４・・・・・
・８段シフトレジスタ、５・・・・・・変換コード出力
端子。 代理人の氏名 弁理士 中 男 敏 男 ほか１名第１
図 第２図 隼 ３ 図 第４図 ？ 第５図 に ／
Claims (1)
- ４ビツトの２進データを８ビツトの２進コートに変換し
、この変換されたコードの１”のビットセルの中央で記
録媒体上での状態を反転させる変調を行ない、これらの
複数個の変換コード系列に誤り検出用の符号や同期信号
を付加することによりフレーム化し、前記フレームの識
別を行なうために付ｊＪＯされる同期信号として“００
１００１００１００１００１００１００１００１００１
ｏｏｘｘｘ”−１たは”ｘｘｏｏｏｌｏｏｌｏｏｌｏｏ
ｌｏｏｌｏｏｌｏｏｌｏｏｌｏｏｌ ００”（ただし°
’ｘｘｘ”、および” ｘ ｘ”は少なくともいずれか
が′１２である）の３２ビツトからなる信号、捷たは”
００１００１００００．０００００１０００１００１０
０１００”の２８ビツトからなる信号を記録することを
特徴とする同期信号記録方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57045015A JPS58161113A (ja) | 1982-03-19 | 1982-03-19 | 同期信号記録方法 |
| US06/394,766 US4544962A (en) | 1981-07-06 | 1982-07-02 | Method and apparatus for processing binary data |
| DE19823225058 DE3225058A1 (de) | 1981-07-06 | 1982-07-05 | Verfahren und vorrichtung zur verarbeitung binaerer daten |
| GB08219472A GB2105152B (en) | 1981-07-06 | 1982-07-06 | Method and apparatus for processing binary data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57045015A JPS58161113A (ja) | 1982-03-19 | 1982-03-19 | 同期信号記録方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58161113A true JPS58161113A (ja) | 1983-09-24 |
Family
ID=12707523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57045015A Pending JPS58161113A (ja) | 1981-07-06 | 1982-03-19 | 同期信号記録方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58161113A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5666947A (en) * | 1979-11-05 | 1981-06-05 | Sony Corp | Data transmission method |
| JPS5671807A (en) * | 1979-11-13 | 1981-06-15 | Sony Corp | Data transmitting method |
-
1982
- 1982-03-19 JP JP57045015A patent/JPS58161113A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5666947A (en) * | 1979-11-05 | 1981-06-05 | Sony Corp | Data transmission method |
| JPS5671807A (en) * | 1979-11-13 | 1981-06-15 | Sony Corp | Data transmitting method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4520346A (en) | Method and apparatus for encoding an NRZI digital signal with low DC component | |
| EP0122027A1 (en) | Variable-length encoding-decoding system | |
| JPH02794B2 (ja) | ||
| JP2002271205A (ja) | 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置 | |
| JPH0544206B2 (ja) | ||
| JPH0714145B2 (ja) | 情報変換方法 | |
| JP3935217B2 (ja) | ｍビット情報ワードのシーケンスから変調信号への変換 | |
| JP2000149457A5 (ja) | 変調装置および方法、復調装置および方法、並びに記録媒体 | |
| JP3091497B2 (ja) | デジタル変調方法，デジタル変調回路，デジタル復調回路およびデジタル復調方法 | |
| JPS6313425A (ja) | 情報デ−タ復元装置 | |
| JPS58139313A (ja) | デイジタル磁気記録再生装置 | |
| JPS58161113A (ja) | 同期信号記録方法 | |
| JP2868744B2 (ja) | データ記録方法、記録装置、再生装置及び再生方法 | |
| JPH0480576B2 (ja) | ||
| JP2843350B2 (ja) | データ記録再生装置 | |
| JP2560192B2 (ja) | ２進情報記録再生方法 | |
| JPS6043263A (ja) | 符号化復号化方式 | |
| JPS6355151B2 (ja) | ||
| JPH03137877A (ja) | ２進情報記録再生方式 | |
| JPS58155511A (ja) | ２進情報記録再生方式 | |
| JPS589205A (ja) | ２進情報記録再生方式 | |
| JP3135567B2 (ja) | Ｎｒｚ２進入力信号評価回路および方法 | |
| JPH02119434A (ja) | 符合化回路及び復合化回路 | |
| JPS58143409A (ja) | 同期信号検出方式 | |
| JP2594314B2 (ja) | データ構造変換方式 |