JPS58143409A - 同期信号検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明ｕｎビットのデータを１グループ化してｎピッ）
　（ｍ（ｎ　）のコードに変換する変調方式において、
変換後のコード系列の同期単位に対して付加される同期
信号パターンを小規模な回路構成で検出することを可能
とする同期信号検出方式従来１例えば音響信号等のアナ
ログ信号をディジタル信号に変換し、磁気テープ等の記
録媒体に記録したり、これを再生したりする記録再生装
置において、高密度にデータを記録するためにデータの
ビットセルの間隔に対して磁化反転の最小間１１７５Ｅ
長（、またセルフクロッキングを考慮すると磁化反転の
最大間隔が短かい変調方式を採用する場合がある。

このような変調方式の一例として３ＰＭ（Ｔｈｒｅｅｐ
ｏｓ　ｔｉｏｎ　ｍｏｄｕｌ＆ｔｉｏｎ　）があり、こ
扛は３ビツトのデータを６ビツトのコードに変換するこ
とが行なわれる。この場合の変換コードの条件としては
。

パ１”と１”との間の°゛Ｏ″の個数が少なくとも２個
以上連続するようにしている。前記の記録再生装置にお
いては、ディジタルデータの複数個を筐とめてフレーム
化し、それにフレームの同期をとるための同期信号、誤
り検出符号たとえばＯＲＣＧ　（Ｃｙｃｌｉｃ　Ｒｅｄ
ｕｎ４ｕｎｃｙ　Ｃｈｅｃｋ　Ｃｏｄｅ　）を付加し、
記録再生を行なっている。各フレームの同期は同期信号
のパターンを誤りなく検出することで可能となる。しか
し、磁気テープなどの記録媒体、　　においては磁気テ
ープ上の傷やドロップアウト等により同期信号パターン
の欠落や誤りが発生し。

同期ぬけが生ずる。同期ぬけが発生した場合前記のａＰ
Ｍのような変調方式で変調されたデータは正しく復調す
ることが不可能となる。すなわち。

データのグループ分けが不明確になるからである。

従来、同期信号の検出にはその同期信号パターンを各ビ
ットごとに予め設定されたパターンと全ピッＨ−比較す
ることにより、その一致を検出していた。

第１図に以上の説明にもとづく同期信号の検出・１、 回路の従来例を示す。変換コード入力端子１から入力さ
れたコードは１段シフトレジスタ回路２に逐次入力され
、そのクロックに応じてシフトされる。ｌビットパター
ン検出回路３でＩｒ１．１段シフトレジスタ回路２の各
段の！ビット出力を予め内部に用意された！ビットパタ
ーンと比較し、一致を検出したらゲート回路４に出力す
る。このゲート回路４では同期保護回路５の出力を受け
て同期検出出力端子６に同期検出出力を出す。ここで同
期保護回路６はｌビットパターン検出回路３の出力の中
から同１期信号の一定のくり返しのみを検出するよう保
護のための動作を行なう。

同期信号パターンは採用されている変調方式に応じて決
定される場合が多い。たとえば同期信号パターンとして
変換後のランレングス（Ｒｕｎ　／ｅｎｇｔｈ：°゛１
”と１”との間の′０″の個数）の最大パターンや、変
換コード中に決して現われないパターンが考えられる。

いずれの場合も前記のような回路でパターンの一致を検
出している。しがしｍビットのデータをｎビットのコー
ドに変換する変調方式において”Ｍｍ＜ｎの関係があり
、ビット比較を行なうにしてもシフトレジスタの段数、
パター：ｙ（Ｄ一致を検出するためのコンパレータのビ
ット数が変換後においてｎ７ｍ倍になるので回路規模が
大になる欠点がある。

本発明は前記のようにパターンの一致を各ビットすべて
するのではすく、パターンの復調時における特長を検出
し、それにより同期パターンの検出を容易に行なえる同
期信号の検出方式を提供するものである。この方式によ
れば従来の方式に比べて小規模の回路構成で同期信号の
検出か可能となる特徴を有する。

本発明の一実施例を説明するために変調方式として、４
／８Ｍ方式を採用した場合を例にとる。

本発明の主な機能は前記４／８Ｍ方式の特に復調アルゴ
リズムに深くかかわっているが、１ず変調アルゴリズム
を説明し１次に復調アルゴリズム。

本発明の方式に従った復調回路および同期信号検出回路
の一例を示す。

４７８Ｍ方式の変調アルゴリズム例および変調回路の構
成例をそれぞれ第２図、第３図に示す。

第２′図の変調アルゴリズムに従えばビッピ′１″と１
”との間に連続する１″０”の個数（ランレングス）は
最小２であり１元データがたとえば”１０００”の次に
”ｏｏｏｏ”と続いた場合に変換コード列において”０
”の連続個数が最大９になる。この４／８Ｍ方式は前記
の３ＰＭと比べてランレングスの最大値が９となり（３
ＰＭの場合は１１）、クロック再生が容易で、かつ記録
密度は３ＰＭと同等の能力を有する変調方式であること
がわかる。第３図に示した変調回路の動作を簡単に説明
する。１ず、入力端子７の変調される元データは１２段
シフトレジスタ８に入力され。

逐次シフトされる６１２ビツトごとにコード変換回路９
中の・変換テーブルに従って元データは８ビツトのコー
ドに変換される。ここでコード変換回路９は主として変
換用テーブルが記憶される。たとえばＲＯＭ　（Ｒｅａ
ｄ　０ｎｌｙ　Ｍｅｍｏｒｙ）で構成され。

４ビツトの元データの前後関係を考慮すると計１２ビッ
トで８ビツトのコードが決定されることになる。さらに
コード変換回路９より出力されるコードは８段シフトレ
ジスタ１ｏによシシリアルに逐次シフトされ、出力端子
１１に出力される。そして磁気テープ等の記録媒体に記
録する場合はこの変換コード列に同期信号パターンを付
加してフレームを構成している。

ここで同期パターンとして種々選択の可能性がめるが１
本発明によれば変換時に変換コード中に少なくとも現わ
れることのないＮビットのビット列を採用することが要
請される。すなわち、第４図に示す３２ビツトのパター
ン”ｏｏｌｏｏｌｏｏｌｏｏｌｏＯｌｏｏｌｏｏｌｏｏ
ｌｏｏｌｏｏｏｌｏ”がその−例である。この３２ビツ
トのパターンは変換時には決して発生しない。すなわち
、第４図において同期信号パターンを先頭から８ビツト
ごとにグループわけすると必ずＮ′ｏ０１ｏ０１ｏｏ”
のパターンの次に°’１００１００１００”のパターン
があり、これは第２図の変換アルゴリズムに従えば決し
て発生しないパターンである。いいかえれば、どのよう
な１６ビツトの元データの組合せを考えても前記３２ビ
ツトのパターンは変換時においては発生しない。

従ってこの３２ビツトは後述する４／８Ｍ方式の復調ア
ルゴリズムを用いてもこのパターン個有の誤りでアシ、
復調できないことになる。しかも。

この３２ビツトの同期信号のパターンはこのパターン個
有の復調誤りが一定回数発生する。この復調誤１計数し
、さらにある特定のピットノくターンの検出を組合せれ
ば、同期信号のパターンの検出が可能となる。これは変
調方式それにもとすく同期信号パターンの選択によって
さ筐ざまの方式。

パターンが存在する。

本発明では変調方式において、同期信号の検出は同期信
号パターンとして変換コード中に発生しないＮビットの
パターンをもって可能となる。次に上記同期信号の検出
方式に従って同期信号の検出回路の一実施例を示す。変
調方式は前述の４／８ｙ方式、同期信号は前出の３２ビ
ツトのパターンの場合を考える。

第６図は前記４／８Ｍ方式の復調アルゴリズムである。

そして第６図は本発明を適用した復調回路および同期信
号検出回路の構成例である。第６図のアルゴリズムに従
って第゛６図の回路の動作説明を行なう。復調回路部に
おいての入力端子１２に入力された再生変換コードは１
２段シフトレジスタ１３に入力され、逐次シフトされる
。１２段シフトレジスタ回路１３の各段の出力はコード
変換回路１４に入力され、ここでは１２ビツトの変換コ
ードを変調時のアルゴリズムに従って変形（たとえばシ
フトレジスタの内容が”０１００１ｏｏｏ］１００１”
であれば前８ビツトを”０１゜０１ｏｏ■”に変形）さ
れ、第６図の復調アルゴリズムのテーブルに基づいて復
調されて４ビツトの復調データとして出力される。出力
された４ビツトの復調データは４段シフトレジスタ回路
１５に入力され、逐次シフトされての出力端子１６に出
力される。

以上の動作は同期信号が正しく検出されなければ、８ビ
ツトのグループ化が不明確となり１元のデータは正確に
復調されない。磁気テープ等を記録媒体とする装置の立
上り時（ＰＬＡＹ時）においては変換コードのグループ
の同期がとれないので正しいデータの復調はできない。

そこで本発明に従つて同期信号の検出をすみやかに行な
う必要がある。第６図の同期検出部を用いれば、同期信
号パターンの検出が可能となる。同期信号の検出には同
期信号の復調時の特徴を利用する。第４図の３２ビツト
の同期信号のパターンは前述のように変換コード中には
発生しない、第４図中のパターンＩはこの復調回路を用
いれば復調エラーとなシ、これを８回計数し、さらにパ
ターン■を同時に検出した場合に同期信号の検出が可能
となる。

第６図の回路の場合、コード変換回路１４から出力され
る復調誤１計数を計数回路１７により連続して８回計数
し、８回目を計数したのち出力信号をパターン一致回路
１８に出力し、この信号と１２段シフトレジスタ回路１
３の４ビツトの出力とでパターン■を検出した場合に出
力端子１９に同期信号検出出力を出力する構成になりで
いる。以上は、変調方式として４／８Ｍ方式、同期信号
パターンとして３２ビツトの具体的なパターンを示して
説明したが１本発明の原理にもとづけば以上の制約に限
定されない。

以上のような本発明によれば、変調において決して発生
することのないＮビットの変換コードを同期信号パター
ンとして採用し、復調時において同期信号パターンに相
当する復調誤シの発生個数を計数し、この計数値の情報
と同期信号パターンのある特定のビットパターンの検出
の情報との重ね合せを用いることにより、同期信号の検
出が可能となる。従って復調回路とは別に同期信号の検
出をパターンの全ビットを参照するという方式に比べて
復調回路と組合せた構成で行なえるので小規模な回路構
成が可能となり、同期信号パターンは変調時においては
発生せず、パターンの特徴を検出手段として用いている
ので誤検出も少ないという特徴を有する。

【図面の簡単な説明】

第１図は従来方式にもとすく同期検出回路を示すブロッ
ク図、第２図は不発明の一実施例のためにあげた４／８
Ｍ方式の変調アルゴリズムを示す図、第３図ｉｊ　４　
／　８　Ｍ方式の変調回路のブロック図、第４図は本発
明にもとづく同期信号パターンの一例を示す図、第６図
は４／８Ｍ方式の復調アルゴリズムを示す図、第６図は
本発明の一実施例としての復調回路および同期信号検出
回路を示すブロック図である。 １２・・・・・・入力端子、１３・・・・・・１２段シ
フトレジスタ回路、１４・・・・・・コード変換回路、
１６・・・・・・４段シフトレジスタ回路、１７・・・
・・・計数回路、１８・・・・・・パターン一致回路、
１９・川・・出力端子。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図

Claims (1)

【特許請求の範囲】
1. ｍビットの２進データを１グループとし、グループごと
   にｎ（ｍ（ｎ）ビットの２進データにコード変換するこ
   とにより得られる変調方式であって、コード変換時に決
   して発生することのないＮビットのパターンを同期信号
   パターンに採用し、復調時に前記変調方式にもとづく復
   調アルゴリズ、ムに従って同期信号パターン個有の復調
   誤シの発生する回数を計数し、その計数出力が所定の値
   に達したという情報と、同期信号パターンのある特定の
   Ａ　（／＜Ｎ　）ビットパターンを検出したという情報
   とによってこの２つの情報が同時に満足された際に同期
   信号の検出を可能とすることを特徴とする同期信号検出
   方式。