JPH118939A - 電源回路およびバッテリ制御装置 - Google Patents
電源回路およびバッテリ制御装置Info
- Publication number
- JPH118939A JPH118939A JP9156917A JP15691797A JPH118939A JP H118939 A JPH118939 A JP H118939A JP 9156917 A JP9156917 A JP 9156917A JP 15691797 A JP15691797 A JP 15691797A JP H118939 A JPH118939 A JP H118939A
- Authority
- JP
- Japan
- Prior art keywords
- battery
- power supply
- circuit
- power
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
(57)【要約】
【課題】 電流の逆流防止用ダイオードによる電力損失
が大きく、バッテリの使用時間が短くなってしまうこと
があった。 【解決手段】 電源２１の正極に対してＮ−ｃｈＦＥＴ
２２のソースを接続し、同Ｎ−ｃｈＦＥＴ２２のドレイ
ンには別のＮ−ｃｈＦＥＴ２３のドレインを接続すると
ともに、同Ｎ−ｃｈＦＥＴ２３のソースを電源正極とし
た電源回路において、電力供給時には昇圧回路２６を動
作させてＮ−ｃｈＦＥＴ２２，２３のゲート印加電圧を
昇圧してそれぞれオン状態とし、非電力供給時には昇圧
回路２６の動作を停止させてＮ−ｃｈＦＥＴ２２，２３
をオフ状態にするようにしたため、寄生ダイオード２２
ａにより電流の流れ込みを防止しつつ電力損失を低下さ
せることができる。
が大きく、バッテリの使用時間が短くなってしまうこと
があった。 【解決手段】 電源２１の正極に対してＮ−ｃｈＦＥＴ
２２のソースを接続し、同Ｎ−ｃｈＦＥＴ２２のドレイ
ンには別のＮ−ｃｈＦＥＴ２３のドレインを接続すると
ともに、同Ｎ−ｃｈＦＥＴ２３のソースを電源正極とし
た電源回路において、電力供給時には昇圧回路２６を動
作させてＮ−ｃｈＦＥＴ２２，２３のゲート印加電圧を
昇圧してそれぞれオン状態とし、非電力供給時には昇圧
回路２６の動作を停止させてＮ−ｃｈＦＥＴ２２，２３
をオフ状態にするようにしたため、寄生ダイオード２２
ａにより電流の流れ込みを防止しつつ電力損失を低下さ
せることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、電源回路と当該電
源回路を適用したバッテリを制御するためのバッテリ制
御装置に関する。
源回路を適用したバッテリを制御するためのバッテリ制
御装置に関する。
【０００２】
【従来の技術】従来、この種の技術として図２に示すも
のが知られている。同図において、バッテリ１はファー
ストバッテリ２とセカンドバッテリ３とから構成され、
それぞれの正極はバッテリ１において別個の電極で構成
され、負極については互いに接続して同一の電極で構成
してある。
のが知られている。同図において、バッテリ１はファー
ストバッテリ２とセカンドバッテリ３とから構成され、
それぞれの正極はバッテリ１において別個の電極で構成
され、負極については互いに接続して同一の電極で構成
してある。
【０００３】ファーストバッテリ２において、電池２ａ
の正極には抵抗２ｂの一端を接続するとともに、Ｐ−ｃ
ｈＦＥＴ（ｐ形チャネルＦＥＴ）２ｃのソースを接続し
てあり、このＰ−ｃｈＦＥＴ２ｃのドレインはバッテリ
１の正極に接続されている。Ｐ−ｃｈＦＥＴ２ｃのゲー
トには抵抗２ｂの別の一端が接続されるとともに、制御
回路２ｄが接続されている。この制御回路２ｄは、後述
する切り替え制御信号に応じてゲート電圧を制御するこ
とによりＰ−ｃｈＦＥＴ２ｃのオン／オフを制御する。
なお、ダイオード２ｅは、Ｐ−ｃｈＦＥＴ２ｃの寄生ダ
イオードを表している。一方、セカンドバッテリ３につ
いてもファーストバッテリ２と同一の構成であり、説明
は省略する。
の正極には抵抗２ｂの一端を接続するとともに、Ｐ−ｃ
ｈＦＥＴ（ｐ形チャネルＦＥＴ）２ｃのソースを接続し
てあり、このＰ−ｃｈＦＥＴ２ｃのドレインはバッテリ
１の正極に接続されている。Ｐ−ｃｈＦＥＴ２ｃのゲー
トには抵抗２ｂの別の一端が接続されるとともに、制御
回路２ｄが接続されている。この制御回路２ｄは、後述
する切り替え制御信号に応じてゲート電圧を制御するこ
とによりＰ−ｃｈＦＥＴ２ｃのオン／オフを制御する。
なお、ダイオード２ｅは、Ｐ−ｃｈＦＥＴ２ｃの寄生ダ
イオードを表している。一方、セカンドバッテリ３につ
いてもファーストバッテリ２と同一の構成であり、説明
は省略する。
【０００４】上記のように構成したバッテリ１には、所
定のインタフェースで携帯型パソコン４が接続されてい
る。この携帯型パソコン４は、ファーストバッテリ２お
よびセカンドバッテリ３に対して切り替え制御信号（Ｐ
ＭＵ）を送出することが可能である。切り替え制御信号
としては、Ｐ−ｃｈＦＥＴ２ｃ，３ｃのオン信号とオフ
信号のいずれかが入力されることになるが、反転素子５
を用いてファーストバッテリ２とセカンドバッテリ３に
は互いに反転信号が入力されるようにしてある。従っ
て、ファーストバッテリ２から負荷６に電力が供給され
るときはセカンドバッテリ３はオフ状態にあるし、セカ
ンドバッテリ３から負荷６に電力供給されるときはファ
ーストバッテリ２はオフ状態にある。
定のインタフェースで携帯型パソコン４が接続されてい
る。この携帯型パソコン４は、ファーストバッテリ２お
よびセカンドバッテリ３に対して切り替え制御信号（Ｐ
ＭＵ）を送出することが可能である。切り替え制御信号
としては、Ｐ−ｃｈＦＥＴ２ｃ，３ｃのオン信号とオフ
信号のいずれかが入力されることになるが、反転素子５
を用いてファーストバッテリ２とセカンドバッテリ３に
は互いに反転信号が入力されるようにしてある。従っ
て、ファーストバッテリ２から負荷６に電力が供給され
るときはセカンドバッテリ３はオフ状態にあるし、セカ
ンドバッテリ３から負荷６に電力供給されるときはファ
ーストバッテリ２はオフ状態にある。
【０００５】前者の状態にあるとき、ファーストバッテ
リ２の正極の電位がセカンドバッテリ３の正極の電位よ
り高ければ、寄生ダイオード３ｅにとっては順方向とな
るため、ファーストバッテリ２からセカンドバッテリ３
に電流が流れ込んでしまう。
リ２の正極の電位がセカンドバッテリ３の正極の電位よ
り高ければ、寄生ダイオード３ｅにとっては順方向とな
るため、ファーストバッテリ２からセカンドバッテリ３
に電流が流れ込んでしまう。
【０００６】一方、後者の状態にあるときも同様に、セ
カンドバッテリ３からファーストバッテリ２に電流が流
れ込んでしまう。このような弊害を防止するため、ファ
ーストバッテリ２およびセカンドバッテリ３の正極に、
それぞれ逆流防止用のダイオード７，８を挿入して上記
のような電流の流れ込みを防止している。
カンドバッテリ３からファーストバッテリ２に電流が流
れ込んでしまう。このような弊害を防止するため、ファ
ーストバッテリ２およびセカンドバッテリ３の正極に、
それぞれ逆流防止用のダイオード７，８を挿入して上記
のような電流の流れ込みを防止している。
【０００７】
【発明が解決しようとする課題】上述した従来の電源回
路においては、次のような課題があった。逆流防止用の
ダイオード７，８の電圧降下は、少なく見積もっても
０．５Ｖ程度あり、例えば、５Ａの電流が流れるものと
すると、その電力損失は、５Ａ×０．５Ｖ＝２．５Ｗと
比較的大きな値となり、バッテリ１の使用時間を短くし
てしまうことがあった。さらには、携帯型パソコン４側
に降圧形電圧コンバータを備えている場合などは、上記
電圧降下により入力電圧の許容最低電圧を長く保つこと
ができなくなってしまうことがあった。
路においては、次のような課題があった。逆流防止用の
ダイオード７，８の電圧降下は、少なく見積もっても
０．５Ｖ程度あり、例えば、５Ａの電流が流れるものと
すると、その電力損失は、５Ａ×０．５Ｖ＝２．５Ｗと
比較的大きな値となり、バッテリ１の使用時間を短くし
てしまうことがあった。さらには、携帯型パソコン４側
に降圧形電圧コンバータを備えている場合などは、上記
電圧降下により入力電圧の許容最低電圧を長く保つこと
ができなくなってしまうことがあった。
【０００８】本発明は、上記課題に鑑みてなされたもの
で、電源回路の電力損失を低減することが可能な電源回
路および当該電源回路を適用したバッテリのためのバッ
テリ制御装置の提供を目的とする。
で、電源回路の電力損失を低減することが可能な電源回
路および当該電源回路を適用したバッテリのためのバッ
テリ制御装置の提供を目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、請求項１にかかる発明は、電力供給源である電源
と、同電源の電力出力路に介在された第一のＦＥＴと、
同第一のＦＥＴの寄生ダイオードに対して自身の寄生ダ
イオードが逆向するように上記電源の電力出力路に介在
された第二のＦＥＴと、同第一および第二のＦＥＴをオ
ン／オフさせるように同第一および第二のＦＥＴのゲー
ト電圧を変化させる電圧制御手段とを備えた構成として
ある。
め、請求項１にかかる発明は、電力供給源である電源
と、同電源の電力出力路に介在された第一のＦＥＴと、
同第一のＦＥＴの寄生ダイオードに対して自身の寄生ダ
イオードが逆向するように上記電源の電力出力路に介在
された第二のＦＥＴと、同第一および第二のＦＥＴをオ
ン／オフさせるように同第一および第二のＦＥＴのゲー
ト電圧を変化させる電圧制御手段とを備えた構成として
ある。
【００１０】すなわち、電圧制御手段が第一および第二
のＦＥＴのゲート電圧を制御することにより、同第一お
よび第二のＦＥＴはオン状態となって電力供給したり、
オフ状態となって電力供給を停止する。同第一および第
二のＦＥＴがオフ状態のとき、外部から電流が流れ込も
うとしても同第一または第二のＦＥＴのいずれか一方の
寄生ダイオードが逆向関係にあるため、当該電源回路に
電流が流れ込むことはない。
のＦＥＴのゲート電圧を制御することにより、同第一お
よび第二のＦＥＴはオン状態となって電力供給したり、
オフ状態となって電力供給を停止する。同第一および第
二のＦＥＴがオフ状態のとき、外部から電流が流れ込も
うとしても同第一または第二のＦＥＴのいずれか一方の
寄生ダイオードが逆向関係にあるため、当該電源回路に
電流が流れ込むことはない。
【００１１】また、請求項２にかかる電源回路は、請求
項１に記載の電源回路において、上記電圧制御手段は、
上記電源の供給電圧を昇圧して出力する昇圧回路と、こ
の昇圧回路の動作を制御するとともに、同昇圧回路の出
力を上記第一および第二のＦＥＴのゲートに印加させる
制御回路とを備えた構成としてある。すなわち、上記制
御回路が上記昇圧回路を動作させると、同昇圧回路は電
源からの供給電圧を昇圧して上記第一および第二のＦＥ
Ｔのゲートに印加する。すると、同第一および第二のＦ
ＥＴはオン状態となって電源回路から電力供給が行われ
る。そして、上記制御回路が上記昇圧回路の動作を停止
させると、上記第一および第二のＦＥＴはオフ状態とな
って電力供給も停止される。
項１に記載の電源回路において、上記電圧制御手段は、
上記電源の供給電圧を昇圧して出力する昇圧回路と、こ
の昇圧回路の動作を制御するとともに、同昇圧回路の出
力を上記第一および第二のＦＥＴのゲートに印加させる
制御回路とを備えた構成としてある。すなわち、上記制
御回路が上記昇圧回路を動作させると、同昇圧回路は電
源からの供給電圧を昇圧して上記第一および第二のＦＥ
Ｔのゲートに印加する。すると、同第一および第二のＦ
ＥＴはオン状態となって電源回路から電力供給が行われ
る。そして、上記制御回路が上記昇圧回路の動作を停止
させると、上記第一および第二のＦＥＴはオフ状態とな
って電力供給も停止される。
【００１２】さらに、請求項３にかかる発明は、請求項
１または請求項２のいずれかに記載の電源回路におい
て、上記第一および第二のＦＥＴは、オン抵抗の小さい
ｎ形チャネルＦＥＴにより構成してある。すなわち、上
記第一および第二のＦＥＴにオン抵抗の小さいｎ形チャ
ネルＦＥＴを用いれば、電力損失も小さく済む。
１または請求項２のいずれかに記載の電源回路におい
て、上記第一および第二のＦＥＴは、オン抵抗の小さい
ｎ形チャネルＦＥＴにより構成してある。すなわち、上
記第一および第二のＦＥＴにオン抵抗の小さいｎ形チャ
ネルＦＥＴを用いれば、電力損失も小さく済む。
【００１３】さらに、請求項４にかかる発明は、請求項
１〜請求項３のいずれかに記載の電源回路を一の筐体内
に二つ有するバッテリを制御するためのバッテリ制御装
置であって、第一の電源回路と第二の電源回路を切り替
えて動作させる切替手段を備えた構成としてある。すな
わち、上記バッテリは、一の筐体内に第一の電源回路と
第二の電源回路を備えており、それぞれの電源回路から
電力供給することが可能である。上記バッテリ制御装置
は切替手段によりいずれ一方の電源回路から電力を供給
させる。この場合、上述した通り上記第一の電源回路か
ら第二の電源回路へ電流が流れ込んだり、第二の電源回
路から第一の電源回路へ電流が流れ込むことはなく、上
記バッテリ制御装置側に逆流防止用のダイオードなどを
必要としない。
１〜請求項３のいずれかに記載の電源回路を一の筐体内
に二つ有するバッテリを制御するためのバッテリ制御装
置であって、第一の電源回路と第二の電源回路を切り替
えて動作させる切替手段を備えた構成としてある。すな
わち、上記バッテリは、一の筐体内に第一の電源回路と
第二の電源回路を備えており、それぞれの電源回路から
電力供給することが可能である。上記バッテリ制御装置
は切替手段によりいずれ一方の電源回路から電力を供給
させる。この場合、上述した通り上記第一の電源回路か
ら第二の電源回路へ電流が流れ込んだり、第二の電源回
路から第一の電源回路へ電流が流れ込むことはなく、上
記バッテリ制御装置側に逆流防止用のダイオードなどを
必要としない。
【００１４】
【発明の実施の形態】以下、図面に基づいて本発明の実
施形態を説明する。図１は、本発明の一実施形態にかか
る電源回路を適用したバッテリと、当該バッテリから電
力供給を受ける携帯型パソコンの電気的な接続を概略回
路図により示している。同図において、バッテリ１０
は、ファーストバッテリ２０と、セカンドバッテリ３０
とから構成されるとともに、それぞれの正極はバッテリ
１０において別個の電極で構成され、負極については互
いに接続して同一の電極で構成してある。ファーストバ
ッテリ２０とセカンドバッテリ３０は同一の回路構成か
らなる電源回路である。次に、ファーストバッテリ２０
を用いて同電源回路の構成について説明する。
施形態を説明する。図１は、本発明の一実施形態にかか
る電源回路を適用したバッテリと、当該バッテリから電
力供給を受ける携帯型パソコンの電気的な接続を概略回
路図により示している。同図において、バッテリ１０
は、ファーストバッテリ２０と、セカンドバッテリ３０
とから構成されるとともに、それぞれの正極はバッテリ
１０において別個の電極で構成され、負極については互
いに接続して同一の電極で構成してある。ファーストバ
ッテリ２０とセカンドバッテリ３０は同一の回路構成か
らなる電源回路である。次に、ファーストバッテリ２０
を用いて同電源回路の構成について説明する。
【００１５】ファーストバッテリ２０内の電池２１の正
極にはＮ−ｃｈＦＥＴ２２（ｎ形チャネルＦＥＴ）のソ
ースを接続してあるとともに、Ｎ−ｃｈＦＥＴ２２のド
レインには別のＮ−ｃｈＦＥＴ２３のドレインを接続し
てあり、このＮ−ｃｈＦＥＴ２３のソースはバッテリ１
０の正極に接続されている。従って、Ｎ−ｃｈＦＥＴ２
２，２３のそれぞれの寄生ダイオード２２ａ，２３ａは
互いに逆向し、Ｎ−ｃｈＦＥＴ２２，２３がオフ状態の
ときはいずれの方向にも電流が流れることはない。
極にはＮ−ｃｈＦＥＴ２２（ｎ形チャネルＦＥＴ）のソ
ースを接続してあるとともに、Ｎ−ｃｈＦＥＴ２２のド
レインには別のＮ−ｃｈＦＥＴ２３のドレインを接続し
てあり、このＮ−ｃｈＦＥＴ２３のソースはバッテリ１
０の正極に接続されている。従って、Ｎ−ｃｈＦＥＴ２
２，２３のそれぞれの寄生ダイオード２２ａ，２３ａは
互いに逆向し、Ｎ−ｃｈＦＥＴ２２，２３がオフ状態の
ときはいずれの方向にも電流が流れることはない。
【００１６】Ｎ−ｃｈＦＥＴ２２，２３のそれぞれのソ
ース−ゲート間には、抵抗２４，２５を介在させてある
ため、通常時においては、Ｎ−ｃｈＦＥＴ２２，２３は
オフ状態にある。Ｎ−ｃｈＦＥＴ２２，２３がオン状態
となるのは、それぞれのソース電圧よりもゲート電圧が
高くなった場合であり、本実施形態においてはゲート電
圧を上下させることによりＮ−ｃｈＦＥＴ２２，２３の
オン／オフを切り替える。このゲート電圧の具体的な制
御態様は後に詳述する。Ｎ−ｃｈＦＥＴ２２，２３がオ
ン状態の場合にはオン抵抗が発生するが、一般的にＮ−
ｃｈＦＥＴのオン抵抗はその値が小さいもので、０．０
２Ω程度である。
ース−ゲート間には、抵抗２４，２５を介在させてある
ため、通常時においては、Ｎ−ｃｈＦＥＴ２２，２３は
オフ状態にある。Ｎ−ｃｈＦＥＴ２２，２３がオン状態
となるのは、それぞれのソース電圧よりもゲート電圧が
高くなった場合であり、本実施形態においてはゲート電
圧を上下させることによりＮ−ｃｈＦＥＴ２２，２３の
オン／オフを切り替える。このゲート電圧の具体的な制
御態様は後に詳述する。Ｎ−ｃｈＦＥＴ２２，２３がオ
ン状態の場合にはオン抵抗が発生するが、一般的にＮ−
ｃｈＦＥＴのオン抵抗はその値が小さいもので、０．０
２Ω程度である。
【００１７】電池２１には、さらに昇圧回路２６を接続
してあり、制御回路２７は所定の制御信号に基づいて昇
圧回路２６を動作させ、Ｎ−ｃｈＦＥＴ２２，２３のゲ
ートにソース電圧よりも高い電圧を印加させる。する
と、Ｎ−ｃｈＦＥＴ２２，２３はオン状態となってファ
ーストバッテリ２０から電力供給が開始される。昇圧回
路２６の消費電力は、回路構成にも依存するが、数１０
ｍＷのものを作ることも一般的には可能である。以上の
意味において、昇圧回路２６と制御回路２７が電圧制御
手段を構成する。
してあり、制御回路２７は所定の制御信号に基づいて昇
圧回路２６を動作させ、Ｎ−ｃｈＦＥＴ２２，２３のゲ
ートにソース電圧よりも高い電圧を印加させる。する
と、Ｎ−ｃｈＦＥＴ２２，２３はオン状態となってファ
ーストバッテリ２０から電力供給が開始される。昇圧回
路２６の消費電力は、回路構成にも依存するが、数１０
ｍＷのものを作ることも一般的には可能である。以上の
意味において、昇圧回路２６と制御回路２７が電圧制御
手段を構成する。
【００１８】バッテリ１０の正極および負極は、所定の
インタフェースで携帯型パソコン４０に接続されてお
り、同携帯型パソコン４０はファーストバッテリ２０に
続いてセカンドバッテリ３０の順に負荷４１に対して電
力を供給させる。図においては、便宜上、負荷４１とし
て表記してあるが、もちろん、この負荷４１はマザーボ
ードやディスクドライブといった各種ハードウェアによ
り構成される。さらに、携帯型パソコン４０は、図示し
ない信号発生回路等を用いてファーストバッテリ２０と
セカンドバッテリ３０に電力供給させるオン信号または
電力供給を停止させるオフ信号のいずれか一方からなる
切り替え制御信号（ＰＭＵ）を送出することが可能であ
る。
インタフェースで携帯型パソコン４０に接続されてお
り、同携帯型パソコン４０はファーストバッテリ２０に
続いてセカンドバッテリ３０の順に負荷４１に対して電
力を供給させる。図においては、便宜上、負荷４１とし
て表記してあるが、もちろん、この負荷４１はマザーボ
ードやディスクドライブといった各種ハードウェアによ
り構成される。さらに、携帯型パソコン４０は、図示し
ない信号発生回路等を用いてファーストバッテリ２０と
セカンドバッテリ３０に電力供給させるオン信号または
電力供給を停止させるオフ信号のいずれか一方からなる
切り替え制御信号（ＰＭＵ）を送出することが可能であ
る。
【００１９】より具体的には、ファーストバッテリ２０
から電力供給させるためには、切り替え制御信号として
上記オン信号を生成する。すると、同オン信号はファー
ストバッテリ２０に送信され、当該ファーストバッテリ
２０の制御回路２７がこれを受信して昇圧回路２６を動
作させる。一方、セカンドバッテリ３０に対しては、上
記オン信号は携帯型パソコン４０内部の反転素子４２に
よりオフ信号に反転されて送信される。従って、このオ
フ信号を受信した制御回路３７は昇圧回路３６を動作さ
せることはなく、セカンドバッテリ３０から電力供給さ
れることはない。
から電力供給させるためには、切り替え制御信号として
上記オン信号を生成する。すると、同オン信号はファー
ストバッテリ２０に送信され、当該ファーストバッテリ
２０の制御回路２７がこれを受信して昇圧回路２６を動
作させる。一方、セカンドバッテリ３０に対しては、上
記オン信号は携帯型パソコン４０内部の反転素子４２に
よりオフ信号に反転されて送信される。従って、このオ
フ信号を受信した制御回路３７は昇圧回路３６を動作さ
せることはなく、セカンドバッテリ３０から電力供給さ
れることはない。
【００２０】携帯型パソコン４０は、図示しない降圧形
電圧コンバータを備えており、ファーストバッテリ２０
の正極電圧が低下して許容最低電圧を保てなくなると、
このことを検知してセカンドバッテリ３０に電力供給さ
せる。この場合、上述したものとは逆で、切り替え制御
信号としてオフ信号を生成する。すると、このオフ信号
はそのままファーストバッテリ２０に入力され、当該フ
ァーストバッテリ２０は電力供給を停止する。一方、同
オフ信号は反転素子４２によりオン信号に反転されてセ
カンドバッテリ３０に入力され、当該セカンドバッテリ
３０は電力供給を開始する。この意味で、反転素子４２
が切替手段を構成する。
電圧コンバータを備えており、ファーストバッテリ２０
の正極電圧が低下して許容最低電圧を保てなくなると、
このことを検知してセカンドバッテリ３０に電力供給さ
せる。この場合、上述したものとは逆で、切り替え制御
信号としてオフ信号を生成する。すると、このオフ信号
はそのままファーストバッテリ２０に入力され、当該フ
ァーストバッテリ２０は電力供給を停止する。一方、同
オフ信号は反転素子４２によりオン信号に反転されてセ
カンドバッテリ３０に入力され、当該セカンドバッテリ
３０は電力供給を開始する。この意味で、反転素子４２
が切替手段を構成する。
【００２１】電力供給源をセカンドバッテリ３０に切り
替えると、同セカンドバッテリ３０の正極電位はファー
ストバッテリ２０の正極電位よりも高いため、セカンド
バッテリ３０の正極電圧がファーストバッテリ２０の正
極に印加されてファーストバッテリ２０側に電流が流れ
込みそうである。しかし、ファーストバッテリ２０にお
けるＮ−ｃｈＦＥＴ２２の寄生ダイオード２２ａがセカ
ンドバッテリ３０の正極電圧に対して逆向しており、上
記のような電流の流れ込みは発生しないといえる。
替えると、同セカンドバッテリ３０の正極電位はファー
ストバッテリ２０の正極電位よりも高いため、セカンド
バッテリ３０の正極電圧がファーストバッテリ２０の正
極に印加されてファーストバッテリ２０側に電流が流れ
込みそうである。しかし、ファーストバッテリ２０にお
けるＮ−ｃｈＦＥＴ２２の寄生ダイオード２２ａがセカ
ンドバッテリ３０の正極電圧に対して逆向しており、上
記のような電流の流れ込みは発生しないといえる。
【００２２】もちろん、この逆のことについても全く問
う余地なく同様であり、セカンドバッテリ３０の正極電
位がファーストバッテリ２０の正極電位よりも低い場
合、セカンドバッテリ３０におけるＮ−ｃｈＦＥＴ３２
の寄生ダイオード３２ａによりファーストバッテリ２０
側からの電流の流れ込みは発生しない。ここで、上記の
ように構成した本実施形態における電力損失と従来例に
おける電力損失について比較、検討することにする。
う余地なく同様であり、セカンドバッテリ３０の正極電
位がファーストバッテリ２０の正極電位よりも低い場
合、セカンドバッテリ３０におけるＮ−ｃｈＦＥＴ３２
の寄生ダイオード３２ａによりファーストバッテリ２０
側からの電流の流れ込みは発生しない。ここで、上記の
ように構成した本実施形態における電力損失と従来例に
おける電力損失について比較、検討することにする。
【００２３】上述したとおり、従来例においては、逆流
防止用のダイオードによる電力損失が大きく、５Ａの電
流が流れるものとすると、その値は少なく見積もっても
約２．５Ｗあった。一方、本実施形態においても同様に
５Ａの電流が流れるものとすると、Ｎ−ｃｈＦＥＴ２
２，２３またはＮ−ｃｈＦＥＴ３２，３３における電力
損失は、５Ａ×５Ａ×０．０２Ω×２＝１Ｗとなり、昇
圧回路２６または昇圧回路３６の消費電力１０ｍＷと合
わせても１Ｗ強となる。このように、本実施形態におけ
る電力損失は従来例に比べて半分以下となり、バッテリ
の使用時間が延びることとなる。
防止用のダイオードによる電力損失が大きく、５Ａの電
流が流れるものとすると、その値は少なく見積もっても
約２．５Ｗあった。一方、本実施形態においても同様に
５Ａの電流が流れるものとすると、Ｎ−ｃｈＦＥＴ２
２，２３またはＮ−ｃｈＦＥＴ３２，３３における電力
損失は、５Ａ×５Ａ×０．０２Ω×２＝１Ｗとなり、昇
圧回路２６または昇圧回路３６の消費電力１０ｍＷと合
わせても１Ｗ強となる。このように、本実施形態におけ
る電力損失は従来例に比べて半分以下となり、バッテリ
の使用時間が延びることとなる。
【００２４】次に、上記のように構成した本実施形態の
動作について説明する。携帯型パソコン４０は、ファー
ストバッテリ２０から電力を供給させるため切り替え制
御信号としてオン信号を生成する。このオン信号は、フ
ァーストバッテリ２０にそのまま入力され、同オン信号
を受信した制御回路２７は昇圧回路２６を動作させる。
すると、Ｎ−ｃｈＦＥＴ２２，２３のゲート電圧はソー
ス電圧よりも高くなってそれぞれオン状態となり、電池
２１から携帯型パソコン４０に電力供給が開始される。
他方、セカンドバッテリ２０の側には、上記オン信号が
反転素子４２により反転されたオフ信号が入力されるた
め、制御回路３７は昇圧回路３６を動作させることはな
く、Ｎ−ｃｈＦＥＴ３２，３３はオフ状態のままであ
る。
動作について説明する。携帯型パソコン４０は、ファー
ストバッテリ２０から電力を供給させるため切り替え制
御信号としてオン信号を生成する。このオン信号は、フ
ァーストバッテリ２０にそのまま入力され、同オン信号
を受信した制御回路２７は昇圧回路２６を動作させる。
すると、Ｎ−ｃｈＦＥＴ２２，２３のゲート電圧はソー
ス電圧よりも高くなってそれぞれオン状態となり、電池
２１から携帯型パソコン４０に電力供給が開始される。
他方、セカンドバッテリ２０の側には、上記オン信号が
反転素子４２により反転されたオフ信号が入力されるた
め、制御回路３７は昇圧回路３６を動作させることはな
く、Ｎ−ｃｈＦＥＴ３２，３３はオフ状態のままであ
る。
【００２５】ファーストバッテリ２０の供給電圧が低下
して所定電圧以下となると、携帯型パソコン４０は、こ
のことを検知して上記切り替え制御信号としてオフ信号
を生成する。同オフ信号はファーストバッテリ２０の制
御回路２７に受信され、同制御回路２７は昇圧回路２６
の動作を停止させる。すると、Ｎ−ｃｈＦＥＴ２２，２
３のゲート電圧はソース電圧よりも低くなってオフ状態
となり、電池２１からの電力供給は停止される。
して所定電圧以下となると、携帯型パソコン４０は、こ
のことを検知して上記切り替え制御信号としてオフ信号
を生成する。同オフ信号はファーストバッテリ２０の制
御回路２７に受信され、同制御回路２７は昇圧回路２６
の動作を停止させる。すると、Ｎ−ｃｈＦＥＴ２２，２
３のゲート電圧はソース電圧よりも低くなってオフ状態
となり、電池２１からの電力供給は停止される。
【００２６】一方、セカンドバッテリ３０の側には、上
記オフ信号が反転素子４２により反転されたオン信号が
入力され、同オン信号を受信した制御回路３７は昇圧回
路３６を動作させる。すると、Ｎ−ｃｈＦＥＴ３２，３
３のゲート電圧はソース電圧よりも高くなってそれぞれ
オン状態となり、電池３１から携帯型パソコン４０に電
力供給が開始される。この場合、ファーストバッテリ２
０の正極電位はセカンドバッテリ３０の正極電位よりも
低いため、ファーストバッテリ２０の正極にセカンドバ
ッテリ３０の正極電圧が印加されて電流が流れ込みそう
である。しかし、同正極電圧に対して逆向関係にある寄
生ダイオード２２ａにより、このような電流の流れ込み
は発生しない。
記オフ信号が反転素子４２により反転されたオン信号が
入力され、同オン信号を受信した制御回路３７は昇圧回
路３６を動作させる。すると、Ｎ−ｃｈＦＥＴ３２，３
３のゲート電圧はソース電圧よりも高くなってそれぞれ
オン状態となり、電池３１から携帯型パソコン４０に電
力供給が開始される。この場合、ファーストバッテリ２
０の正極電位はセカンドバッテリ３０の正極電位よりも
低いため、ファーストバッテリ２０の正極にセカンドバ
ッテリ３０の正極電圧が印加されて電流が流れ込みそう
である。しかし、同正極電圧に対して逆向関係にある寄
生ダイオード２２ａにより、このような電流の流れ込み
は発生しない。
【００２７】このように、電源２１の正極に対してＮ−
ｃｈＦＥＴ２２のソースを接続し、同Ｎ−ｃｈＦＥＴ２
２のドレインには別のＮ−ｃｈＦＥＴ２３のドレインを
接続するとともに、同Ｎ−ｃｈＦＥＴ２３のソースを電
源正極とした電源回路において、電力供給時には昇圧回
路２６を動作させてＮ−ｃｈＦＥＴ２２，２３のゲート
印加電圧を昇圧してそれぞれオン状態とし、非電力供給
時には昇圧回路２６の動作を停止させてＮ−ｃｈＦＥＴ
２２，２３をオフ状態にするようにしたため、寄生ダイ
オード２２ａにより電流の流れ込みを防止しつつ電力損
失を低下させることができる。
ｃｈＦＥＴ２２のソースを接続し、同Ｎ−ｃｈＦＥＴ２
２のドレインには別のＮ−ｃｈＦＥＴ２３のドレインを
接続するとともに、同Ｎ−ｃｈＦＥＴ２３のソースを電
源正極とした電源回路において、電力供給時には昇圧回
路２６を動作させてＮ−ｃｈＦＥＴ２２，２３のゲート
印加電圧を昇圧してそれぞれオン状態とし、非電力供給
時には昇圧回路２６の動作を停止させてＮ−ｃｈＦＥＴ
２２，２３をオフ状態にするようにしたため、寄生ダイ
オード２２ａにより電流の流れ込みを防止しつつ電力損
失を低下させることができる。
【００２８】
【発明の効果】以上説明したように本発明は、電流の流
れ込みを防止しつつ電力損失を低下させることが可能な
電源回路を提供することができる。また、請求項２にか
かる発明によれば、電力損失の少ない昇圧回路を用いた
簡易な構成でＦＥＴのオン／オフを制御することができ
る。
れ込みを防止しつつ電力損失を低下させることが可能な
電源回路を提供することができる。また、請求項２にか
かる発明によれば、電力損失の少ない昇圧回路を用いた
簡易な構成でＦＥＴのオン／オフを制御することができ
る。
【００２９】さらに、請求項３にかかる発明によれば、
電力損失をさらに低下させることができる。さらに、請
求項４にかかる発明によれば、上記電源回路を一の筐体
内に二つ有するバッテリを制御するためのバッテリ制御
装置を提供することができる。
電力損失をさらに低下させることができる。さらに、請
求項４にかかる発明によれば、上記電源回路を一の筐体
内に二つ有するバッテリを制御するためのバッテリ制御
装置を提供することができる。
【図１】本発明の一実施形態にかかる電源回路を適用し
たバッテリと、当該バッテリから電力供給を受ける携帯
型パソコンの電気的な接続を示す概略回路図である。
たバッテリと、当該バッテリから電力供給を受ける携帯
型パソコンの電気的な接続を示す概略回路図である。
【図２】従来例にかかる電源回路を適用したバッテリ
と、当該バッテリから電力供給を受ける携帯型パソコン
の電気的な接続を示す概略回路図である。
と、当該バッテリから電力供給を受ける携帯型パソコン
の電気的な接続を示す概略回路図である。
【符号の説明】 １０ バッテリ ２０ ファーストバッテリ ３０ セカンドバッテリ ２１，３１ 電池 ２２，２３，３２，３３ Ｎ−ｃｈＦＥＴ ２２ａ，２３ａ，３２ａ，３３ａ 寄生ダイオード ２４，２５，３４，３５ 抵抗 ２６，３６ 昇圧回路 ２７，３７ 制御回路 ４０ 携帯型パソコン ４１ 負荷 ４２ 反転素子
Claims (4)
- 【請求項１】 電力供給源である電源と、 上記電源の電力出力路に介在された第一のＦＥＴと、 上記第一のＦＥＴの寄生ダイオードに対して自身の寄生
ダイオードが逆向するように上記電源の電力出力路に介
在された第二のＦＥＴと、 上記第一および第二のＦＥＴをオン／オフさせるように
同第一および第二のＦＥＴのゲート電圧を変化させる電
圧制御手段とを具備することを特徴とする電源回路。 - 【請求項２】 上記請求項１に記載の電源回路におい
て、上記電圧制御手段は、上記電源の供給電圧を昇圧し
て出力する昇圧回路と、 この昇圧回路の動作を制御するとともに、同昇圧回路の
出力を上記第一および第二のＦＥＴのゲートに印加させ
る制御回路とを具備することを特徴とする電源回路。 - 【請求項３】 上記請求項１または請求項２のいずれか
に記載の電源回路において、上記第一および第二のＦＥ
Ｔは、オン抵抗の小さいｎ形チャネルＦＥＴであること
を特徴とする電源回路。 - 【請求項４】 上記請求項１〜請求項３のいずれかに記
載の電源回路を一の筐体内に二つ有するバッテリを制御
するためのバッテリ制御装置であって、第一の電源回路
と第二の電源回路を切り替えて動作させることが可能な
切替手段を有することを特徴とするバッテリ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9156917A JPH118939A (ja) | 1997-06-13 | 1997-06-13 | 電源回路およびバッテリ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9156917A JPH118939A (ja) | 1997-06-13 | 1997-06-13 | 電源回路およびバッテリ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH118939A true JPH118939A (ja) | 1999-01-12 |
Family
ID=15638208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9156917A Pending JPH118939A (ja) | 1997-06-13 | 1997-06-13 | 電源回路およびバッテリ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH118939A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6605925B2 (en) * | 2001-02-15 | 2003-08-12 | Seiko Instruments Inc. | Power source circuit |
| JP2014160365A (ja) * | 2013-02-20 | 2014-09-04 | Lenovo Singapore Pte Ltd | 通電範囲の制御方法および携帯式電子機器 |
| JP2015058768A (ja) * | 2013-09-18 | 2015-03-30 | 矢崎総業株式会社 | 車載システム及びワイヤハーネス構造体 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697375A (ja) * | 1992-09-17 | 1994-04-08 | Toshiba Corp | 電力用半導体装置 |
| JPH06197468A (ja) * | 1992-09-24 | 1994-07-15 | Sony Corp | 充電装置 |
| JPH0681025B2 (ja) * | 1987-07-10 | 1994-10-12 | 日本電気株式会社 | ゲ−ト駆動回路 |
| JPH0854967A (ja) * | 1994-07-26 | 1996-02-27 | Internatl Business Mach Corp <Ibm> | コンピュータ用バッテリ接続装置及びバッテリの切換方法 |
| JPH08336242A (ja) * | 1995-04-06 | 1996-12-17 | Seiko Epson Corp | 電子装置 |
-
1997
- 1997-06-13 JP JP9156917A patent/JPH118939A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0681025B2 (ja) * | 1987-07-10 | 1994-10-12 | 日本電気株式会社 | ゲ−ト駆動回路 |
| JPH0697375A (ja) * | 1992-09-17 | 1994-04-08 | Toshiba Corp | 電力用半導体装置 |
| JPH06197468A (ja) * | 1992-09-24 | 1994-07-15 | Sony Corp | 充電装置 |
| JPH0854967A (ja) * | 1994-07-26 | 1996-02-27 | Internatl Business Mach Corp <Ibm> | コンピュータ用バッテリ接続装置及びバッテリの切換方法 |
| JPH08336242A (ja) * | 1995-04-06 | 1996-12-17 | Seiko Epson Corp | 電子装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6605925B2 (en) * | 2001-02-15 | 2003-08-12 | Seiko Instruments Inc. | Power source circuit |
| JP2014160365A (ja) * | 2013-02-20 | 2014-09-04 | Lenovo Singapore Pte Ltd | 通電範囲の制御方法および携帯式電子機器 |
| US9874912B2 (en) | 2013-02-20 | 2018-01-23 | Lenovo (Singapore) Pte. Ltd. | Controlling energizing range of mobile electronic device |
| JP2015058768A (ja) * | 2013-09-18 | 2015-03-30 | 矢崎総業株式会社 | 車載システム及びワイヤハーネス構造体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7088015B2 (en) | Smooth voltage regulation transition circuit having fast recovery | |
| US5526253A (en) | Low power voltage boost circuit with regulated output | |
| JP2001051730A (ja) | スイッチ回路及びシリーズレギュレータ | |
| JPH08107601A (ja) | 電動車両用電源装置 | |
| JP2004364280A (ja) | 線形および飽和領域で動作可能なパワーｍｏｓｆｅｔ用電流センス | |
| US6661260B2 (en) | Output circuit of semiconductor circuit with power consumption reduced | |
| JP2009533899A (ja) | ブーストラップ・ダイオードエミュレーターを備えるブーストラップコンデンサの充電を最適化する回路 | |
| JP3560512B2 (ja) | 電源回路とそれに用いる定電圧回路 | |
| JPH0769749B2 (ja) | 直流電源回路 | |
| JPH07105706B2 (ja) | 電流切換え式ドライバ回路 | |
| JP2882366B2 (ja) | 突入電流制限型チャージポンプ昇圧回路 | |
| US20050105307A1 (en) | Tracking soft start circuit | |
| JPH118939A (ja) | 電源回路およびバッテリ制御装置 | |
| US7336005B2 (en) | System and method for brownout protection of a FET based battery switch | |
| JPH09130996A (ja) | 電源切り換え回路 | |
| JPH08251913A (ja) | スイッチングレギュレータ | |
| JP7279570B2 (ja) | 電圧測定装置 | |
| JP2001016084A (ja) | リセット回路 | |
| JP4941045B2 (ja) | カレントミラー回路 | |
| US6307355B1 (en) | Method and apparatus for reducing the power consumption of a voltage regulator | |
| JPH08294241A (ja) | 電源切り換え回路及び携帯端末装置 | |
| JP3540872B2 (ja) | 起動回路 | |
| JPS5941205B2 (ja) | 電子回路 | |
| JP2877046B2 (ja) | 電源回路 | |
| JP2003047149A (ja) | 電力切替装置 |