JPH1173236A - Ｌｃｄドライバ用クロック発生回路 - Google Patents
Ｌｃｄドライバ用クロック発生回路Info
- Publication number
- JPH1173236A JPH1173236A JP10050213A JP5021398A JPH1173236A JP H1173236 A JPH1173236 A JP H1173236A JP 10050213 A JP10050213 A JP 10050213A JP 5021398 A JP5021398 A JP 5021398A JP H1173236 A JPH1173236 A JP H1173236A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- phase
- output
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Multimedia (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 一つのクロック信号を用いＲ、Ｇ、Ｂデータ
サンプリング用３相クロックを順次または同時に発生で
きるＴＦＴ−ＬＣＤのソースドライバ用３相クロック発
生回路を提供する。 【解決手段】 本発明のＬＣＤドライバ用クロック発生
回路は、外部のメーンクロック信号を２分周し、分周ク
ロック信号を出力する分周器と、前記分周器から分周ク
ロック信号を入力し第１乃至第３相クロック信号を順次
発生するための３相クロック発生部と、前記３相クロッ
ク発生部の第１乃至第３相クロック信号を入力しモード
選択信号により前記３相クロック信号中の一つを３相ク
ロック信号に同時に出力したり、または第１乃至第３相
クロック信号を３相クロック信号に順次出力するための
サンプリングモード選択部とを含むことを特徴とする。
本発明のＬＣＤドライバ用クロック発生回路において、
３相クロック発生部は、前記分周クロック信号により順
次第１相クロック信号、第２相クロック信号及び、第３
相クロック信号を各々発生する第１乃至第３相クロック
発生部を含むことを特徴とする。
サンプリング用３相クロックを順次または同時に発生で
きるＴＦＴ−ＬＣＤのソースドライバ用３相クロック発
生回路を提供する。 【解決手段】 本発明のＬＣＤドライバ用クロック発生
回路は、外部のメーンクロック信号を２分周し、分周ク
ロック信号を出力する分周器と、前記分周器から分周ク
ロック信号を入力し第１乃至第３相クロック信号を順次
発生するための３相クロック発生部と、前記３相クロッ
ク発生部の第１乃至第３相クロック信号を入力しモード
選択信号により前記３相クロック信号中の一つを３相ク
ロック信号に同時に出力したり、または第１乃至第３相
クロック信号を３相クロック信号に順次出力するための
サンプリングモード選択部とを含むことを特徴とする。
本発明のＬＣＤドライバ用クロック発生回路において、
３相クロック発生部は、前記分周クロック信号により順
次第１相クロック信号、第２相クロック信号及び、第３
相クロック信号を各々発生する第１乃至第３相クロック
発生部を含むことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明はＴＦＴ−ＬＣＤのド
ライバに係わり、一つのクロック信号を用いＲ、Ｇ、Ｂ
データサンプリング用３相クロックを順次または同時に
発生できるＴＦＴ−ＬＣＤのソースドライバ用３相クロ
ック発生回路に関する。
ライバに係わり、一つのクロック信号を用いＲ、Ｇ、Ｂ
データサンプリング用３相クロックを順次または同時に
発生できるＴＦＴ−ＬＣＤのソースドライバ用３相クロ
ック発生回路に関する。
【０００２】
【従来の技術】従来はＴＦＴ−ＬＣＤのソースドライバ
(source driver) で、Ｒ、Ｇ、Ｂデータをサンプリング
するためのクロックが解像度の増加するに従って高速化
し、ドライバも高速で動作すべき必要が存在する。しか
し、ＴＦＴ−ＬＣＤのドライバを高速化するのには限界
があって、従来はクロックを３分周し三つのクロックを
発生し、発生した三つのクロックを用いてクロック周波
数を低くする方法を使用した。
(source driver) で、Ｒ、Ｇ、Ｂデータをサンプリング
するためのクロックが解像度の増加するに従って高速化
し、ドライバも高速で動作すべき必要が存在する。しか
し、ＴＦＴ−ＬＣＤのドライバを高速化するのには限界
があって、従来はクロックを３分周し三つのクロックを
発生し、発生した三つのクロックを用いてクロック周波
数を低くする方法を使用した。
【０００３】
【発明が解決しようとする課題】しかし、このような方
法はデータサンプリング用３相クロックをコントローラ
から発生させ三つのラインを通じてソースドライバに供
給したので、クロック伝送用三つのラインが必要であっ
た。また、３相クロックを同時に印加したりまたは３相
クロックを順次印加する方式中のいずれか一つのみを選
択し３相クロックをソースドライバに印加できる。これ
により二つのモード中の一つを任意に選択しソースドラ
イバに印加する方式を用いる場合、これを選択するため
の一つの選択ラインが別途に必要なので、総四つのライ
ンがあってこそ３相クロックをソースドライバに印加で
きる問題点があった。
法はデータサンプリング用３相クロックをコントローラ
から発生させ三つのラインを通じてソースドライバに供
給したので、クロック伝送用三つのラインが必要であっ
た。また、３相クロックを同時に印加したりまたは３相
クロックを順次印加する方式中のいずれか一つのみを選
択し３相クロックをソースドライバに印加できる。これ
により二つのモード中の一つを任意に選択しソースドラ
イバに印加する方式を用いる場合、これを選択するため
の一つの選択ラインが別途に必要なので、総四つのライ
ンがあってこそ３相クロックをソースドライバに印加で
きる問題点があった。
【０００４】本発明の目的は、上述したような従来技術
の問題点を解決するためのものであって、一つのクロッ
ク信号を用いＲ、Ｇ、Ｂデータサンプリング用３相クロ
ックを順次または同時に発生できるＴＦＴ−ＬＣＤのソ
ースドライバ用３相クロック発生回路を提供することに
ある。
の問題点を解決するためのものであって、一つのクロッ
ク信号を用いＲ、Ｇ、Ｂデータサンプリング用３相クロ
ックを順次または同時に発生できるＴＦＴ−ＬＣＤのソ
ースドライバ用３相クロック発生回路を提供することに
ある。
【０００５】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係わるＬＣＤドライバ用クロック発生回路
は、外部のメーンクロック信号を２分周し分周されたク
ロック信号を出力する分周器と、前記分周器から分周さ
れたクロック信号を入力し第１乃至第３相クロック信号
を順次発生するための３相クロック発生部と、外部のモ
ード選択信号により前記第１乃至第３相クロック信号中
の一つを３相クロック信号に同時に出力したり、または
前記第１乃至第３相クロック信号を３相クロック信号に
順次出力するためのサンプリングモード選択部とを含む
ことを特徴とする。本発明のＬＣＤドライバ用クロック
発生回路において、前記３相クロック発生部は前記分周
クロック信号により順次第１相クロック信号、第２相ク
ロック信号及び、第３相クロック信号を各々発生する第
１乃至第３相クロック発生部を含むことを特徴とする。
め、本発明に係わるＬＣＤドライバ用クロック発生回路
は、外部のメーンクロック信号を２分周し分周されたク
ロック信号を出力する分周器と、前記分周器から分周さ
れたクロック信号を入力し第１乃至第３相クロック信号
を順次発生するための３相クロック発生部と、外部のモ
ード選択信号により前記第１乃至第３相クロック信号中
の一つを３相クロック信号に同時に出力したり、または
前記第１乃至第３相クロック信号を３相クロック信号に
順次出力するためのサンプリングモード選択部とを含む
ことを特徴とする。本発明のＬＣＤドライバ用クロック
発生回路において、前記３相クロック発生部は前記分周
クロック信号により順次第１相クロック信号、第２相ク
ロック信号及び、第３相クロック信号を各々発生する第
１乃至第３相クロック発生部を含むことを特徴とする。
【０００６】前記第１相クロック発生部乃至第３相クロ
ック発生部は、前記分周クロック信号を入力し分周クロ
ック信号の上昇エッジまたは前記分周クロック信号の反
転した反転分周クロックの上昇エッジでトリガ信号を発
生するトリガ信号発生手段と、前記トリガ信号発生手段
から発生したトリガ信号を入力し第１相クロック信号乃
至第３相クロック信号を出力するクロック信号発生手段
と、前記クロック信号発生手段の出力を所定時間遅延さ
せるための遅延手段と、前記遅延手段の出力信号を入力
し第１及び第２クロック選択信号を発生し、前記第１及
び第２クロック選択信号により前記トリガ信号発生手段
がトリガ信号を前記分周クロックの上昇エッジまたは反
転分周クロックの上昇エッジで発生するようにするクロ
ック選択手段とを備えることを特徴とする。
ック発生部は、前記分周クロック信号を入力し分周クロ
ック信号の上昇エッジまたは前記分周クロック信号の反
転した反転分周クロックの上昇エッジでトリガ信号を発
生するトリガ信号発生手段と、前記トリガ信号発生手段
から発生したトリガ信号を入力し第１相クロック信号乃
至第３相クロック信号を出力するクロック信号発生手段
と、前記クロック信号発生手段の出力を所定時間遅延さ
せるための遅延手段と、前記遅延手段の出力信号を入力
し第１及び第２クロック選択信号を発生し、前記第１及
び第２クロック選択信号により前記トリガ信号発生手段
がトリガ信号を前記分周クロックの上昇エッジまたは反
転分周クロックの上昇エッジで発生するようにするクロ
ック選択手段とを備えることを特徴とする。
【０００７】前記第１相クロック発生部乃至第３相クロ
ック発生部のトリガ信号発生手段は、前記分周クロック
を反転させ前記反転分周クロックを発生するための反転
手段と、前記クロック選択手段の第１クロック選択信号
により前記分周クロックの上昇エッジでトリガ信号を発
生する第１発生手段と、前記クロック選択手段の第２ク
ロック選択信号により前記反転分周クロックの上昇エッ
ジでトリガ信号を発生する第２発生手段と、前記第１発
生手段または第２発生手段を通じて発生するトリガ信号
をクロック発生手段に出力するための出力手段とからな
ることを特徴とする。
ック発生部のトリガ信号発生手段は、前記分周クロック
を反転させ前記反転分周クロックを発生するための反転
手段と、前記クロック選択手段の第１クロック選択信号
により前記分周クロックの上昇エッジでトリガ信号を発
生する第１発生手段と、前記クロック選択手段の第２ク
ロック選択信号により前記反転分周クロックの上昇エッ
ジでトリガ信号を発生する第２発生手段と、前記第１発
生手段または第２発生手段を通じて発生するトリガ信号
をクロック発生手段に出力するための出力手段とからな
ることを特徴とする。
【０００８】本発明のＬＣＤドライバ用クロック発生回
路において、サンプリングモード選択部は、前記３相ク
ロック発生部から第１乃至第３相クロック信号を各々入
力し、前記モード選択信号により第１相乃至第３相クロ
ック信号中の一つを前記３相クロック信号に同時出力し
たり、または第１相乃至第３相クロック信号を順次出力
するための第１相クロック出力部乃至第３相クロック出
力部を含むことを特徴とする。前記サンプリングモード
選択部の第１相クロック出力部乃至第３相クロック出力
部は、前記モード選択信号を反転させ反転モード選択信
号を発生するための反転手段と、前記モード選択信号に
より第１相クロック信号乃至第３相クロック信号を順次
選択するための順次モード選択手段と、前記反転手段の
反転モード選択信号により第１相クロック信号乃至第３
相クロック信号中の一つを同時に選択するための同時モ
ード選択手段と、前記順次モード選択手段の出力または
同時モード選択手段の出力を前記３相クロック信号に出
力するための出力手段とからなることを特徴とする。
路において、サンプリングモード選択部は、前記３相ク
ロック発生部から第１乃至第３相クロック信号を各々入
力し、前記モード選択信号により第１相乃至第３相クロ
ック信号中の一つを前記３相クロック信号に同時出力し
たり、または第１相乃至第３相クロック信号を順次出力
するための第１相クロック出力部乃至第３相クロック出
力部を含むことを特徴とする。前記サンプリングモード
選択部の第１相クロック出力部乃至第３相クロック出力
部は、前記モード選択信号を反転させ反転モード選択信
号を発生するための反転手段と、前記モード選択信号に
より第１相クロック信号乃至第３相クロック信号を順次
選択するための順次モード選択手段と、前記反転手段の
反転モード選択信号により第１相クロック信号乃至第３
相クロック信号中の一つを同時に選択するための同時モ
ード選択手段と、前記順次モード選択手段の出力または
同時モード選択手段の出力を前記３相クロック信号に出
力するための出力手段とからなることを特徴とする。
【０００９】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施の形態を詳しく説明する。図１は本発明の実施の
形態によるＴＦＴ−ＬＣＤのソースドライバ用３相クロ
ック発生回路においての３相クロック発生部を示したも
のであり、図２はサンプリングモード選択部のブロック
図を示したものである。図３と図４は各々図１及び図２
の３相クロック発生部及びサンプリングモード選択部の
詳細回路図である。
の実施の形態を詳しく説明する。図１は本発明の実施の
形態によるＴＦＴ−ＬＣＤのソースドライバ用３相クロ
ック発生回路においての３相クロック発生部を示したも
のであり、図２はサンプリングモード選択部のブロック
図を示したものである。図３と図４は各々図１及び図２
の３相クロック発生部及びサンプリングモード選択部の
詳細回路図である。
【００１０】図１を参照すれば、本発明の実施の形態に
よる３相クロック発生回路は、外部のメーンクロック信
号ＭＣＬＫを２分周し分周されたクロック信号ＤＣＬＫ
を出力する分周器１００と、前記分周器１００から分周
されたクロック信号ＤＣＬＫを入力し３相クロック信号
ＣＰＨ１、ＣＰＨ２、ＣＰＨ３を発生するための３相ク
ロック発生部２００と、前記３相クロック発生部２００
から第１相乃至第３相クロック信号ＣＰＨ１、ＣＰＨ
２、ＣＰＨ３を入力し、外部のモード選択信号ＭＳＳに
より前記第１相乃至第３相クロック信号ＣＰＨ１、ＣＰ
Ｈ２、ＣＰＨ３中の一つを同時に３相クロック信号ＣＰ
Ｈ１′、ＣＰＨ２′、ＣＰＨ３′に出力したり、または
前記第１相乃至第３相クロック信号ＣＰＨ１、ＣＰＨ
２、ＣＰＨ３を３相クロック信号ＣＰＨ１′、ＣＰＨ
２′、ＣＰＨ３′に順次出力するためのサンプリングモ
ード選択部３００とを含む。
よる３相クロック発生回路は、外部のメーンクロック信
号ＭＣＬＫを２分周し分周されたクロック信号ＤＣＬＫ
を出力する分周器１００と、前記分周器１００から分周
されたクロック信号ＤＣＬＫを入力し３相クロック信号
ＣＰＨ１、ＣＰＨ２、ＣＰＨ３を発生するための３相ク
ロック発生部２００と、前記３相クロック発生部２００
から第１相乃至第３相クロック信号ＣＰＨ１、ＣＰＨ
２、ＣＰＨ３を入力し、外部のモード選択信号ＭＳＳに
より前記第１相乃至第３相クロック信号ＣＰＨ１、ＣＰ
Ｈ２、ＣＰＨ３中の一つを同時に３相クロック信号ＣＰ
Ｈ１′、ＣＰＨ２′、ＣＰＨ３′に出力したり、または
前記第１相乃至第３相クロック信号ＣＰＨ１、ＣＰＨ
２、ＣＰＨ３を３相クロック信号ＣＰＨ１′、ＣＰＨ
２′、ＣＰＨ３′に順次出力するためのサンプリングモ
ード選択部３００とを含む。
【００１１】３相クロック発生部２００は、分周クロッ
ク信号ＤＣＬＫを入力し順次第１相クロック信号ＣＰＨ
１、第２相クロック信号ＣＰＨ２及び、第３相クロック
信号ＣＰＨ３を各々発生する第１乃至第３相クロック発
生部１０−３０を含む。前記第１相クロック発生部１０
は、分周クロック信号ＤＣＬＫを入力し分周クロック信
号ＤＣＬＫの上昇エッジ(rising edge) でまたは前記分
周クロックＤＣＬＫの反転した反転分周クロック／ＤＣ
ＬＫの上昇エッジ(rising edge) でトリガ信号を発生す
るトリガ信号発生手段１１と、前記トリガ信号発生手段
１１から発生したトリガ信号を入力し第１相クロック信
号ＣＰＨ１を出力する第１相クロック信号発生手段１２
と、前記第１相クロック信号発生手段１２の出力を所定
時間遅延させるための遅延手段１３と、前記遅延手段１
３の出力信号を入力し前記トリガ信号発生手段１１がト
リガ信号を分周クロックＤＣＬＫの上昇エッジまたは反
転分周クロック／ＤＣＬＫの上昇エッジで発生するよう
にする第１及び第２クロック選択信号を発生するクロッ
ク選択手段１４とを備える。
ク信号ＤＣＬＫを入力し順次第１相クロック信号ＣＰＨ
１、第２相クロック信号ＣＰＨ２及び、第３相クロック
信号ＣＰＨ３を各々発生する第１乃至第３相クロック発
生部１０−３０を含む。前記第１相クロック発生部１０
は、分周クロック信号ＤＣＬＫを入力し分周クロック信
号ＤＣＬＫの上昇エッジ(rising edge) でまたは前記分
周クロックＤＣＬＫの反転した反転分周クロック／ＤＣ
ＬＫの上昇エッジ(rising edge) でトリガ信号を発生す
るトリガ信号発生手段１１と、前記トリガ信号発生手段
１１から発生したトリガ信号を入力し第１相クロック信
号ＣＰＨ１を出力する第１相クロック信号発生手段１２
と、前記第１相クロック信号発生手段１２の出力を所定
時間遅延させるための遅延手段１３と、前記遅延手段１
３の出力信号を入力し前記トリガ信号発生手段１１がト
リガ信号を分周クロックＤＣＬＫの上昇エッジまたは反
転分周クロック／ＤＣＬＫの上昇エッジで発生するよう
にする第１及び第２クロック選択信号を発生するクロッ
ク選択手段１４とを備える。
【００１２】第１相クロック発生部１０のトリガ信号発
生手段１１は、分周クロックＤＣＬＫを反転させ反転分
周クロックを発生するための反転手段と、クロック選択
手段１４の第１クロック選択信号により分周クロックＤ
ＣＬＫの上昇エッジでトリガ信号を発生する第１発生手
段と、クロック選択手段１４の第２クロック選択信号に
より反転分周クロック／ＤＣＬＫの上昇エッジでトリガ
信号を発生する第２発生手段と、前記第１発生手段また
は第２発生手段を通じて発生するトリガ信号を出力する
ための出力手段とからなる。前記トリガ信号発生手段１
１の反転手段は分周クロックＤＣＬＫを反転させ反転分
周クロック／ＤＣＬＫを発生するための反転ゲート１１
ａから構成され、第１発生手段は前記クロック選択手段
１４の第１クロック選択信号を入力にする第１オアゲー
ト１１ｂと、前記クロック選択手段１４の第１クロック
選択信号と分周クロックＤＣＬＫを入力する第２オアゲ
ート１１ｃと、前記第１及び第２オアゲート１１ｂ、１
１ｃの出力を入力し分周クロックＤＣＬＫの上昇エッジ
でトリガ信号を発生する第１エクスクルーシブオアゲー
ト１１ｄとから構成される。
生手段１１は、分周クロックＤＣＬＫを反転させ反転分
周クロックを発生するための反転手段と、クロック選択
手段１４の第１クロック選択信号により分周クロックＤ
ＣＬＫの上昇エッジでトリガ信号を発生する第１発生手
段と、クロック選択手段１４の第２クロック選択信号に
より反転分周クロック／ＤＣＬＫの上昇エッジでトリガ
信号を発生する第２発生手段と、前記第１発生手段また
は第２発生手段を通じて発生するトリガ信号を出力する
ための出力手段とからなる。前記トリガ信号発生手段１
１の反転手段は分周クロックＤＣＬＫを反転させ反転分
周クロック／ＤＣＬＫを発生するための反転ゲート１１
ａから構成され、第１発生手段は前記クロック選択手段
１４の第１クロック選択信号を入力にする第１オアゲー
ト１１ｂと、前記クロック選択手段１４の第１クロック
選択信号と分周クロックＤＣＬＫを入力する第２オアゲ
ート１１ｃと、前記第１及び第２オアゲート１１ｂ、１
１ｃの出力を入力し分周クロックＤＣＬＫの上昇エッジ
でトリガ信号を発生する第１エクスクルーシブオアゲー
ト１１ｄとから構成される。
【００１３】前記トリガ信号発生手段１１の第２発生手
段は、前記クロック選択手段１４の第２クロック選択信
号を入力にする第３オアゲート１１ｅと、前記クロック
選択手段１４の第２クロック選択信号と反転分周クロッ
ク／ＤＣＬＫを入力する第４オアゲート１１ｆと、前記
第３及び第４オアゲート１１ｅ、１１ｆの出力を入力し
反転分周クロック／ＤＣＬＫの上昇エッジでトリガ信号
を発生する第２エクスクルーシブオアゲート１１ｇとか
ら構成される。そして、前記トリガ信号発生手段１１の
出力手段は、前記第１発生手段の第１エクスクルーシブ
オアゲート１１ｄの出力と前記第２発生手段の第２エク
スクルーシブオアゲート１１ｇの出力を入力し、分周ク
ロックＤＣＬＫの上昇エッジまたは反転分周クロック／
ＤＣＬＫの上昇エッジで発生したトリガ信号を第１相ク
ロック信号発生手段１２に出力する第５オアゲート１１
ｈから構成される。
段は、前記クロック選択手段１４の第２クロック選択信
号を入力にする第３オアゲート１１ｅと、前記クロック
選択手段１４の第２クロック選択信号と反転分周クロッ
ク／ＤＣＬＫを入力する第４オアゲート１１ｆと、前記
第３及び第４オアゲート１１ｅ、１１ｆの出力を入力し
反転分周クロック／ＤＣＬＫの上昇エッジでトリガ信号
を発生する第２エクスクルーシブオアゲート１１ｇとか
ら構成される。そして、前記トリガ信号発生手段１１の
出力手段は、前記第１発生手段の第１エクスクルーシブ
オアゲート１１ｄの出力と前記第２発生手段の第２エク
スクルーシブオアゲート１１ｇの出力を入力し、分周ク
ロックＤＣＬＫの上昇エッジまたは反転分周クロック／
ＤＣＬＫの上昇エッジで発生したトリガ信号を第１相ク
ロック信号発生手段１２に出力する第５オアゲート１１
ｈから構成される。
【００１４】前記第１相クロック発生部１０の第１相ク
ロック信号発生手段１２は、前記トリガ信号発生手段１
１の出力信号をクロック信号ＣＫにし、それの反転出力
信号／Ｑが入力信号Ｄに帰還し、それの出力信号Ｑを第
１相クロック信号ＣＰＨ１に前記サンプリングモード選
択部３００と前記遅延手段１３に出力するＤフリップフ
ロップ１２ａから構成される。前記第１相クロック発生
部１０の遅延手段１３は、前記第１相クロック信号発生
手段１２のＤフリップフロップ１２ａの出力信号Ｑとし
て発生した第１相クロック信号ＣＰＨ１を一定時間遅延
させるための多数の反転ゲート１３ａ−１３ｄから構成
される。前記第１相クロック発生部１０のクロック選択
手段１４は、前記遅延手段１３の出力信号をクロック信
号にし反転出力信号／Ｑが入力信号Ｄに帰還し、該出力
信号Ｑ及び反転出力信号／Ｑを各々第１及び第２クロッ
ク選択信号にトリガ信号発生手段１１の第１発生手段及
び第２発生手段に印加するためのＤフリップフロップ１
４ａから構成される。
ロック信号発生手段１２は、前記トリガ信号発生手段１
１の出力信号をクロック信号ＣＫにし、それの反転出力
信号／Ｑが入力信号Ｄに帰還し、それの出力信号Ｑを第
１相クロック信号ＣＰＨ１に前記サンプリングモード選
択部３００と前記遅延手段１３に出力するＤフリップフ
ロップ１２ａから構成される。前記第１相クロック発生
部１０の遅延手段１３は、前記第１相クロック信号発生
手段１２のＤフリップフロップ１２ａの出力信号Ｑとし
て発生した第１相クロック信号ＣＰＨ１を一定時間遅延
させるための多数の反転ゲート１３ａ−１３ｄから構成
される。前記第１相クロック発生部１０のクロック選択
手段１４は、前記遅延手段１３の出力信号をクロック信
号にし反転出力信号／Ｑが入力信号Ｄに帰還し、該出力
信号Ｑ及び反転出力信号／Ｑを各々第１及び第２クロッ
ク選択信号にトリガ信号発生手段１１の第１発生手段及
び第２発生手段に印加するためのＤフリップフロップ１
４ａから構成される。
【００１５】前記第２相クロック発生部２０は、前記分
周クロックＤＣＬＫを入力し分周クロック信号ＤＣＬＫ
の上昇エッジまたは前記分周クロックの反転した反転分
周クロック／ＤＣＬＫの上昇エッジでトリガ信号を発生
するトリガ信号発生手段２１と、前記トリガ信号発生手
段２１から発生したトリガ信号を入力し第２相クロック
信号ＣＰＨ２を出力する第２相クロック信号発生手段２
２と、前記第２相クロック信号発生手段２２の出力を所
定時間遅延させるための遅延手段２３と、前記遅延手段
２３の出力信号を入力し、前記トリガ信号発生手段２１
がトリガ信号を分周クロックＤＣＬＫの上昇エッジまた
は反転分周クロック／ＤＣＬＫの上昇エッジで発生する
ようにする第１及び第２クロック選択信号を発生するク
ロック選択手段２４とを備える。図３を参照すれば、前
記第２相クロック発生部２０の各構成要素は前記第１相
クロック発生部１０と類似である。ただし、クロック選
択手段２４のＤフリップフロップ２４ａの出力信号Ｑが
第２クロック選択信号にトリガ信号発生手段２１の第３
及び第４オアゲート２１ｅ、２１ｆの入力信号に印加さ
れ、反転出力信号／Ｑが第１クロック選択信号に第１及
び第２オアゲート２１ｂ、２１ｃの入力信号に印加され
る。
周クロックＤＣＬＫを入力し分周クロック信号ＤＣＬＫ
の上昇エッジまたは前記分周クロックの反転した反転分
周クロック／ＤＣＬＫの上昇エッジでトリガ信号を発生
するトリガ信号発生手段２１と、前記トリガ信号発生手
段２１から発生したトリガ信号を入力し第２相クロック
信号ＣＰＨ２を出力する第２相クロック信号発生手段２
２と、前記第２相クロック信号発生手段２２の出力を所
定時間遅延させるための遅延手段２３と、前記遅延手段
２３の出力信号を入力し、前記トリガ信号発生手段２１
がトリガ信号を分周クロックＤＣＬＫの上昇エッジまた
は反転分周クロック／ＤＣＬＫの上昇エッジで発生する
ようにする第１及び第２クロック選択信号を発生するク
ロック選択手段２４とを備える。図３を参照すれば、前
記第２相クロック発生部２０の各構成要素は前記第１相
クロック発生部１０と類似である。ただし、クロック選
択手段２４のＤフリップフロップ２４ａの出力信号Ｑが
第２クロック選択信号にトリガ信号発生手段２１の第３
及び第４オアゲート２１ｅ、２１ｆの入力信号に印加さ
れ、反転出力信号／Ｑが第１クロック選択信号に第１及
び第２オアゲート２１ｂ、２１ｃの入力信号に印加され
る。
【００１６】前記第３相クロック発生部３０は、前記分
周クロックＤＣＬＫを入力し分周クロックＤＣＬＫの上
昇エッジまたは前記分周クロックＤＣＬＫの反転した反
転分周クロック／ＤＣＬＫの上昇エッジでトリガ信号を
発生するトリガ信号発生手段３１と、前記トリガ信号発
生手段３１から発生したトリガ信号を入力し第３相クロ
ック信号ＣＰＨ３を出力する第３相クロック信号発生手
段３２と、前記第３相クロック信号発生手段３２の出力
を所定時間遅延させるための遅延手段３３と、前記遅延
手段３３の出力を入力し、トリガ信号発生手段３１がト
リガ信号を分周クロックＤＣＬＫの上昇エッジまたは反
転分周クロック／ＤＣＬＫの上昇エッジで発生するよう
にする第１及び第２クロック選択信号を発生するクロッ
ク選択手段３４とを備える。前記遅延手段３３に入力さ
れる第３相クロック信号発生手段３２の出力信号は前記
第３クロック信号ＣＰＨ３と反対位相を有する。
周クロックＤＣＬＫを入力し分周クロックＤＣＬＫの上
昇エッジまたは前記分周クロックＤＣＬＫの反転した反
転分周クロック／ＤＣＬＫの上昇エッジでトリガ信号を
発生するトリガ信号発生手段３１と、前記トリガ信号発
生手段３１から発生したトリガ信号を入力し第３相クロ
ック信号ＣＰＨ３を出力する第３相クロック信号発生手
段３２と、前記第３相クロック信号発生手段３２の出力
を所定時間遅延させるための遅延手段３３と、前記遅延
手段３３の出力を入力し、トリガ信号発生手段３１がト
リガ信号を分周クロックＤＣＬＫの上昇エッジまたは反
転分周クロック／ＤＣＬＫの上昇エッジで発生するよう
にする第１及び第２クロック選択信号を発生するクロッ
ク選択手段３４とを備える。前記遅延手段３３に入力さ
れる第３相クロック信号発生手段３２の出力信号は前記
第３クロック信号ＣＰＨ３と反対位相を有する。
【００１７】前記第３相クロック発生部３０の各構成要
素は前記第１相クロック発生部１０と類似である。前記
第３相クロック発生部３０の第３クロック発生手段は、
トリガ信号発生手段３１の第５オアゲート３１ｈの出力
がクロック信号ＣＫに印加され、それの出力Ｑがそれの
入力端子Ｄに印加されることと同時に遅延手段３３に印
加されるＤフリップフロップ３２ａから構成され、それ
の反転出力／Ｑを第３相クロック信号ＣＰＨ３に発生す
る。信号ＲＳＴはクロック選択手段１４、２４、３４の
Ｄフリップフロップ１４ａ、２４ａ、３４ａと第１相乃
至第３相クロック信号発生手段１２、２２、３２のＤフ
リップフロップ１２ａ、２２ａ、３２ａのリセット信号
である。
素は前記第１相クロック発生部１０と類似である。前記
第３相クロック発生部３０の第３クロック発生手段は、
トリガ信号発生手段３１の第５オアゲート３１ｈの出力
がクロック信号ＣＫに印加され、それの出力Ｑがそれの
入力端子Ｄに印加されることと同時に遅延手段３３に印
加されるＤフリップフロップ３２ａから構成され、それ
の反転出力／Ｑを第３相クロック信号ＣＰＨ３に発生す
る。信号ＲＳＴはクロック選択手段１４、２４、３４の
Ｄフリップフロップ１４ａ、２４ａ、３４ａと第１相乃
至第３相クロック信号発生手段１２、２２、３２のＤフ
リップフロップ１２ａ、２２ａ、３２ａのリセット信号
である。
【００１８】図３を参照すれば、前記サンプリングモー
ド選択部３００は、前記３相クロック信号発生部２００
から順次発生する第１相乃至第３相クロック信号ＣＰＨ
１−ＣＰＨ３を入力し、前記モード選択信号ＭＳＳによ
り第１相乃至第３相クロック信号ＣＰＨ１−ＣＰＨ３中
の一つを３相クロック信号ＣＰＨ１′−ＣＰＨ３′に同
時出力したり、または前記第１相乃至第３相クロック信
号ＣＰＨ１−ＣＰＨ３を３相クロック信号ＣＰＨ１′−
ＣＰＨ３′に順次出力するための第１相クロック出力部
４０乃至第３相クロック出力部６０を含む。
ド選択部３００は、前記３相クロック信号発生部２００
から順次発生する第１相乃至第３相クロック信号ＣＰＨ
１−ＣＰＨ３を入力し、前記モード選択信号ＭＳＳによ
り第１相乃至第３相クロック信号ＣＰＨ１−ＣＰＨ３中
の一つを３相クロック信号ＣＰＨ１′−ＣＰＨ３′に同
時出力したり、または前記第１相乃至第３相クロック信
号ＣＰＨ１−ＣＰＨ３を３相クロック信号ＣＰＨ１′−
ＣＰＨ３′に順次出力するための第１相クロック出力部
４０乃至第３相クロック出力部６０を含む。
【００１９】前記３相クロック出力部３００の第１相ク
ロック出力部４０は、各々モード選択信号ＭＳＳを反転
させ反転モード選択信号／ＭＳＳを発生するための反転
手段と、モード選択信号ＭＳＳにより順次モード用第１
相クロック信号ＣＰＨ１を選択するための順次モード選
択手段と、前記反転手段の反転モード選択信号／ＭＳＳ
により同時モード用第１相クロック信号ＣＰＨ１を選択
するための同時モード選択手段と、前記順次モード選択
手段の出力または同時モード選択手段の出力を入力し３
相クロック信号中の第１相クロック信号ＣＰＨ１′に出
力するための出力手段とからなる。
ロック出力部４０は、各々モード選択信号ＭＳＳを反転
させ反転モード選択信号／ＭＳＳを発生するための反転
手段と、モード選択信号ＭＳＳにより順次モード用第１
相クロック信号ＣＰＨ１を選択するための順次モード選
択手段と、前記反転手段の反転モード選択信号／ＭＳＳ
により同時モード用第１相クロック信号ＣＰＨ１を選択
するための同時モード選択手段と、前記順次モード選択
手段の出力または同時モード選択手段の出力を入力し３
相クロック信号中の第１相クロック信号ＣＰＨ１′に出
力するための出力手段とからなる。
【００２０】図４を参照すれば、前記第１相クロック出
力部４０の反転手段は、モード選択信号ＭＳＳを反転さ
せ反転モード選択信号／ＭＳＳを発生するための反転ゲ
ート４１ａから構成される。前記第１相クロック出力部
４０の順次モード選択手段は、前記モード選択信号ＭＳ
Ｓを入力信号にする第１オアゲート４１ｂと、前記３相
クロック発生部２００の第１相クロック発生部１０から
第１相クロック信号ＣＰＨ１と前記モード選択信号ＭＳ
Ｓを入力する第２オアゲート４１ｃと、前記第１及び第
２オアゲート４１ｂ、４１ｃの出力を入力し順次モード
用第１相クロック信号ＣＰＨ１を前記出力手段に提供す
る第１エクスクルーシブオアゲート４１ｄとから構成さ
れる。
力部４０の反転手段は、モード選択信号ＭＳＳを反転さ
せ反転モード選択信号／ＭＳＳを発生するための反転ゲ
ート４１ａから構成される。前記第１相クロック出力部
４０の順次モード選択手段は、前記モード選択信号ＭＳ
Ｓを入力信号にする第１オアゲート４１ｂと、前記３相
クロック発生部２００の第１相クロック発生部１０から
第１相クロック信号ＣＰＨ１と前記モード選択信号ＭＳ
Ｓを入力する第２オアゲート４１ｃと、前記第１及び第
２オアゲート４１ｂ、４１ｃの出力を入力し順次モード
用第１相クロック信号ＣＰＨ１を前記出力手段に提供す
る第１エクスクルーシブオアゲート４１ｄとから構成さ
れる。
【００２１】前記第１相クロック出力部４０の同時モー
ド選択手段は、前記反転ゲート４１ａから反転モード選
択信号／ＭＳＳを入力にする第３オアゲート４１ｅと、
前記反転モード選択信号／ＭＳＳと前記３相クロック発
生部２００の第１相クロック信号ＣＰＨ１を入力する第
４オアゲート４１ｆと、前記第３及び第４オアゲート４
１ｅ、４１ｆの出力を入力し同時モード用第１相クロッ
ク信号ＣＰＨ１を前記出力手段に提供する第２エクスク
ルーシブオアゲート４１ｇとから構成される。そして、
前記第１相クロック出力部４０の出力手段は、前記順次
モード選択手段の第１エクスクルーシブオアゲート４１
ｄの出力または前記同時モード選択手段の第２エクスク
ルーシブオアゲート４１ｇの出力を入力にし、３相クロ
ック信号中の第１相クロック信号ＣＰＨ１′に出力する
第５オアゲート４１ｈから構成される。
ド選択手段は、前記反転ゲート４１ａから反転モード選
択信号／ＭＳＳを入力にする第３オアゲート４１ｅと、
前記反転モード選択信号／ＭＳＳと前記３相クロック発
生部２００の第１相クロック信号ＣＰＨ１を入力する第
４オアゲート４１ｆと、前記第３及び第４オアゲート４
１ｅ、４１ｆの出力を入力し同時モード用第１相クロッ
ク信号ＣＰＨ１を前記出力手段に提供する第２エクスク
ルーシブオアゲート４１ｇとから構成される。そして、
前記第１相クロック出力部４０の出力手段は、前記順次
モード選択手段の第１エクスクルーシブオアゲート４１
ｄの出力または前記同時モード選択手段の第２エクスク
ルーシブオアゲート４１ｇの出力を入力にし、３相クロ
ック信号中の第１相クロック信号ＣＰＨ１′に出力する
第５オアゲート４１ｈから構成される。
【００２２】第２相クロック出力部５０は、各々モード
選択信号ＭＳＳを反転させ反転モード選択信号／ＭＳＳ
を発生するための反転手段と、モード選択信号ＭＳＳに
より順次モード用第２相クロック信号ＣＰＨ２を選択す
るための順次モード選択手段と、前記反転手段の反転モ
ード選択信号／ＭＳＳにより同時モード用第１相クロッ
ク信号ＣＰＨ１を選択するための同時モード選択手段
と、前記順次モード選択手段の出力または同時モード選
択手段の出力を入力し３相クロック信号中の第２相クロ
ック信号ＣＰＨ２′に出力するための出力手段とからな
る。
選択信号ＭＳＳを反転させ反転モード選択信号／ＭＳＳ
を発生するための反転手段と、モード選択信号ＭＳＳに
より順次モード用第２相クロック信号ＣＰＨ２を選択す
るための順次モード選択手段と、前記反転手段の反転モ
ード選択信号／ＭＳＳにより同時モード用第１相クロッ
ク信号ＣＰＨ１を選択するための同時モード選択手段
と、前記順次モード選択手段の出力または同時モード選
択手段の出力を入力し３相クロック信号中の第２相クロ
ック信号ＣＰＨ２′に出力するための出力手段とからな
る。
【００２３】第３相クロック出力部６０は、各々モード
選択信号ＭＳＳを反転させ反転モード選択信号／ＭＳＳ
を発生するための反転手段と、モード選択信号ＭＳＳに
より順次モード用第３相クロック信号ＣＰＨ３を選択す
るための順次モード選択手段と、前記反転手段の反転モ
ード選択信号／ＭＳＳにより同時モード用第１相クロッ
ク信号ＣＰＨ１を選択するための同時モード選択手段
と、前記順次モード選択手段の出力または同時モード選
択手段の出力を入力し３相クロック信号中の第３相クロ
ック信号ＣＰＨ３′に出力するための出力手段とからな
る。
選択信号ＭＳＳを反転させ反転モード選択信号／ＭＳＳ
を発生するための反転手段と、モード選択信号ＭＳＳに
より順次モード用第３相クロック信号ＣＰＨ３を選択す
るための順次モード選択手段と、前記反転手段の反転モ
ード選択信号／ＭＳＳにより同時モード用第１相クロッ
ク信号ＣＰＨ１を選択するための同時モード選択手段
と、前記順次モード選択手段の出力または同時モード選
択手段の出力を入力し３相クロック信号中の第３相クロ
ック信号ＣＰＨ３′に出力するための出力手段とからな
る。
【００２４】前記第２相及び第３相クロック出力部５０
と６０の構成も前記第１相クロック出力部４０と類似で
ある。ただし、第１相クロック出力部４０及び第２相ク
ロック出力部５０の第２オアゲート４１ｃと５１ｃの入
力で各々前記３相クロック発生部２００のＤフリップフ
ロップ１２ａ、２２ａの出力信号Ｑが印加されるに反し
て、第３相クロック出力部６０の第２オアゲート６１ｃ
の入力で前記３相クロック発生部２００のＤフリップフ
ロップ３２ａの反転出力信号／Ｑが印加される。
と６０の構成も前記第１相クロック出力部４０と類似で
ある。ただし、第１相クロック出力部４０及び第２相ク
ロック出力部５０の第２オアゲート４１ｃと５１ｃの入
力で各々前記３相クロック発生部２００のＤフリップフ
ロップ１２ａ、２２ａの出力信号Ｑが印加されるに反し
て、第３相クロック出力部６０の第２オアゲート６１ｃ
の入力で前記３相クロック発生部２００のＤフリップフ
ロップ３２ａの反転出力信号／Ｑが印加される。
【００２５】上述したような構成を有する本発明の３相
クロック発生回路の動作を図５の波形図を参照して説明
すれば次のとおりである。分周器１００は図５Ａのよう
なメーンクロックＭＣＬＫを入力して２分周する。分周
期１００から出力されるメーンクロックＭＣＬＫの２分
周された図５ＢのクロックＤＣＬＫが３相クロック発生
部２００に入力される。３相クロック発生部２００の第
１相クロック発生部１０は、第１クロック選択信号にク
ロック選択手段１４のＤフリップフロップ１４ａの出力
Ｑと分周クロックＤＣＬＫがオアゲート１１ｃの入力に
印加されるので、第１相クロック発生部１０は図５Ｄの
ように分周クロックＤＣＬＫの上昇エッジで第１相クロ
ック信号ＣＰＨ１を発生する。即ち、初期状態でＤフリ
ップフロップ１４ａの出力Ｑ及び反転出力／Ｑは、各々
ロー及びハイ状態になってトリガ信号発生手段１１の第
１乃至第４オアゲート１１ｂ、１１ｃ、１１ｅ、１１ｆ
に印加されるが、第３及び第４オアゲート１１ｅ、１１
ｆにはハイ状態のＤフリップフロップ１４ａの反転出力
／Ｑが印加されるので、反転分周クロック／ＤＣＬＫに
関係なくハイ状態の信号のみを出力する。
クロック発生回路の動作を図５の波形図を参照して説明
すれば次のとおりである。分周器１００は図５Ａのよう
なメーンクロックＭＣＬＫを入力して２分周する。分周
期１００から出力されるメーンクロックＭＣＬＫの２分
周された図５ＢのクロックＤＣＬＫが３相クロック発生
部２００に入力される。３相クロック発生部２００の第
１相クロック発生部１０は、第１クロック選択信号にク
ロック選択手段１４のＤフリップフロップ１４ａの出力
Ｑと分周クロックＤＣＬＫがオアゲート１１ｃの入力に
印加されるので、第１相クロック発生部１０は図５Ｄの
ように分周クロックＤＣＬＫの上昇エッジで第１相クロ
ック信号ＣＰＨ１を発生する。即ち、初期状態でＤフリ
ップフロップ１４ａの出力Ｑ及び反転出力／Ｑは、各々
ロー及びハイ状態になってトリガ信号発生手段１１の第
１乃至第４オアゲート１１ｂ、１１ｃ、１１ｅ、１１ｆ
に印加されるが、第３及び第４オアゲート１１ｅ、１１
ｆにはハイ状態のＤフリップフロップ１４ａの反転出力
／Ｑが印加されるので、反転分周クロック／ＤＣＬＫに
関係なくハイ状態の信号のみを出力する。
【００２６】ところが、第２オアゲート１１ｃにはロー
状態のＤフリップフロップ１４ａのロー状態の出力Ｑが
印加されるので、分周クロックＤＣＬＫにより該出力が
変わるようになる。従って、分周クロックＤＣＬＫの上
昇エッジでトリガ信号が第５オアゲート１１ｈを通じて
出力され、第１相クロック信号発生手段１２のＤフリッ
プフロップ１２ａのクロック信号に印加される。こうい
うことで、フリップフロップ１２ａは分周クロックＤＣ
ＬＫの上昇エッジで図５Ｄのような第１相クロック信号
ＣＰＨ１を出力するようになる。
状態のＤフリップフロップ１４ａのロー状態の出力Ｑが
印加されるので、分周クロックＤＣＬＫにより該出力が
変わるようになる。従って、分周クロックＤＣＬＫの上
昇エッジでトリガ信号が第５オアゲート１１ｈを通じて
出力され、第１相クロック信号発生手段１２のＤフリッ
プフロップ１２ａのクロック信号に印加される。こうい
うことで、フリップフロップ１２ａは分周クロックＤＣ
ＬＫの上昇エッジで図５Ｄのような第１相クロック信号
ＣＰＨ１を出力するようになる。
【００２７】一方、第２相クロック発生部２０は前記第
１相クロック発生部１０とは違い、クロック選択手段２
４のＤフリップフロップ２４ａの出力Ｑ及び反転出力／
Ｑが各々第２及び第１クロック選択信号に第３及び第４
オアゲート２１ｅ、２１ｆと第１及び第２オアゲート２
１ｂ、２１ｃに印加されるので、図５Ｃのようにインバ
ータ２１ａを通じて反転した反転分周クロック／ＤＣＬ
Ｋの上昇エッジで図５Ｅのような第２相クロック信号Ｃ
ＰＨ２を発生するようになる。そして、第３相クロック
発生部３０は前記第１相クロック発生部１０のように、
クロック選択手段３４のＤフリップフロップ３４ａの出
力Ｑ及び反転出力／Ｑが第１及び第２オアゲート３１
ｂ、３１ｃと第３及び第４オアゲート３１ｅ、３１ｆに
各々印加されるので、図５Ｂのような分周クロックＤＣ
ＬＫの上昇エッジで図５Ｆのような第３相クロック信号
ＣＰＨ３を発生するようになる。
１相クロック発生部１０とは違い、クロック選択手段２
４のＤフリップフロップ２４ａの出力Ｑ及び反転出力／
Ｑが各々第２及び第１クロック選択信号に第３及び第４
オアゲート２１ｅ、２１ｆと第１及び第２オアゲート２
１ｂ、２１ｃに印加されるので、図５Ｃのようにインバ
ータ２１ａを通じて反転した反転分周クロック／ＤＣＬ
Ｋの上昇エッジで図５Ｅのような第２相クロック信号Ｃ
ＰＨ２を発生するようになる。そして、第３相クロック
発生部３０は前記第１相クロック発生部１０のように、
クロック選択手段３４のＤフリップフロップ３４ａの出
力Ｑ及び反転出力／Ｑが第１及び第２オアゲート３１
ｂ、３１ｃと第３及び第４オアゲート３１ｅ、３１ｆに
各々印加されるので、図５Ｂのような分周クロックＤＣ
ＬＫの上昇エッジで図５Ｆのような第３相クロック信号
ＣＰＨ３を発生するようになる。
【００２８】本発明の３相クロック発生部２００は、第
１乃至第３相クロック発生部１０−３０を通じて各々分
周クロックＤＣＬＫの上昇エッジ、反転分周クロック／
ＤＣＬＫの上昇エッジ及びで分周クロックＤＣＬＫの上
昇エッジで、第１乃至第３相クロック信号ＣＰＨ１−Ｃ
ＰＨ３を順次発生した後、第１乃至第３相クロック発生
部１０−３０を通じて各々反転分周クロック／ＤＣＬＫ
の上昇エッジ、分周クロックＤＣＬＫの上昇エッジ及び
反転分周クロック／ＤＣＬＫの上昇エッジで順次第１乃
至第３相クロック信号ＣＰＨ１−ＣＰＨ３を発生する。
従って、３相クロック発生部２００は図５Ｄ乃至５Ｆに
示されたように、第１乃至第３相クロック信号ＣＰＨ１
−ＣＰＨ３を交代に分周クロックＤＣＬＫと反転分周ク
ロック／ＤＣＬＫの上昇エッジで発生する。
１乃至第３相クロック発生部１０−３０を通じて各々分
周クロックＤＣＬＫの上昇エッジ、反転分周クロック／
ＤＣＬＫの上昇エッジ及びで分周クロックＤＣＬＫの上
昇エッジで、第１乃至第３相クロック信号ＣＰＨ１−Ｃ
ＰＨ３を順次発生した後、第１乃至第３相クロック発生
部１０−３０を通じて各々反転分周クロック／ＤＣＬＫ
の上昇エッジ、分周クロックＤＣＬＫの上昇エッジ及び
反転分周クロック／ＤＣＬＫの上昇エッジで順次第１乃
至第３相クロック信号ＣＰＨ１−ＣＰＨ３を発生する。
従って、３相クロック発生部２００は図５Ｄ乃至５Ｆに
示されたように、第１乃至第３相クロック信号ＣＰＨ１
−ＣＰＨ３を交代に分周クロックＤＣＬＫと反転分周ク
ロック／ＤＣＬＫの上昇エッジで発生する。
【００２９】本発明の実施の形態では、初めに第１及び
第３相クロック発生部１０、３０は分周クロックＤＣＬ
Ｋの上昇エッジで第１及び第３相クロック信号ＣＰＨ
１、ＣＰＨ３を発生し、第２相クロック発生部２０は反
転分周クロック／ＤＣＬＫの上昇エッジで第２相クロッ
ク信号ＣＰＨ２を発生するようになっているが、クロッ
ク選択手段１４−３４の出力及び反転出力を上述したと
おりに変更し、トリガ信号発生手段１１−３１に印加す
ることで、第１相クロック信号ＣＰＨ１乃至第３相クロ
ック信号ＣＰＨ３が分周クロックＤＣＬＫの上昇エッジ
または反転分周クロック／ＤＣＬＫの上昇エッジでの出
力変更も可能である。
第３相クロック発生部１０、３０は分周クロックＤＣＬ
Ｋの上昇エッジで第１及び第３相クロック信号ＣＰＨ
１、ＣＰＨ３を発生し、第２相クロック発生部２０は反
転分周クロック／ＤＣＬＫの上昇エッジで第２相クロッ
ク信号ＣＰＨ２を発生するようになっているが、クロッ
ク選択手段１４−３４の出力及び反転出力を上述したと
おりに変更し、トリガ信号発生手段１１−３１に印加す
ることで、第１相クロック信号ＣＰＨ１乃至第３相クロ
ック信号ＣＰＨ３が分周クロックＤＣＬＫの上昇エッジ
または反転分周クロック／ＤＣＬＫの上昇エッジでの出
力変更も可能である。
【００３０】また、本発明の実施の形態で、第１相クロ
ック発生部１０の遅延手段１３は、第１相クロック発生
手段１２のＤフリップフロップ１２ａの出力Ｑが直接ク
ロック選択手段１４のＤフリップフロップ１４ａのクロ
ックＣＫに印加される場合に発生する誤動作を防止する
ため、Ｄフリップフロップ１２ａの出力を一定時間遅延
させた後Ｄフリップフロップ１４ａのクロック信号ＣＫ
に印加するためのものである。第２相クロック発生部２
０及び第３相クロック発生部３０の遅延手段２３、３３
も同じ機能を行う。
ック発生部１０の遅延手段１３は、第１相クロック発生
手段１２のＤフリップフロップ１２ａの出力Ｑが直接ク
ロック選択手段１４のＤフリップフロップ１４ａのクロ
ックＣＫに印加される場合に発生する誤動作を防止する
ため、Ｄフリップフロップ１２ａの出力を一定時間遅延
させた後Ｄフリップフロップ１４ａのクロック信号ＣＫ
に印加するためのものである。第２相クロック発生部２
０及び第３相クロック発生部３０の遅延手段２３、３３
も同じ機能を行う。
【００３１】３相クロック発生部２００の第１相クロッ
ク発生部１０乃至第３相クロック発生部３０から発生し
た図５Ｄ乃至図５Ｆのような第１相クロック信号ＣＰＨ
１乃至第３相クロック信号ＣＰＨ３は、モード選択信号
ＭＳＳによりサンプリングモード選択部３００を通じて
図５Ｇ乃至図５Ｉのように３相クロック信号ＣＰＨ１′
−ＣＰＨ３′に順次出力されたり(sequence mode) 、ま
たは第１相乃至第３相クロック信号ＣＰＨ１−ＣＰＨ３
中の一つ、例えば第１相クロック信号ＣＰＨ１が選択さ
れ図５Ｊ乃至図５Ｌのように３相クロック信号ＣＰＨ
１′−ＣＰＨ３′に同時に出力する(simultaneousness
mode) 。即ち、３相クロック出力部３００の第１相クロ
ック出力部４０乃至第３相クロック出力部６０におい
て、順次モード時にロー状態のモード選択信号ＭＳＳが
印加されれば、各同時モード選択手段のエクスクルーシ
ブオアゲート４１ｇ、５１ｇ、６１ｇの出力はロー状態
になる。一方、各順次モード選択手段のエクスクルーシ
ブオアゲート４１ｄ、５１ｄ、６１ｄは第１相クロック
信号ＣＨＰ１乃至第３相クロック信号ＣＨＰ３を出力す
るようになり、最終的に各オアゲート４１ｈ、５１ｈ、
６１ｈを通じて図５Ｇ−５Ｉのように順次３相クロック
信号ＣＰＨ１′−ＣＰＨ３′に出力するようになる。
ク発生部１０乃至第３相クロック発生部３０から発生し
た図５Ｄ乃至図５Ｆのような第１相クロック信号ＣＰＨ
１乃至第３相クロック信号ＣＰＨ３は、モード選択信号
ＭＳＳによりサンプリングモード選択部３００を通じて
図５Ｇ乃至図５Ｉのように３相クロック信号ＣＰＨ１′
−ＣＰＨ３′に順次出力されたり(sequence mode) 、ま
たは第１相乃至第３相クロック信号ＣＰＨ１−ＣＰＨ３
中の一つ、例えば第１相クロック信号ＣＰＨ１が選択さ
れ図５Ｊ乃至図５Ｌのように３相クロック信号ＣＰＨ
１′−ＣＰＨ３′に同時に出力する(simultaneousness
mode) 。即ち、３相クロック出力部３００の第１相クロ
ック出力部４０乃至第３相クロック出力部６０におい
て、順次モード時にロー状態のモード選択信号ＭＳＳが
印加されれば、各同時モード選択手段のエクスクルーシ
ブオアゲート４１ｇ、５１ｇ、６１ｇの出力はロー状態
になる。一方、各順次モード選択手段のエクスクルーシ
ブオアゲート４１ｄ、５１ｄ、６１ｄは第１相クロック
信号ＣＨＰ１乃至第３相クロック信号ＣＨＰ３を出力す
るようになり、最終的に各オアゲート４１ｈ、５１ｈ、
６１ｈを通じて図５Ｇ−５Ｉのように順次３相クロック
信号ＣＰＨ１′−ＣＰＨ３′に出力するようになる。
【００３２】これとは違い、同時モード時にハイ状態の
モード選択信号ＭＳＳが印加されれば、各順次モード選
択手段のエクスクルーシブオアゲート４１ｄ、５１ｄ、
６１ｄはロー状態の信号を出力するようになる。一方、
各同時モード選択手段のエクスクルーシブオアゲート４
１ｇ、５１ｇ、６１ｇは入力信号に印加される第１相ク
ロック信号ＣＰＨ１を出力するようになる。従って、オ
アゲート４１ｈ、５１ｈ、６１ｈを通じて図５Ｊ−５Ｌ
のように第１相クロック信号ＣＰＨ１を同時に３相クロ
ック信号ＣＰＨ１′−ＣＰＨ３′に出力するようにな
る。
モード選択信号ＭＳＳが印加されれば、各順次モード選
択手段のエクスクルーシブオアゲート４１ｄ、５１ｄ、
６１ｄはロー状態の信号を出力するようになる。一方、
各同時モード選択手段のエクスクルーシブオアゲート４
１ｇ、５１ｇ、６１ｇは入力信号に印加される第１相ク
ロック信号ＣＰＨ１を出力するようになる。従って、オ
アゲート４１ｈ、５１ｈ、６１ｈを通じて図５Ｊ−５Ｌ
のように第１相クロック信号ＣＰＨ１を同時に３相クロ
ック信号ＣＰＨ１′−ＣＰＨ３′に出力するようにな
る。
【００３３】本発明の実施の形態では、第１相クロック
出力部４０乃至第３相クロック出力部６０の同時モード
選択手段として第１相クロック信号ＣＰＨ１が印加さ
れ、同時モード時に第１相クロック信号ＣＰＨ１を第１
相クロック信号乃至第３相クロック信号ＣＰＨ１′−Ｃ
ＰＨ３′として同時に出力するように回路を構成した
が、同時モード時に第２相クロック信号ＣＰＨ２を第１
相クロック信号ＣＰＨ１′乃至第３相クロック信号ＣＰ
Ｈ３′として出力でき、また第３相クロック信号ＣＰＨ
３を第１相クロック信号ＣＰＨ１′乃至第３相クロック
信号ＣＰＨ３′として出力することもできる。
出力部４０乃至第３相クロック出力部６０の同時モード
選択手段として第１相クロック信号ＣＰＨ１が印加さ
れ、同時モード時に第１相クロック信号ＣＰＨ１を第１
相クロック信号乃至第３相クロック信号ＣＰＨ１′−Ｃ
ＰＨ３′として同時に出力するように回路を構成した
が、同時モード時に第２相クロック信号ＣＰＨ２を第１
相クロック信号ＣＰＨ１′乃至第３相クロック信号ＣＰ
Ｈ３′として出力でき、また第３相クロック信号ＣＰＨ
３を第１相クロック信号ＣＰＨ１′乃至第３相クロック
信号ＣＰＨ３′として出力することもできる。
【００３４】
【発明の効果】本発明の実施の形態による３相クロック
発生回路によると、従来はコントローラで直接３相クロ
ックを発生することでデータ出力モード変更時に３相ク
ロックをまた発生させるべき問題点があったが、本発明
では順次モードまたは同時モードに関係なく一つの分周
クロックだけで３相クロックが発生できる。また、モー
ド変更により分周クロックの波形や周期を変更する必要
がないので、システムを安定に構成できる。それに、ク
ロックを動起させる回路を構成すれば分周クロックをコ
ントローラから分離して使用できるので、クロックライ
ンを減少させノイズに対する影響も減少させるこうがで
きる。
発生回路によると、従来はコントローラで直接３相クロ
ックを発生することでデータ出力モード変更時に３相ク
ロックをまた発生させるべき問題点があったが、本発明
では順次モードまたは同時モードに関係なく一つの分周
クロックだけで３相クロックが発生できる。また、モー
ド変更により分周クロックの波形や周期を変更する必要
がないので、システムを安定に構成できる。それに、ク
ロックを動起させる回路を構成すれば分周クロックをコ
ントローラから分離して使用できるので、クロックライ
ンを減少させノイズに対する影響も減少させるこうがで
きる。
【図１】本発明の実施の形態によるＬＣＤドライバのデ
ータサンプリング用３相クロック発生回路において、３
相クロック発生部のブロック図である。
ータサンプリング用３相クロック発生回路において、３
相クロック発生部のブロック図である。
【図２】本発明の実施の形態によるＬＣＤドライバのデ
ータサンプリング用３相クロック発生回路において、サ
ンプリングモード選択部のブロック図である。
ータサンプリング用３相クロック発生回路において、サ
ンプリングモード選択部のブロック図である。
【図３】図１の３相クロック発生部の詳細回路図であ
る。
る。
【図４】図２のサンプリングモード選択部の詳細回路図
である。
である。
【図５】（Ａ）〜（Ｌ）は図３と図４の３相クロック発
生回路の動作波形図である。
生回路の動作波形図である。
１１、２１、３１ トリガ信号発生手段 １２、２２、３２、４２ 第１相乃至第３相クロック信
号発生手段 １３、２３、３３、４３ 遅延手段 １４、２４、３４、４４ クロック選択手段 ４０−６０ 第１相乃至第３相クロック出力部 １１ａ−６１ａ 反転ゲート １１ｂ−１１ｃ〜６１ｂ−６１ｃ、１１ｅ−１１ｆ〜６
１ｅ−６１ｆ、１１ｈ−６１ｈ オアゲート １１ｄ−６１ｄ、１１ｇ−６１ｇ エクスクルーシブオ
アゲート １２ａ、１４ａ、２２ａ、２４ａ、３２ａ、３４ａ、４
２ａ、４４ａ Ｄフリップフロップ １００ 分周器 ２００ ３相クロック発生部 ３００ サンプリングモード選択部
号発生手段 １３、２３、３３、４３ 遅延手段 １４、２４、３４、４４ クロック選択手段 ４０−６０ 第１相乃至第３相クロック出力部 １１ａ−６１ａ 反転ゲート １１ｂ−１１ｃ〜６１ｂ−６１ｃ、１１ｅ−１１ｆ〜６
１ｅ−６１ｆ、１１ｈ−６１ｈ オアゲート １１ｄ−６１ｄ、１１ｇ−６１ｇ エクスクルーシブオ
アゲート １２ａ、１４ａ、２２ａ、２４ａ、３２ａ、３４ａ、４
２ａ、４４ａ Ｄフリップフロップ １００ 分周器 ２００ ３相クロック発生部 ３００ サンプリングモード選択部
Claims (25)
- 【請求項１】 外部のメーンクロック信号を入力し３相
クロック信号を発生するＬＣＤドライバ用クロック発生
回路において、前記メーンクロック信号を２分周し分周
クロック信号を出力する分周器と、前記分周器から分周
クロック信号を入力し第１相乃至第３相クロック信号を
順次発生するための３相クロック発生部と、前記第１相
乃至第３相クロック信号を入力しモード選択信号によ
り、第１相乃至第３相クロック信号中の一つを前記３相
クロック信号に同時に出力したり、または第１相乃至第
３相クロック信号を３相クロック信号に順次出力するた
めのサンプリングモード選択部とを含むことを特徴とす
るＬＣＤドライバ用クロック発生回路。 - 【請求項２】 ３相クロック発生部は、前記分周クロッ
ク信号により順次第１相クロック信号、第２相クロック
信号及び、第３相クロック信号を各々発生する第１乃至
第３相クロック発生部を含むことを特徴とする請求項１
記載のＬＣＤドライバ用クロック発生回路。 - 【請求項３】 前記第１相クロック発生部乃至第３相ク
ロック発生部は、前記分周クロック信号を入力し分周ク
ロック信号の上昇エッジまたは、前記分周クロック信号
の反転した反転分周クロックの上昇エッジでトリガ信号
を発生するトリガ信号発生手段と、前記トリガ信号発生
手段から発生したトリガ信号を入力し第１相、第２相、
または第３相クロック信号を発生するクロック信号発生
手段と、前記クロック信号発生手段の出力を所定時間遅
延させるための遅延手段と、前記遅延手段の出力信号を
入力し第１及び第２クロック選択信号を発生し、前記第
１及び第２クロック選択信号により前記トリガ信号発生
手段がトリガ信号を前記分周クロックの上昇エッジまた
は反転分周クロックの上昇エッジで発生するようにする
クロック選択手段とを備えることを特徴とする請求項２
記載のＬＣＤドライバ用クロック発生回路。 - 【請求項４】 前記第１相クロック発生部乃至第３相ク
ロック発生部のトリガ信号発生手段は、前記分周クロッ
クを反転させ反転分周クロックを発生するための反転手
段と、前記クロック選択手段の第１クロック選択信号に
より前記分周クロックの上昇エッジでトリガ信号を発生
する第１発生手段と、前記クロック選択手段の第２クロ
ック選択信号により前記反転分周クロックの上昇エッジ
でトリガ信号を発生する第２発生手段と、前記第１発生
手段または第２発生手段を通じて発生するトリガ信号を
クロック発生手段に出力するための出力手段とからなる
ことを特徴とする請求項３記載のＬＣＤドライバ用クロ
ック発生回路。 - 【請求項５】 前記各トリガ信号発生手段の反転手段
は、前記分周クロックを反転させ反転分周クロックを第
２発生手段に提供するための反転ゲートから構成される
ことを特徴とする請求項４記載のＬＣＤドライバ用クロ
ック発生回路。 - 【請求項６】 前記第１相クロック発生部のトリガ信号
発生手段の第１発生手段は、前記クロック選択手段の第
１クロック選択信号を入力にする第１オアゲートと、前
記クロック選択手段の第１クロック選択信号と前記分周
クロックを入力する第２オアゲートと、前記第１及び第
２オアゲートの出力を入力し前記分周クロックの上昇エ
ッジでトリガ信号を前記出力手段に発生する第１エクス
クルーシブオアゲートとから構成されることを特徴とす
る請求項４記載のＬＣＤドライバ用クロック発生回路。 - 【請求項７】 前記第１相クロック発生部のトリガ信号
発生手段の第２発生手段は、前記クロック選択手段の第
２クロック選択信号を入力にする第３オアゲートと、前
記クロック選択手段の第２クロック選択信号と前記反転
分周クロックを入力する第４オアゲートと、前記第３及
び第４オアゲートの出力を入力し前記反転分周クロック
の上昇エッジでトリガ信号を前記出力手段に発生する第
２エクスクルーシブオアゲートとから構成されることを
特徴とする請求項６記載のＬＣＤドライバ用クロック発
生回路。 - 【請求項８】 前記各トリガ信号発生手段の出力手段
は、前記第１発生手段の出力と前記第２発生手段の第１
及び第２エクスクルーシブオアゲートの出力を二つの入
力にし、前記分周クロックの上昇エッジまたは反転分周
クロックの上昇エッジで発生したトリガ信号を前記クロ
ック発生手段に出力する第５オアゲートから構成される
ことを特徴とする請求項７記載のＬＣＤドライバ用クロ
ック発生回路。 - 【請求項９】 前記第１相クロック発生部及び第２相ク
ロック発生部のクロック信号発生手段は、各々前記トリ
ガ信号発生手段の出力信号をクロック信号にし、それの
反転出力信号を入力信号にし、それの出力信号を第１相
クロック信号に前記サンプリングモード選択部と遅延手
段に出力するＤフリップフロップから構成されることを
特徴とする請求項３記載のＬＣＤドライバ用クロック発
生回路。 - 【請求項１０】 前記第１相クロック発生部及び第２相
クロック発生部の遅延手段は、前記クロック信号発生手
段の出力信号を一定時間遅延させるための多数の反転ゲ
ートから構成されることを特徴とする請求項９記載のＬ
ＣＤドライバ用クロック発生回路。 - 【請求項１１】 前記第３相クロック発生部のクロック
発生手段は、各々前記トリガ信号発生手段の出力信号を
クロック信号にし、それの反転出力信号をそれの入力信
号に帰還し、第３相クロック信号に前記サンプリングモ
ード選択部に出力し、それの出力を前記遅延手段に出力
するＤフリップフロップから構成されることを特徴とす
る請求項３記載のＬＣＤドライバ用クロック発生回路。 - 【請求項１２】 前記第３相クロック発生部の遅延手段
は、前記クロック発生手段の前記Ｄフリップフロップの
出力信号を一定時間遅延させ、前記クロック選択手段に
提供するための多数の反転ゲートから構成されることを
特徴とする請求項１１記載のＬＣＤドライバ用クロック
発生回路。 - 【請求項１３】 前記第１相クロック発生部乃至第３相
クロック発生部のクロック選択手段は、各々前記遅延手
段の出力信号をクロック信号にし、それの反転出力信号
が入力信号に帰還し、該出力信号及び反転出力信号を第
１及び第２クロック選択信号に前記トリガ信号発生手段
に印加するためのＤフリップフロップから構成されるこ
とを特徴とする請求項３記載のＬＣＤドライバ用クロッ
ク発生回路。 - 【請求項１４】 前記第２相クロック発生部のトリガ信
号発生手段の第１発生手段は、前記クロック選択手段の
第２クロック選択信号を入力にする第１オアゲートと、
前記クロック選択手段の第２クロック選択信号と前記分
周クロックを入力する第２オアゲートと、前記第１及び
第２オアゲートの出力を入力し前記分周クロックの上昇
エッジで発生するトリガ信号を出力する第１エクスクル
ーシブオアゲートとから構成されることを特徴とする請
求項４記載のＬＣＤドライバ用クロック発生回路。 - 【請求項１５】 前記第２相クロック発生部のトリガ信
号発生手段の第２発生手段は、前記第２クロック選択手
段の第１クロック選択信号を入力にする第３オアゲート
と、前記第２クロック選択手段の第１クロック選択信号
と前記反転分周クロックを入力する第４オアゲートと、
前記第３及び第４オアゲートの出力を入力し前記反転分
周クロックの上昇エッジで発生するトリガ信号を前記出
力手段に出力する第２エクスクルーシブオアゲートとか
ら構成されることを特徴とする請求項１４記載のＬＣＤ
ドライバ用クロック発生回路。 - 【請求項１６】 前記第２相クロック発生部のトリガ信
号発生手段の出力手段は、前記第１発生手段の出力と前
記第２発生手段の出力を二つの入力にし、前記分周クロ
ックの上昇エッジまたは反転分周クロックの上昇エッジ
で発生したトリガ信号をクロック発生手段に出力する第
５オアゲートから構成されることを特徴とする請求項１
５記載のＬＣＤドライバ用クロック発生回路。 - 【請求項１７】 前記第３相クロック発生部のトリガ信
号発生手段の第１発生手段は、前記クロック選択手段の
第１クロック選択信号を入力にする第１オアゲートと、
前記クロック選択手段の第１クロック選択信号と前記分
周クロックを入力する第２オアゲートと、前記第１及び
第２オアゲートの出力を入力し前記分周クロックの上昇
エッジで発生するトリガ信号を前記出力手段に出力する
第１エクスクルーシブオアゲートとから構成されること
を特徴とする請求項４記載のＬＣＤドライバ用クロック
発生回路。 - 【請求項１８】 前記第３相クロック発生部のトリガ信
号発生手段の第２発生手段は、前記クロック選択手段の
第２クロック選択信号を入力にする第３オアゲートと、
前記クロック選択手段の第２クロック選択信号と前記反
転分周クロックを入力する第４オアゲートと、前記第３
及び第４オアゲートの出力を入力し前記反転分周クロッ
クの上昇エッジで発生するトリガ信号を前記出力手段に
出力する第２エクスクルーシブオアゲートとから構成さ
れることを特徴とする請求項１７記載のＬＣＤドライバ
用クロック発生回路。 - 【請求項１９】 前記第３相クロック発生部のトリガ信
号発生手段の出力手段は、前記第１発生手段の出力と前
記第２発生手段の出力を二つの入力にし、前記分周クロ
ックの上昇エッジまたは反転分周クロックの上昇エッジ
で発生したトリガ信号をクロック信号発生手段に出力す
る第５オアゲートから構成されることを特徴とする請求
項１８記載のＬＣＤドライバ用クロック発生回路。 - 【請求項２０】 前記サンプリングモード選択部は、前
記３相クロック発生部から第１相乃至第３相クロック信
号を各々入力し、前記モード選択信号により第１相乃至
第３相クロック信号中の一つを３相クロック信号に同時
出力したり、または前記第１相乃至第３相クロック信号
を３相クロック信号に各々順次出力するための第１相ク
ロック出力部乃至第３相クロック出力部を含むことを特
徴とする請求項１記載のＬＣＤドライバ用クロック発生
回路。 - 【請求項２１】 前記サンプリングモード選択部の第１
相クロック出力部乃至第３相クロック出力部は、前記モ
ード選択信号を反転させ反転モード選択信号を提供する
ための反転手段と、前記モード選択信号により第１相ク
ロック信号乃至第３相クロック信号を順次選択するため
の順次モード選択手段と、前記反転手段の反転モード選
択信号により第１相クロック信号乃至第３相クロック信
号中の一つを同時に選択するための同時モード選択手段
と、前記順次モード選択手段の出力または同時モード選
択手段の出力を前記３相クロック信号に出力するための
出力手段とからなることを特徴とする請求項２０記載の
ＬＣＤドライバ用クロック発生回路。 - 【請求項２２】 前記反転手段はモード選択信号を入力
し反転させ、反転モード選択信号を同時モード選択手段
に提供するための反転ゲートから構成されることを特徴
とする請求項２１記載のＬＣＤドライバ用クロック発生
回路。 - 【請求項２３】 前記第１相クロック出力部乃至第３相
クロック出力部の順次モード選択手段は、前記モード選
択信号を入力信号にする第１オアゲートと、前記３相ク
ロック発生部から第１相乃至第３相クロック信号と前記
モード選択信号を入力する第２オアゲートと、前記第１
及び第２オアゲートの出力を入力し第１相乃至第３相ク
ロック信号を順次選択する第１エクスクルーシブオアゲ
ートとから構成されることを特徴とする請求項２１記載
のＬＣＤドライバ用クロック発生回路。 - 【請求項２４】 前記第１乃至第３相クロック出力部の
同時モード選択手段は、前記反転ゲートの反転モード選
択信号を入力にする第３オアゲートと、前記反転モード
選択信号と前記３相クロック発生部の一つのクロック信
号を入力する第４オアゲートと、前記第３及び第４オア
ゲートの出力を入力し前記一つのクロック信号を前記３
相クロック信号と同時に選択する第２エクスクルーシブ
オアゲートとから構成されることを特徴とする請求項２
２記載のＬＣＤドライバ用クロック発生回路。 - 【請求項２５】 前記第１相クロック出力部乃至第３相
クロック出力部の出力手段は、各々前記順次モード選択
手段の出力または前記同時モード選択手段の出力を入力
にし、前記３相クロック信号に出力する第５オアゲート
から構成されることを特徴とする請求項２３記載のＬＣ
Ｄドライバ用クロック発生回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970004539A KR100240278B1 (ko) | 1997-02-14 | 1997-02-14 | 엘시디 드라이버용 클럭발생회로 |
| KR1997-P-4539 | 1997-02-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1173236A true JPH1173236A (ja) | 1999-03-16 |
| JP3435414B2 JP3435414B2 (ja) | 2003-08-11 |
Family
ID=19497089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05021398A Expired - Lifetime JP3435414B2 (ja) | 1997-02-14 | 1998-02-16 | Ｌｃｄドライバ用クロック発生回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6097234A (ja) |
| JP (1) | JP3435414B2 (ja) |
| KR (1) | KR100240278B1 (ja) |
| DE (1) | DE19806014A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3573661B2 (ja) * | 1999-06-24 | 2004-10-06 | Ｎｅｃエレクトロニクス株式会社 | クロック信号制御方法及び回路とこれを用いたデータ伝送装置 |
| JP2002202760A (ja) * | 2000-12-27 | 2002-07-19 | Nec Corp | 液晶表示装置の駆動方法及び駆動回路 |
| KR100829778B1 (ko) * | 2007-03-14 | 2008-05-16 | 삼성전자주식회사 | 드라이버, 이를 포함하는 디스플레이 장치 및 데이터가동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법 |
| US8837639B2 (en) * | 2010-06-18 | 2014-09-16 | Ati Technologies Ulc | Parallel synchronizing cell with improved mean time between failures |
| CN115037430B (zh) * | 2022-02-15 | 2024-04-05 | 北京时代民芯科技有限公司 | 一种i、q路dac同步设计方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2055777A1 (ja) * | 1969-08-14 | 1971-04-30 | Anvar | |
| US5610627A (en) * | 1990-08-10 | 1997-03-11 | Sharp Kabushiki Kaisha | Clocking method and apparatus for display device with calculation operation |
| JPH06167946A (ja) * | 1992-11-30 | 1994-06-14 | Pentel Kk | カラ−液晶表示装置 |
| US5371417A (en) * | 1993-07-02 | 1994-12-06 | Tandem Computers Incorporated | Multiple frequency output clock generator system |
| JP2827867B2 (ja) * | 1993-12-27 | 1998-11-25 | 日本電気株式会社 | マトリックス表示装置のデータドライバ |
| US5652536A (en) * | 1995-09-25 | 1997-07-29 | Cirrus Logic, Inc. | Non-glitch clock switching circuit |
-
1997
- 1997-02-14 KR KR1019970004539A patent/KR100240278B1/ko active IP Right Grant
-
1998
- 1998-02-12 US US09/024,369 patent/US6097234A/en not_active Expired - Lifetime
- 1998-02-13 DE DE19806014A patent/DE19806014A1/de not_active Withdrawn
- 1998-02-16 JP JP05021398A patent/JP3435414B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3435414B2 (ja) | 2003-08-11 |
| KR100240278B1 (ko) | 2000-01-15 |
| US6097234A (en) | 2000-08-01 |
| KR19980068104A (ko) | 1998-10-15 |
| DE19806014A1 (de) | 1998-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5261081A (en) | Sequence control apparatus for producing output signals in synchronous with a consistent delay from rising or falling edge of clock input signal | |
| JP3636506B2 (ja) | 半導体試験装置 | |
| JPH08139577A (ja) | 可変遅延回路 | |
| US6049236A (en) | Divide-by-one or divide-by-two qualified clock driver with glitch-free transitions between operating frequencies | |
| US5903745A (en) | Timing generator for plural reference clocks | |
| JPH1173236A (ja) | Ｌｃｄドライバ用クロック発生回路 | |
| US6329861B1 (en) | Clock generator circuit | |
| US6040723A (en) | Interface circuit with high speed data transmission | |
| JPH05100766A (ja) | クロツクジエネレータ | |
| JP2737903B2 (ja) | クロック切替方式 | |
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| JP3502450B2 (ja) | パターン発生器 | |
| JPH11125803A (ja) | 液晶表示装置のサンプリングクロック信号発生回路 | |
| KR100366793B1 (ko) | 쉬프트 레지스터를 이용한 펄스열 생성장치 | |
| JP2754005B2 (ja) | 多相パルス発生回路 | |
| JP2592522B2 (ja) | Ｐｎ符号の位相変調回路 | |
| KR100213584B1 (ko) | 펄스 신호열의 체배 회로 및 체배화 방법 | |
| JP2841360B2 (ja) | タイミング・ジエネレータ | |
| KR100234048B1 (ko) | 분주회로 | |
| JP3132583B2 (ja) | 位相検出回路 | |
| JPH03204251A (ja) | クロック同期回路 | |
| JPS63254823A (ja) | Ｄ形フリップフロップを使用した分周回路 | |
| JPS605622A (ja) | クロツク信号発生装置 | |
| JPH05218999A (ja) | 列変換回路 | |
| JPH1028049A (ja) | 分周回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 5 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |