JPH11340414A - マイクロ波集積回路マルチチップモジュール、マイクロ波集積回路マルチチップモジュールの実装構造 - Google Patents

マイクロ波集積回路マルチチップモジュール、マイクロ波集積回路マルチチップモジュールの実装構造

Info

Publication number
JPH11340414A
JPH11340414A JP10147745A JP14774598A JPH11340414A JP H11340414 A JPH11340414 A JP H11340414A JP 10147745 A JP10147745 A JP 10147745A JP 14774598 A JP14774598 A JP 14774598A JP H11340414 A JPH11340414 A JP H11340414A
Authority
JP
Japan
Prior art keywords
microwave integrated
integrated circuit
chip module
package substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10147745A
Other languages
English (en)
Other versions
JP3129288B2 (ja
Inventor
Tomoya Kaneko
友哉 金子
Kenzo Wada
賢三 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10147745A priority Critical patent/JP3129288B2/ja
Priority to US09/320,328 priority patent/US6476463B1/en
Priority to CA002273125A priority patent/CA2273125C/en
Priority to EP99250169.2A priority patent/EP0961322B9/en
Priority to EP15151436.1A priority patent/EP2884533A3/en
Publication of JPH11340414A publication Critical patent/JPH11340414A/ja
Application granted granted Critical
Publication of JP3129288B2 publication Critical patent/JP3129288B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Non-Reversible Transmitting Devices (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】 遮蔽部材の接合工程を簡素化させる。遮蔽部
材の接合部における気密封止歩留まりを向上させる。 【解決手段】 パッケージ基板３には、表面に設けられ
た高周波回路層８と、その下方に設けられた接地層１０
ｂと、各導体層８，１０ｂの間に挟まれた誘電性セラミ
ックとにより高周波伝送路が設けられ、複数のＭＭＩＣ
１４が搭載されている。さらに、パッケージ基板３の表
面には、高周波伝送路および各ＭＭＩＣ１４を互いに電
磁気的に遮蔽する遮蔽部材であるＬＩＤ１８が接合され
ている。ＬＩＤ１８には、高周波伝送路および各ＭＭＩ
Ｃ１４に対向する部分に凹部１８ａがそれぞれ形成さ
れ、さらに各凹部１８ａ同士を仕切る遮蔽隔壁１８ｂが
設けられている。パッケージ基板３の表面とＬＩＤ１８
の外周部との間は、耐湿性樹脂（不図示）等によって気
密封止される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マイクロ波帯から
ミリ波帯にわたる電磁波が利用される複数のマイクロ波
・ミリ波集積回路（以下、「ＭＩＣ」という。）がパッ
ケージとしての基板に搭載されてなるマルチチップモジ
ュールに関する。
【０００２】
【従来の技術】従来、複数のＭＩＣが搭載されたマルチ
チップモジュールにおいて、マイクロ波・ミリ波送受信
回路は、増幅器や発振器などの単一回路、または逓倍器
と増幅器とが一体化された複合回路、ミキサと増幅器と
が一体化された複合回路、送信部または受信部が一体化
された複合回路等が、金属導波管回路や立体回路にて互
いに接続されることによって構成されていた。
【０００３】特に、誘電体基板にガラスセラミクス等の
低温同時焼成基板が用いられたマルチチップモジュール
の場合には、その基板の熱伝導率は３Ｗ／ｍ・Ｋと低
い。そのため、放熱用のバイアホール(Via Hole)を設け
て放熱を促進する構造のマルチチップモジュールが、
「Glass-Ceramic Multichip Module for Satellite Mic
rowave Communication System」と題する論文（K.Ikuin
a et.al.,Proc.ICEMCM'95,1995,p483〜488）に提案され
ている。
【０００４】しかし、上記の論文に提案されたマルチチ
ップモジュールであっても、その熱伝導率は高々数Ｗ／
ｍ・Ｋであり、放熱効率を大幅に向上させることはでき
なかった。そこで、放熱効率を向上させる手段として、
半導体チップからの熱拡散を図るために金属を張り付け
または埋め込む構造が考えられている。
【０００５】さらに、上記の論文には、高周波回路や機
能素子同士を互いに遮蔽する遮蔽部材としての蓋（以
下、「ＬＩＤ」という。）を、発振器、ミキサ、増幅
器、送受信用器等のモノリシックＭＩＣからなる各機能
素子毎にパッケージ基板上に接合することにより、各機
能素子の電磁気的遮蔽と気密封止とを図る構造のマルチ
チップモジュールが提案されている。
【０００６】また、従来から、マルチチップモジュール
のセラミックパッケージを実装基板であるプリント回路
基板に接続する際には、セラミックパッケージに設けら
れた電極パッドに半田ボールを形成し、その半田ボール
を介してセラミックパッケージをプリント回路基板に接
続するＢＧＡ（Ball Grid Array）接続や、セラミック
パッケージに設けられたＬＣＣ（Leadless Chip Carrie
r）電極をプリント回路基板に半田付けすることによっ
てセラミックパッケージをプリント回路基板に実装する
手段が用いられていた。
【０００７】
【発明が解決しようとする課題】しかしながら、マイク
ロ波・ミリ波送受信回路が、金属導波管回路や立体回路
によって単一回路や複合回路等が互いに接続されること
によって構成されているマルチチップモジュールでは、
金属導波管は複雑な形状を有し、かつ導波管形成にビス
止めや溶接などの工程を要するため、マルチチップモジ
ュールの低コスト化を図る際の妨げとなっていた。
【０００８】また、半導体チップからの熱拡散を図るた
めに金属を張り付けた構造または埋め込んだ構造のマル
チチップモジュールでは、金属が、その加工精度の限界
から最低でも０．２ｍｍ〜０．５ｍｍの厚みを有するた
めに、高周波的接地面の不連続を生じて、高周波特性の
劣化を生じてしまう。
【０００９】さらに、ＬＩＤを各機能素子毎に接合する
ことによって各機能素子同士の電磁気的遮蔽と気密封止
とを図る構造のマルチチップモジュールでは、パッケー
ジ基板に対して複数のＬＩＤを接合し、さらに気密封止
を行う必要がある。しかし、この接合工程における気密
封止の歩留まり値は、１つのＬＩＤにおける気密封止の
歩留まり値をパッケージ基板に搭載されるＬＩＤの数だ
け繰り返して積算した値となるため、非常に低下してし
まう。また、完成後のマルチチップモジュールに対する
リーク試験の結果、いずれかのＬＩＤの接合部において
封止不良が検出された場合であっても、上記構造のマル
チチップモジュールは複数のＬＩＤを有しているため、
どのＬＩＤの接合部の封止が不良であるかを判別するこ
とが困難であった。
【００１０】また、従来のように、マルチチップモジュ
ールのセラミックパッケージを半田付けによってプリン
ト回路基板に接続する構成では、例えば窒化アルミから
なるセラミック基板は、線膨張係数が３．５〜４．５ｐ
ｐｍ／℃と小さいため、線膨張係数が１３〜１６ｐｐｍ
／℃である半田（例えば、三菱ガス化学社製のＦＲ−
４）を用いて接続を行った場合には、鹿沼陽次編著の
「信頼性加速試験の効率的な進め方とその実際、p161〜
165」に記載されているように、使用環境の温度変化に
よりハンダ接合部分に亀裂を生じる問題があるため、２
０ｍｍ角を超えるようなサイズの大きいパッケージを実
現することができなかった。
【００１１】そこで本発明は、遮蔽部材の接合工程を簡
素化することができ、さらに遮蔽部材の接合部における
気密封止歩留まりを向上させることができるマイクロ波
集積回路マルチチップモジュールを提供することを目的
とする。
【００１２】また、本発明は、マイクロ波集積回路マル
チチップモジュールが発熱によって膨張した場合であっ
ても、実装基板との接続部が容易に破断しないマイクロ
波集積回路マルチチップモジュールの実装構造を提供す
ることを目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、本発明のマイクロ波集積回路マルチチップモジュー
ルは、表面に高周波伝送路が設けられたパッケージ基板
に複数のマイクロ波集積回路が搭載され、さらに前記パ
ッケージ基板の表面に前記高周波伝送路および前記各マ
イクロ波集積回路を互いに電磁気的に遮蔽する遮蔽部材
が接合されてなるマイクロ波集積回路マルチチップモジ
ュールであって、前記遮蔽部材は、前記高周波伝送路お
よび前記各マイクロ波集積回路に対向する部分にそれぞ
れ形成された凹部と、該各凹部同士を仕切る遮蔽隔壁部
とを有することを特徴とする。
【００１４】これにより、マイクロ波集積回路マルチチ
ップモジュールの高周波伝送路および各マイクロ波集積
回路が１つの遮蔽部材によって電磁気的に遮蔽されるの
で、パッケージ基板に対する遮蔽部材の接合工程が一度
で完了するため、遮蔽部材の接合工程が簡素化される。
【００１５】さらに、前記パッケージ基板の表面と前記
遮蔽部材の外周部との間は、耐湿性樹脂もしくはロウ材
からなるフィレットによって気密封止される構成とする
ことにより、複数の遮蔽部材が接合される従来技術に比
べて、気密封止の歩留まりが向上する。また、前記パッ
ケージ基板には、前記高周波伝送路に入力される電磁波
あるいは前記高周波伝送路から出力される電磁波が導波
される導波管部が備えられている構成としてもよい。
【００１６】さらに、前記導波管部は、複数のバイアホ
ールが前記パッケージ基板の内部に互いに所定の間隔を
おいて管状に配置されることにより構成されていてもよ
い。
【００１７】また、本発明のマイクロ波集積回路マルチ
チップモジュールの実装構造は、上記本発明のマイクロ
波集積回路マルチチップモジュールと、前記マイクロ波
集積回路マルチチップモジュールが実装される実装基板
とを有するマイクロ波集積回路マルチチップモジュール
の実装構造であって、前記マイクロ波集積回路マルチチ
ップモジュールのパッケージ基板の側面には前記マイク
ロ波集積回路に接続された外部接続電極が設けられ、前
記実装基板には、前記マイクロ波集積回路マルチチップ
モジュールが搭載されるソケット部材であって、前記マ
イクロ波集積回路マルチチップモジュールの外部接続電
極が接続される可撓性のコネクタ端子が設けられたソケ
ット部材が備えられていることを特徴とする。
【００１８】これにより、マイクロ波集積回路マルチチ
ップモジュールがマイクロ波集積回路の発熱等によって
膨張した場合でも、コネクタ電極がたわみ変形すること
によってその膨張量が吸収されるため、外部接続電極と
コネクタ電極との接続が維持され、マイクロ波集積回路
マルチチップモジュールと実装基板との接続信頼性が向
上する。
【００１９】さらに、前記実装基板および前記ソケット
部材のうち、前記ソケット部材に前記マイクロ波集積回
路マルチチップモジュールが搭載されたときに該マイク
ロ波集積回路マルチチップモジュールに対向する部分の
少なくとも一部には、前記マイクロ波集積回路マルチチ
ップモジュールの実装構造が取り付けられる支持部材に
形成された凸部が通される開口部が設けられている構成
とすることにより、マイクロ波集積回路等で発生した熱
を、パッケージ基板および支持部材の凸部を介して支持
部材へ伝導させて、実装構造の外部に放熱させることが
可能となる。
【００２０】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。
【００２１】図１は、本発明のマイクロ波集積回路マル
チチップモジュールの一実施形態を、そのＬＣＣパッケ
ージとＬＩＤとを分離した状態で示す断面図である。
【００２２】図１に示すように、本実施形態のマイクロ
波集積回路マルチチップモジュール１（以下、「マルチ
チップモジュール１」という。）のＬＣＣパッケージ２
は、窒化アルミ等の誘電性を有する高温同時焼成セラミ
ック（High Temperature Co-fired Ceramic）によって
形成されたパッケージ基板３に、複数のモノリシックマ
イクロ波集積回路１４（以下、「ＭＭＩＣ１４」とい
う。）等が搭載されることにより構成されている。な
お、本実施形態のマルチチップモジュール１は、マイク
ロ波のみならず、マイクロ波帯からミリ波帯に亘る電磁
波が利用されるものである。
【００２３】ＬＣＣパッケージ２のパッケージ基板３に
は、裏面側が開口された非貫通型の角形キャビティ４が
形成されている。さらに、パッケージ基板３の表面のう
ち、前記の角形キャビティ４が形成されている箇所の上
方の部分には、マイクロストリップアンテナ５が設けら
れている。
【００２４】パッケージ基板３には、複数の貫通バイア
ホール６が角形キャビティ４の周囲を取り囲むように管
状に設けられ、これにより導波管部７が構成されてい
る。導波管部７の縦横寸法は、導波管部７に連結される
導波管の縦横寸法と同じ寸法に設けられている。導波管
部７を構成する各貫通バイアホール６は、パッケージ基
板３の誘電性セラミックの中に埋封されて保持されてお
り、角形キャビティ４の縦横寸法は、前記の導波管の縦
横寸法よりも、それぞれ０．３〜１．０ｍｍ程度小さく
形成されている。
【００２５】また、各貫通バイアホール６同士の間隔
は、導波管部７を導波される電磁波がパッケージ基板３
の誘電性セラミック中を伝搬されるときのその電磁波の
半波長に比べて、十分に小さい間隔となるように配置さ
れている。例えば、周波数が３０ＧＨｚの電磁波が伝搬
される際の比誘電率εrが９である誘電性セラミックを
用いた場合には、その誘電性セラミック中を伝搬される
前記電磁波の半波長は１．６ｍｍとなる。この場合、各
貫通バイアホール６同士の間隔は、前記電磁波の半波長
の約１／８から１／５である０．２ｍｍから０．３ｍｍ
程度に設けられる。
【００２６】パッケージ基板３は、裏面に接地層１０ａ
が設けられ、表面には蒸着やフォトリソグラフィ工程な
どにより薄膜導体の高周波回路が形成された高周波回路
層８が設けられている。さらに、パッケージ基板３の内
部において、裏面に設けられた接地層１０ａの上方に
は、直流バイアス給電および中間周波数信号の伝送等が
行われる配線層９が設けられており、さらにその配線層
９の上方には、更なる接地層１０ｂが設けられている。
このように、本実施形態におけるパッケージ基板３は、
４層の導電層を有している。なお、パッケージ基板３の
側面には、配線層９に接続された複数のＬＣＣ電極１１
が設けられている。
【００２７】高周波回路層８の高周波回路は、高周波回
路層８と接地層１０ｂとの間に挟まれた誘電性セラミッ
クおよび接地層１０ｂとにより、高周波伝送路であるマ
イクロストリップ線路を形成する。また、配線層９およ
び接地層１０ｂに形成された内層配線は、各層９，１０
ｂに形成された内層配線同士を接続するバイアホール１
２によって、高周波的にシールド（隔絶）されている。
また、接地層１０ｂの一部には、接地層９と高周波回路
層８とを接続するバイアホール１２が接地層１０ｂに導
通されることを防ぐために、逃げ穴１０ｃが設けられて
いる。
【００２８】さらに、パッケージ基板３の表面には、接
地層１０ｂの表面が露出される深さを有する複数の凹部
１３が形成されている。それらの凹部１３には、それぞ
れ、ＧａＡｓやＩｎＰ等の半導体を用いて構成されたＭ
ＭＩＣ１４、サーキュレータ１５、アイソレータ（不図
示）等が、接地層１０ｂにロウ付けされた状態で収容さ
れている。なお、各ＭＭＩＣ１４は、ボンディングワイ
ヤ１４ａによって高周波回路層８の高周波回路に接続さ
れている。サーキュレータ１５が収容される凹部１３に
は、さらに、配線層９の表面が露出される深さを有する
凹部１３ａが形成されており、その凹部１３ａには、Ｆ
ｅ−ｎｉ−Ｃｏ等の軟磁性体材料からなる軟磁性体部材
１６が接着剤またはロウ材にて固着されている。
【００２９】パッケージ基板３においては、上記のよう
に設けられた角形キャビティ４と、マイクロストリップ
アンテナ５と、導波管部７とにより、導波管を導波され
た電磁波をマイクロストリップ線路へ導き、あるいは逆
にマイクロストリップ線路を伝搬された電磁波を導波管
へ導く電磁波変換回路１７が構成されている。
【００３０】ここで、図１に示した基板型サーキュレー
タの構成について図２を参照して説明する。図２は、図
１に示した基板型サーキュレータを示す平面図である。
【００３１】本実施形態で用いられている基板型サーキ
ュレータ１５は、中央部に円形マイクロストリップ導体
１５ａが設けられ、さらにその円形マイクロストリップ
導体１５ａから複数のマイクロストリップ導体１５ｂが
延出されている。
【００３２】再び図１を参照すると、本実施形態のマル
チチップモジュール１には、パッケージ基板３の高周波
回路層８に形成された高周波回路および各機能素子を電
磁的に遮蔽し、かつ気密封止を行う遮蔽部材としての蓋
１８（以下、「ＬＩＤ１８」という。）が備えられてい
る。
【００３３】ＬＩＤ１８は、タングステン等の非磁性体
金属材料によって構成されている。ＬＩＤ１８の裏面に
は、パッケージ基板３上に接合されたときに高周波回路
層８の高周波回路および各機能素子に対向する部分に凹
部１８ａがそれぞれ形成され、さらに各凹部１８ａを互
いに仕切る遮蔽隔壁１８ｂが形成されている。ＬＩＤ１
８がパッケージ基板３上に接合されると、遮蔽隔壁１８
ｂにより、高周波回路およびパッケージ基板３の高周波
回路層８に備えられた発振器、増幅器等の各機能素子が
電磁気的に互いに遮蔽されるとともに、気密封止が行わ
れる。
【００３４】ＬＩＤ１８に形成された凹部１８ａのう
ち、基板型サーキュレータ１５を覆う凹部１５ａには、
基板型サーキュレータ１５の円形マイクロストリップ部
１５ａの上方に配置される永久磁石１９を保持するため
の凹部１８ｃが形成されている。この永久磁石１９は、
接着剤等によって凹部１８ｃに接着されている。また、
電磁波交換回路１７を覆う凹部１８ａの天井面は、導波
管ショート面として機能する。
【００３５】また、上述したように、ＬＩＤ１８は非磁
性体材料によって構成されているので、基板型サーキュ
レータ１５やアイソレータ等の磁気回路に摂動的な劣化
原因を与えることがない。また、基板型サーキュレータ
１５の下方に軟磁性体１６が備えられ、基板型サーキュ
レータ１５の上方に永久磁石１９が備えられている構成
により、永久磁石１９からの磁力線は、ほとんどが軟磁
性体１６に向かうため、基板型サーキュレータ１５に
は、基板型サーキュレータ１５の表面に対して垂直な方
向に均一な静磁場が印加されることとなる。
【００３６】図３は、図１に示したマルチチップモジュ
ールのＬＣＣパッケージを、その一部の構成を分離した
状態で示す斜視図である。
【００３７】図３に示すように、マルチチップモジュー
ル１のＬＣＣパッケージ２には、送信部の機能素子とし
て、送信局発信号を発振する送信部発振器２２、ＬＣＣ
電極１１を介して外部から入力された中間周波信号と前
記の送信局発信号とに基づいて無線信号を生成する送信
部ミキサ２３、送信局発信号や不要波を抑制する基板型
帯域通過フィルタ２４、および前記の無線信号を増幅す
るＭＭＩＣ増幅器２５が備えられている。また、受信部
の機能素子として、導波管を導波されてマルチチップモ
ジュール１に入力された受信信号を増幅する低雑音増幅
器２６、受信局発信号を発振する受信部発振器２７、低
雑音増幅器２６で増幅された受信信号と前記の受信局発
信号とに基づいて中間周波信号を生成する受信部ミキサ
２８が備えられている。なお、上記の各機能素子は、Ｍ
ＭＩＣによって構成されている。図４は、図１に示した
マルチチップモジュールを、そのＬＣＣパッケージとＬ
ＩＤとを接合した状態で示す断面図である。
【００３８】図４に示すように、ＬＩＤ１８とパッケー
ジ基板３とは、ＬＩＤ１８とパッケージ基板３との接合
面に塗布された導電性接着剤２０またはロウ材によって
接着される。さらに、パッケージ基板３の表面とＬＩＤ
１８の外周部との間は、吸水率が約０．２％ｗｔ以下の
耐湿性樹脂２１またはロウ材からなるフィレットによっ
て気密封止される。これにより、マルチチップモジュー
ル１が構成される。このとき、ＬＩＤの各凹部とパッケ
ージ基板３との間にはキャビティーが構成され、高周波
回路や各機能素子が互いに電磁的に遮蔽され、かつ気密
封止される。
【００３９】図５は、図１等に示したマルチチップモジ
ュールと、マルチチップモジュールが実装されるプリン
ト配線板およびマザーボード等とを、互いに分離した状
態で示す断面図である。
【００４０】図５に示すように、上記のように構成され
たマルチチップモジュール１は、各ＬＣＣ電極１１が接
続される複数の可撓性のコネクタ電極３０が設けられた
ソケット２９に搭載される。ソケット２９は、実装基板
としてのプリント配線板３１上に半田リフローによって
実装される。このとき、ソケット２９の各コネクタ電極
３０は、各コネクタ電極３０から導出された接続端子お
よびリフロー半田を介してプリント配線板３１の配線に
接続されている。プリント配線板３１およびソケット２
９には、それぞれ、後述するマザーボード３２の凸部３
２ａが通される開口部２９ａ，３１ａが設けられてい
る。なお、プリント配線板３１には、他の表面実装部品
も半田リフローによって実装される。
【００４１】ソケット２９が実装されたプリント配線板
３１は、金属材料からなる支持部材としてのマザーボー
ド３２に、ビス３３によって固定される。そのため、マ
ルチチップモジュール１のＬＩＤ１８およびパッケージ
基板３には、それぞれビス３３が挿通されるビス穴３４
が設けられている。なお、ＬＩＤ１８に設けられたビス
穴３４の直径は、パッケージ基板３に設けられたビス穴
３４の直径よりも０．１ｍｍ〜０．５ｍｍ程度大きく形
成されている。
【００４２】マザーボード３２には、プリント配線板３
１およびソケット２９の開口部２９ａ，３１ａに通さ
れ、表面がパッケージ基板３の裏面に当接される凸部３
２ａが設けられている。マザーボード３２の凸部３２ａ
のうち、マルチチップモジュール１の角形キャビティ４
に対向される部分には、導波管の一部として機能する角
形開口部２３ｂが設けられている。また、マザーボード
３２の凸部３２ａには、ビス３３が締結されるねじ穴３
５が設けられている。
【００４３】上記の構成により、マルチチップモジュー
ル１は、角形キャビティ４の開口部付近がマザーボード
２３に接合される。そのため、パッケージ基板３に２０
μｍ程度の多少の反りが生じている場合であっても、マ
ルチチップモジュール１の角形キャビティ４とマザーボ
ード２３の角形開口部２３ｂとを確実に連結することが
できる。
【００４４】次に、上記のように構成された本実施形態
のマルチチップモジュール１の動作について説明する。
【００４５】まず最初に、マルチチップモジュール１か
ら外部導波管へ電磁波を伝搬させる動作について説明す
る。
【００４６】ＬＣＣパッケージ２の送信部発振器２２で
発信された送信局発信号は、送信部ミキサ２３に入力さ
れる。また、プリント配線板３１からソケット２９を介
してＬＣＣパッケージ２のＬＣＣ電極１１に伝送された
中間周波信号も、パッケージ基板３の配線層９を通って
送信部ミキサ２３に入力される。送信部ミキサ２３は、
入力された送信局発信号および中間周波信号に基づい
て、無線信号を生成する。無線信号は、基板型帯域通過
フィルタ２４を通過された後にＭＭＩＣ増幅器２５で増
幅され、送受信に共用される基板型サーキュレータ１５
を介してマイクロストリップアンテナ５に伝送される。
無線信号が基板型帯域通過フィルタ２４を通過する際に
は、送信局発信号やその他の不要信号が除去される。マ
イクロストリップアンテナ５に伝送された無線信号は、
電磁波変換回路１７を介して、導波管に連結された導波
管部７および角形開口部３２ｂに出射され、マルチチッ
プモジュール１に連結された外部導波管（不図示）に伝
搬される。
【００４７】次に、外部導波管を伝搬された受信信号を
マルチチップモジュール１で受信する動作について説明
する。
【００４８】外部導波管を導波されてきた受信信号は、
マザーボード３２の角形開口部３２ａおよびＬＣＣパッ
ケージ２の導波管部７をさらに伝送されて、電磁波変換
回路１７に入力される。電磁波変換回路１７に入力され
た受信信号は、マイクロストリップアンテナ５、基板型
サーキュレータ１５および基板型帯域通過フィルタ２４
を介して、低雑音増幅器２６に入力される。受信信号
は、低雑音増幅器２６で増幅された後、受信部ミキサ２
８に入力される。また、受信部ミキサ２８には、受信部
発振器２７で発振された受信局発信号も入力される。受
信部ミキサ２８は、入力された受信信号および受信局発
信号に基づいて、中間周波信号を生成する。生成された
中間周波信号は、パッケージ基板３の配線層９を通り、
ＬＣＣパッケージ２のＬＣＣ電極１１からソケット２９
を介してプリント配線板３１へ出力される。
【００４９】なお、ＭＭＩＣ１４で発生した熱は、パッ
ケージ基板３内を伝導され、さらにパッケージ基板３が
当接されたマザーボード３２の凸部３２ａに伝導され
て、マザーボード３２から外部に放熱される。
【００５０】本実施形態のマルチチップモジュール１
は、複数の凹部が形成された１つのＬＩＤ１８がＬＣＣ
パッケージ２に接合される構成とされているため、高周
波回路や各機能素子同士の電磁気的遮蔽と気密封止とを
一度の接合工程で行うことができる。そのため、複数の
ＬＩＤが接合される従来技術に比べて、ＬＩＤ接合工程
を簡素化できるとともに、ＬＩＤ接合工程における気密
封止の歩留まりを向上させることができる。
【００５１】また、マルチチップモジュール１は、ＬＣ
Ｃパッケージ２の側面に設けられたＬＣＣ電極１１が、
プリント配線板３１に実装されたソケット２９のコネク
タ電極３０に接続される構成とされている。そのため、
マルチチップモジュール１がＭＭＩＣ１４等の発熱によ
って膨張した場合でも、可撓性を有するコネクタ電極３
０がたわみ変形することによってその膨張量が吸収され
るため、ＬＣＣ電極１１とコネクタ電極２２との接続が
維持される。従って、マルチチップモジュール１と実装
基板との接続信頼性が向上し、従来技術のように使用環
境の温度変化によってマルチチップモジュールと実装基
板との接続部が破断するおそれがなく、２０ｍｍ角を越
えるようなサイズのマルチチップモジュール１を実現す
ることが可能となる。
【００５２】なお、上述したマルチチップモジュール１
では、パッケージ基板３のセラミック材料として窒化ア
ルミを用いた例を挙げて説明したが、その他にもベリリ
アや窒化珪素等の、熱伝導率が約２０Ｗ／ｍ・Ｋ以上の
高熱伝導性を有し、かつ基板の多層構造化が可能な材料
を用いてもよい。
【００５３】また、上述のマルチチップモジュール１で
は、パッケージ基板３の表面のうち、裏面が開口された
非貫通型の角形キャビティ４が形成されている箇所の上
方の部分にマイクロストリップアンテナ５が設けられて
いる構成を例に挙げて説明したが、その他にも、パッケ
ージ基板３に貫通型の角形キャビティを形成し、表面に
マイクロストリップアンテナが形成された誘電性セラミ
ック基板を、その角形キャビティのパッケージ基板３の
表面側の開口部に、接着剤やロウ付けによって固着させ
た構成としてもよい。あるいは、セラミックパッケージ
の上面が開口され、導体を持たない最下層誘電体を気密
封止壁とする非貫通のキャビティ（導波管部）を構成
し、別の誘電体基板をその導波管部の側面から導波管内
に突き出すことにより、マイクロストリップアンテナを
構成してもよい。
【００５４】
【発明の効果】以上説明したように、本発明のマイクロ
波集積回路マルチチップモジュールは、表面に高周波伝
送路が設けられ、複数のマイクロ波集積回路が搭載され
たパッケージ基板の上に、高周波伝送路および各マイク
ロ波集積回路に対向する部分に凹部がそれぞれ形成さ
れ、さらに各凹部同士を仕切る遮蔽隔壁部を有する遮蔽
部材が接合されているので、高周波伝送路および各マイ
クロ波集積回路を１つの遮蔽部材によって電磁気的に遮
蔽することができるので、遮蔽部材の接合工程を簡素化
することができる。
【００５５】さらに、パッケージ基板の表面と遮蔽部材
の外周部との間を、耐湿性樹脂もしくはロウ材からなる
フィレットによって気密封止することにより、気密封止
の歩留まりを向上させることができる。
【００５６】また、本発明のマイクロ波集積回路マルチ
チップモジュールの実装構造は、パッケージ基板の側面
に外部接続電極が設けられたマイクロ波集積回路マルチ
チップモジュールと、マイクロ波集積回路マルチチップ
モジュールが搭載されるソケット部材が備えられた実装
基板とを有し、ソケット部材には外部接続電極が接続さ
れる可撓性のコネクタ端子が設けられているので、マイ
クロ波集積回路マルチチップモジュールがマイクロ波集
積回路の発熱等によって膨張した場合でも、外部接続電
極とコネクタ電極との接続が維持されるため、マイクロ
波集積回路マルチチップモジュールと実装基板との接続
信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明のマイクロ波集積回路マルチチップモジ
ュールの一実施形態を、そのＬＣＣパッケージとＬＩＤ
とを分離した状態で示す断面図である。
【図２】図１に示した基板型サーキュレータを示す平面
図である。
【図３】図１に示したマルチチップモジュールのＬＣＣ
パッケージを、その一部の構成を分離した状態で示す斜
視図である。
【図４】図１に示したマルチチップモジュールを、その
ＬＣＣパッケージとＬＩＤとを接合した状態で示す断面
図である。
【図５】図１等に示したマルチチップモジュールと、マ
ルチチップモジュールが実装されるプリント配線板およ
びマザーボード等とを、互いに分離した状態で示す断面
図である。
【符号の説明】
１ マルチチップモジュール ２ ＬＣＣパッケージ ３ パッケージ基板 ４ 角形キャビティ ５ マイクロストリップアンテナ ６ 貫通バイアホール ７ 導波管部 ８ 高周波回路層 ９ 配線層 １０ａ，１０ｂ 接地層 １０ｃ 逃げ穴 １１ ＬＣＣ電極 １２ バイアホール １３，１３ａ，１８ａ，１８ｃ 凹部 １４ ＭＭＩＣ １４ａ ボンディングワイヤ １５ 基板型サーキュレータ １５ａ 円形マイクロストリップ部 １５ｂ マイクロストリップ導体 １６ 軟磁性体部材 １７ 電磁波交換回路部 １８ ＬＩＤ １８ｂ 遮蔽隔壁 １９ 永久磁石 ２０ 導電性接着剤 ２１ 耐湿性樹脂 ２２ 送信部発振器 ２３ 送信部ミキサ ２４ 基板型帯域通過フィルタ ２５ ＭＭＩＣ増幅器 ２６ 低雑音増幅器 ２７ 受信部発振器 ２８ 受信部ミキサ ２９ ソケット ３０ コネクタ電極 ３１ プリント配線板 ２９ａ，３１ａ 開口部 ３２ マザーボード ３２ｂ 角形開口部 ３３ ビス ３４ ビス穴 ３５ ねじ穴

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 表面に高周波伝送路が設けられたパッケ
    ージ基板に複数のマイクロ波集積回路が搭載され、さら
    に前記パッケージ基板の表面に前記高周波伝送路および
    前記各マイクロ波集積回路を互いに電磁気的に遮蔽する
    遮蔽部材が接合されてなるマイクロ波集積回路マルチチ
    ップモジュールであって、 前記遮蔽部材は、前記高周波伝送路および前記各マイク
    ロ波集積回路に対向する部分にそれぞれ形成された凹部
    と、該各凹部同士を仕切る遮蔽隔壁部とを有することを
    特徴とするマイクロ波集積回路マルチチップモジュー
    ル。
  2. 【請求項２】 前記パッケージ基板の表面と前記遮蔽部
    材の外周部との間は、耐湿性樹脂もしくはロウ材からな
    るフィレットによって気密封止される請求項１に記載の
    マイクロ波集積回路マルチチップモジュール。
  3. 【請求項３】 前記パッケージ基板には、前記高周波伝
    送路に入力される電磁波あるいは前記高周波伝送路から
    出力される電磁波が導波される導波管部が備えられてい
    る請求項１または２に記載のマイクロ波集積回路マルチ
    チップモジュール。
  4. 【請求項４】 前記導波管部は、複数のバイアホールが
    前記パッケージ基板の内部に互いに所定の間隔をおいて
    管状に配置されることにより構成されている請求項３に
    記載のマイクロ波集積回路マルチチップモジュール。
  5. 【請求項５】 請求項１から４のいずれか１項に記載の
    マイクロ波集積回路マルチチップモジュールと、前記マ
    イクロ波集積回路マルチチップモジュールが実装される
    実装基板とを有するマイクロ波集積回路マルチチップモ
    ジュールの実装構造であって、 前記マイクロ波集積回路マルチチップモジュールのパッ
    ケージ基板の側面には前記マイクロ波集積回路に接続さ
    れた外部接続電極が設けられ、前記実装基板には、前記
    マイクロ波集積回路マルチチップモジュールが搭載され
    るソケット部材であって、前記マイクロ波集積回路マル
    チチップモジュールの外部接続電極が接続される可撓性
    のコネクタ端子が設けられたソケット部材が備えられて
    いることを特徴とするマイクロ波集積回路マルチチップ
    モジュールの実装構造。
  6. 【請求項６】 前記実装基板および前記ソケット部材の
    うち、前記ソケット部材に前記マイクロ波集積回路マル
    チチップモジュールが搭載されたときに該マイクロ波集
    積回路マルチチップモジュールに対向する部分の少なく
    とも一部には、前記マイクロ波集積回路マルチチップモ
    ジュールの実装構造が取り付けられる支持部材に形成さ
    れた凸部が通される開口部が設けられている請求項５に
    記載のマイクロ波集積回路マルチチップモジュールの実
    装構造。
JP10147745A 1998-05-28 1998-05-28 マイクロ波集積回路マルチチップモジュール、マイクロ波集積回路マルチチップモジュールの実装構造 Expired - Fee Related JP3129288B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP10147745A JP3129288B2 (ja) 1998-05-28 1998-05-28 マイクロ波集積回路マルチチップモジュール、マイクロ波集積回路マルチチップモジュールの実装構造
US09/320,328 US6476463B1 (en) 1998-05-28 1999-05-26 Microwave integrated circuit multi-chip-module
CA002273125A CA2273125C (en) 1998-05-28 1999-05-27 Microwave integrated circuit multi-chip-module and microwave integrated circuit multi-chip-module mounting structure
EP99250169.2A EP0961322B9 (en) 1998-05-28 1999-05-28 Microwave integrated circuit multi-chip-module and mounting structure therefor
EP15151436.1A EP2884533A3 (en) 1998-05-28 1999-05-28 Microwave integrated circuit multi-chip-module and mounting structure therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10147745A JP3129288B2 (ja) 1998-05-28 1998-05-28 マイクロ波集積回路マルチチップモジュール、マイクロ波集積回路マルチチップモジュールの実装構造

Publications (2)

Publication Number Publication Date
JPH11340414A true JPH11340414A (ja) 1999-12-10
JP3129288B2 JP3129288B2 (ja) 2001-01-29

Family

ID=15437192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10147745A Expired - Fee Related JP3129288B2 (ja) 1998-05-28 1998-05-28 マイクロ波集積回路マルチチップモジュール、マイクロ波集積回路マルチチップモジュールの実装構造

Country Status (4)

Country Link
US (1) US6476463B1 (ja)
EP (2) EP0961322B9 (ja)
JP (1) JP3129288B2 (ja)
CA (1) CA2273125C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014068811A1 (ja) 2012-11-02 2014-05-08 日本電気株式会社 半導体パッケージ及びその実装構造
JP2015035675A (ja) * 2013-08-08 2015-02-19 三菱電機株式会社 高周波モジュール
WO2016151847A1 (ja) * 2015-03-26 2016-09-29 三菱電機株式会社 非可逆回路
WO2024047981A1 (ja) * 2022-09-02 2024-03-07 株式会社村田製作所 電子回路モジュール

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164465A (ja) * 2000-11-28 2002-06-07 Kyocera Corp 配線基板、配線ボード、それらの実装構造、ならびにマルチチップモジュール
GB0108655D0 (en) * 2001-04-06 2001-05-30 Koninkl Philips Electronics Nv Microwave circuit
US6686649B1 (en) * 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
US6627992B2 (en) 2001-05-21 2003-09-30 Xytrans, Inc. Millimeter wave (MMW) transceiver module with transmitter, receiver and local oscillator frequency multiplier surface mounted chip set
US6639144B1 (en) * 2001-08-31 2003-10-28 Gateway, Inc. Electromagnetic interference reduction system
US20030062610A1 (en) * 2001-09-28 2003-04-03 Kovacs Alan L. Multilayer thin film hydrogen getter
WO2003044891A1 (fr) * 2001-11-20 2003-05-30 Ube Industries, Ltd. Module d'antenne dielectrique
JP2003188338A (ja) * 2001-12-13 2003-07-04 Sony Corp 回路基板装置及びその製造方法
US6732908B2 (en) * 2002-01-18 2004-05-11 International Business Machines Corporation High density raised stud microjoining system and methods of fabricating the same
US7109410B2 (en) * 2003-04-15 2006-09-19 Wavezero, Inc. EMI shielding for electronic component packaging
KR100547709B1 (ko) * 2003-07-07 2006-01-31 삼성전자주식회사 자기 치유 파장분할다중방식 수동형 광 가입자망
JP2005086603A (ja) * 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法
US6809418B1 (en) * 2003-09-10 2004-10-26 Kung-Chao Tung Integrated circuit package structure
DE10356885B4 (de) * 2003-12-03 2005-11-03 Schott Ag Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
WO2008129923A1 (ja) * 2007-04-13 2008-10-30 Kyocera Corporation 高周波回路基板、高周波回路モジュールおよびレーダ装置
US8179304B2 (en) * 2007-06-14 2012-05-15 Kyocera Corporation Direct-current blocking circuit, hybrid circuit device, transmitter, receiver, transmitter-receiver, and radar device
US8654537B2 (en) 2010-12-01 2014-02-18 Apple Inc. Printed circuit board with integral radio-frequency shields
FR2980329B1 (fr) * 2011-09-16 2015-02-27 Thales Sa Dispositif de protection de composants microelectroniques contre les rayonnements et boitier pour composants microelectroniques
CN103107164A (zh) * 2013-01-16 2013-05-15 天津大学 一种射频封装结构
DE102013207673A1 (de) * 2013-04-26 2014-10-30 Conti Temic Microelectronic Gmbh Gehäuse, Schaltungsanordnung, Antriebsanordnung sowie Verfahren zur Herstellung der Schaltungsanordnung
JP2016096297A (ja) * 2014-11-17 2016-05-26 イビデン株式会社 金属塊内蔵配線板及びその製造方法
US9793237B2 (en) 2015-10-19 2017-10-17 Qorvo Us, Inc. Hollow-cavity flip-chip package with reinforced interconnects and process for making the same
US11335651B2 (en) * 2015-12-22 2022-05-17 Intel Corporation Microelectronic devices designed with compound semiconductor devices and integrated on an inter die fabric
US9799637B2 (en) * 2016-02-12 2017-10-24 Qorvo Us, Inc. Semiconductor package with lid having lid conductive structure
DE102017200128A1 (de) * 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektronisches Modul mit integrierter Antenne und Verfahren zur Herstellung
CN108269791B (zh) * 2018-02-06 2023-12-08 深圳市傲科光电子有限公司 混合印刷电路板
GB201813188D0 (en) * 2018-08-13 2018-09-26 Univ Oxford Innovation Ltd Superconducting quantum computing circuit package
CN111883516A (zh) * 2020-07-24 2020-11-03 青岛歌尔智能传感器有限公司 集成模组的封装结构及其封装方法、以及电子设备
CN112151562B (zh) * 2020-09-11 2023-08-22 安徽龙芯微科技有限公司 一种用于图像传感芯片加工的焊盘通孔封装设备
CN112420678B (zh) * 2020-11-19 2022-06-28 中国电子科技集团公司第二十九研究所 一种高散热数模一体集成封装结构及其制作方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4340266A (en) * 1978-05-22 1982-07-20 Minnesota Mining And Manufacturing Company Connector system
DE3777856D1 (de) * 1986-02-24 1992-05-07 Hewlett Packard Co Hermetische, mikroelektronische hochfrequenzpackung fuer oberflaechenmontage.
JPH01121939A (ja) 1987-11-06 1989-05-15 Hitachi Ltd プログラム変換方式
JPH0221744A (ja) 1988-07-11 1990-01-24 Meidensha Corp マルチコンピュータシステムの情報伝送方法
JP2759349B2 (ja) 1989-08-11 1998-05-28 株式会社名南製作所 ベニヤ単板の切断装置
JPH03136338A (ja) * 1989-10-23 1991-06-11 Mitsubishi Electric Corp 半導体装置およびその製造のためのロウ付け方法
JPH0575314A (ja) 1991-09-13 1993-03-26 Matsushita Electron Corp マイクロ波集積回路素子
EP0544329A3 (en) 1991-11-28 1993-09-01 Kabushiki Kaisha Toshiba Semiconductor package
JP3161068B2 (ja) * 1992-08-28 2001-04-25 日産自動車株式会社 半導体ミリ波装置
JP2823461B2 (ja) 1992-12-11 1998-11-11 三菱電機株式会社 高周波帯ｉｃ用パッケージ
FR2700066A1 (fr) * 1992-12-29 1994-07-01 Philips Electronique Lab Dispositif hyperfréquences comprenant au moins une transition entre une ligne de transmission intégrée sur un substrat et un guide d'onde.
US5635754A (en) * 1994-04-01 1997-06-03 Space Electronics, Inc. Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
GB2288286A (en) * 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
JPH0878618A (ja) 1994-09-08 1996-03-22 Fujitsu Ltd マルチチップモジュール及びその製造方法
JP2571029B2 (ja) 1994-11-30 1997-01-16 日本電気株式会社 マイクロ波集積回路
JP2605654B2 (ja) * 1995-03-31 1997-04-30 日本電気株式会社 複合マイクロ波回路モジュール及びその製造方法
JP3266491B2 (ja) * 1996-02-29 2002-03-18 京セラ株式会社 高周波用パッケージ
JP3323056B2 (ja) 1996-04-09 2002-09-09 京セラ株式会社 電子部品収納用パッケージ
US5668408A (en) 1996-04-12 1997-09-16 Hewlett-Packard Company Pin grid array solution for microwave multi-chip modules
JPH1117408A (ja) * 1997-06-26 1999-01-22 Nec Corp 表面実装型アイソレータ
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
EP0961321B1 (en) * 1998-05-29 2008-03-05 Kyocera Corporation High-frequency module
US6140698A (en) * 1998-12-21 2000-10-31 Nortel Networks Corporation Package for microwave and mm-wave integrated circuits

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014068811A1 (ja) 2012-11-02 2014-05-08 日本電気株式会社 半導体パッケージ及びその実装構造
US9577310B2 (en) 2012-11-02 2017-02-21 Nec Corporation Semiconductor package and semiconductor package mounting structure
JP2015035675A (ja) * 2013-08-08 2015-02-19 三菱電機株式会社 高周波モジュール
WO2016151847A1 (ja) * 2015-03-26 2016-09-29 三菱電機株式会社 非可逆回路
JPWO2016151847A1 (ja) * 2015-03-26 2017-07-27 三菱電機株式会社 非可逆回路
WO2024047981A1 (ja) * 2022-09-02 2024-03-07 株式会社村田製作所 電子回路モジュール

Also Published As

Publication number Publication date
JP3129288B2 (ja) 2001-01-29
EP2884533A3 (en) 2015-09-23
EP0961322A3 (en) 2000-08-23
EP0961322A2 (en) 1999-12-01
CA2273125A1 (en) 1999-11-28
US6476463B1 (en) 2002-11-05
EP0961322B1 (en) 2016-03-16
CA2273125C (en) 2003-09-23
EP0961322B9 (en) 2016-08-31
EP2884533A2 (en) 2015-06-17

Similar Documents

Publication Publication Date Title
JP3129288B2 (ja) マイクロ波集積回路マルチチップモジュール、マイクロ波集積回路マルチチップモジュールの実装構造
JP6180592B2 (ja) 高周波回路パッケージおよびセンサモジュール
US5218373A (en) Hermetically sealed waffle-wall configured assembly including sidewall and cover radiating elements and a base-sealed waveguide window
US5206986A (en) Method of producing an electronic circuit package
US8829362B2 (en) Electronic device having member which functions as ground conductor and radiator
JP2005086603A (ja) 電子部品モジュールおよびその製造方法
US5150280A (en) Electronic circuit package
JPH11214580A (ja) 高周波素子収納用パッケージ
JP3556470B2 (ja) 高周波用モジュール
JP3266138B2 (ja) マイクロ波集積回路
CN112117238B (zh) 一种基于sip封装技术的小型化光电振荡器
JP2002050733A (ja) 高周波用パッケージ、配線ボードおよび高周波モジュール
JPH11345910A (ja) 高周波用配線基板の接続構造
JP2008060289A (ja) 半導体パッケージ
JP2007258886A (ja) 回路基板の接続構造
JP2002246923A (ja) 電子回路ユニット

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071117

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131117

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees