JPH11338774A - 情報処理装置及びそのシステムバス最適化方法並びにその制御プログラムを記録した記録媒体 - Google Patents
情報処理装置及びそのシステムバス最適化方法並びにその制御プログラムを記録した記録媒体Info
- Publication number
- JPH11338774A JPH11338774A JP10145289A JP14528998A JPH11338774A JP H11338774 A JPH11338774 A JP H11338774A JP 10145289 A JP10145289 A JP 10145289A JP 14528998 A JP14528998 A JP 14528998A JP H11338774 A JPH11338774 A JP H11338774A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- main storage
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【課題】 システムの処理性能を向上させ、より効率的
なデータ転送を実現可能な情報処理装置を提供する。 【解決手段】 バス接続装置３は中央処理装置１及び主
記憶装置２が接続されたシステムバス１００と、バス拡
張装置４が接続されたＩ／Ｏバス２００とを接続する。
バス拡張装置４はＩ／Ｏバス２００から拡張Ｉ／Ｏバス
３００を拡張する装置で、キャッシュ制御部４１とキャ
ッシュ部４２とを備えている。キャッシュ制御部４１は
キャッシュ部４２内に保持されているデータが有効か無
効かを示すフラグとキャッシュ部４２に保持されている
データの主記憶装置２上のアドレスとを保持し、入出力
装置５−１〜５−６から主記憶装置２へのリード要求に
対してキャッシュ部４２内に有効データが存在する場
合、キャッシュ部４２内のデータをリードデータとして
応答する。
なデータ転送を実現可能な情報処理装置を提供する。 【解決手段】 バス接続装置３は中央処理装置１及び主
記憶装置２が接続されたシステムバス１００と、バス拡
張装置４が接続されたＩ／Ｏバス２００とを接続する。
バス拡張装置４はＩ／Ｏバス２００から拡張Ｉ／Ｏバス
３００を拡張する装置で、キャッシュ制御部４１とキャ
ッシュ部４２とを備えている。キャッシュ制御部４１は
キャッシュ部４２内に保持されているデータが有効か無
効かを示すフラグとキャッシュ部４２に保持されている
データの主記憶装置２上のアドレスとを保持し、入出力
装置５−１〜５−６から主記憶装置２へのリード要求に
対してキャッシュ部４２内に有効データが存在する場
合、キャッシュ部４２内のデータをリードデータとして
応答する。
Description
【０００１】
【発明の属する技術分野】本発明は情報処理装置及びそ
のシステムバス最適化方法並びにその制御プログラムを
記録した記録媒体に関し、特に複数の入出力装置がバス
接続装置を介して接続される情報処理装置に関する。
のシステムバス最適化方法並びにその制御プログラムを
記録した記録媒体に関し、特に複数の入出力装置がバス
接続装置を介して接続される情報処理装置に関する。
【０００２】
【従来の技術】従来、この種の情報処理装置において
は、バス接続装置に接続されるＩ／Ｏ（Ｉｎｐｕｔ／Ｏ
ｕｔｐｕｔ）バスにバス拡張装置を接続し、このバス拡
張装置に接続される拡張Ｉ／Ｏバスに複数の入出力装置
を接続するものがある。尚、バス接続装置はシステムバ
スとＩ／Ｏバスとを接続するものであり、システムバス
上には中央処理装置や主記憶装置等が接続されている。
は、バス接続装置に接続されるＩ／Ｏ（Ｉｎｐｕｔ／Ｏ
ｕｔｐｕｔ）バスにバス拡張装置を接続し、このバス拡
張装置に接続される拡張Ｉ／Ｏバスに複数の入出力装置
を接続するものがある。尚、バス接続装置はシステムバ
スとＩ／Ｏバスとを接続するものであり、システムバス
上には中央処理装置や主記憶装置等が接続されている。
【０００３】上記の構成において、複数の入出力装置各
々が拡張Ｉ／Ｏバスとバス拡張装置とＩ／Ｏバスとバス
接続装置とシステムバスとを介して主記憶装置にアクセ
スする場合、システムバスのバスサイクル（以下、シス
テムバスサイクルとする）を起動する必要がある。この
時、中央処理装置が主記憶装置にアクセスするためのシ
ステムバスサイクルは待たされることとなる。
々が拡張Ｉ／Ｏバスとバス拡張装置とＩ／Ｏバスとバス
接続装置とシステムバスとを介して主記憶装置にアクセ
スする場合、システムバスのバスサイクル（以下、シス
テムバスサイクルとする）を起動する必要がある。この
時、中央処理装置が主記憶装置にアクセスするためのシ
ステムバスサイクルは待たされることとなる。
【０００４】上述したような拡張システムとしては、特
開平５−２４２２３２号公報に開示された技術がある。
この公報記載の技術では、ボード上にローカルバスを設
け、そのローカルバスに映像機器からの入力手段と、表
示用メモリ手段と、画像データの圧縮伸張手段と、ＰＣ
（パーソナルコンピュータ）の拡張Ｉ／Ｏバスとのイン
タフェース手段とをつないでいる。
開平５−２４２２３２号公報に開示された技術がある。
この公報記載の技術では、ボード上にローカルバスを設
け、そのローカルバスに映像機器からの入力手段と、表
示用メモリ手段と、画像データの圧縮伸張手段と、ＰＣ
（パーソナルコンピュータ）の拡張Ｉ／Ｏバスとのイン
タフェース手段とをつないでいる。
【０００５】この場合、ローカルバスはインタフェース
手段を介してＰＣに接続され、ローカルバス上の他の手
段各々とＰＣとの間のデータのやりとりをローカルバス
とインタフェース手段とを通して行うこととなる。よっ
て、ローカルバスから各々手段を取除いたり、ローカル
バスに他の機能を実現する機器を追加することが容易と
なる。
手段を介してＰＣに接続され、ローカルバス上の他の手
段各々とＰＣとの間のデータのやりとりをローカルバス
とインタフェース手段とを通して行うこととなる。よっ
て、ローカルバスから各々手段を取除いたり、ローカル
バスに他の機能を実現する機器を追加することが容易と
なる。
【０００６】また、上記のシステムの他には、特開平９
−１２８３４６号公報に開示された技術がある。この公
報記載の技術では、メインメモリ及びＩ／Ｏ装置が接続
された下位バスに第１及び第２のバスブリッジを接続
し、これら第１及び第２のバスブリッジ各々が接続され
る第１及び第２の上位バスに夫々複数のＣＰＵ（中央処
理装置）を接続している。
−１２８３４６号公報に開示された技術がある。この公
報記載の技術では、メインメモリ及びＩ／Ｏ装置が接続
された下位バスに第１及び第２のバスブリッジを接続
し、これら第１及び第２のバスブリッジ各々が接続され
る第１及び第２の上位バスに夫々複数のＣＰＵ（中央処
理装置）を接続している。
【０００７】また、第１及び第２のバスブリッジには夫
々複数のＣＰＵによって共有される第１及び第２のブリ
ッジキャッシュが接続され、第１及び第２の上位バス各
々をスプリットバスとして、複数のＣＰＵをスプリット
対応としている。このような構成をとることで、階層化
によって接続可能なＣＰＵ数が増やすことができ、ブリ
ッジキャッシュの採用及び上位バスのスプリットバス化
によって、階層化に伴うスループットやレイテンシの劣
化が防止可能となる。
々複数のＣＰＵによって共有される第１及び第２のブリ
ッジキャッシュが接続され、第１及び第２の上位バス各
々をスプリットバスとして、複数のＣＰＵをスプリット
対応としている。このような構成をとることで、階層化
によって接続可能なＣＰＵ数が増やすことができ、ブリ
ッジキャッシュの採用及び上位バスのスプリットバス化
によって、階層化に伴うスループットやレイテンシの劣
化が防止可能となる。
【０００８】
【発明が解決しようとする課題】上述した従来の情報処
理装置では、複数の入出力装置各々が主記憶装置にアク
セスする場合、システムバスサイクルの起動を必要とす
るため、入出力装置から主記憶装置へのアクセスが頻繁
に発生すると、システムバスに負荷がかかり、中央処理
装置が主記憶装置にアクセスするためのサイクルが待た
され、システムの処理性能が低下してしまう。
理装置では、複数の入出力装置各々が主記憶装置にアク
セスする場合、システムバスサイクルの起動を必要とす
るため、入出力装置から主記憶装置へのアクセスが頻繁
に発生すると、システムバスに負荷がかかり、中央処理
装置が主記憶装置にアクセスするためのサイクルが待た
され、システムの処理性能が低下してしまう。
【０００９】そこで、本発明の目的は上記の問題点を解
消し、システムの処理性能を向上させることができ、よ
り効率的なデータ転送を実現することができる情報処理
装置及びそのシステムバス最適化方法並びにその制御プ
ログラムを記録した記録媒体を提供することにある。
消し、システムの処理性能を向上させることができ、よ
り効率的なデータ転送を実現することができる情報処理
装置及びそのシステムバス最適化方法並びにその制御プ
ログラムを記録した記録媒体を提供することにある。
【００１０】
【課題を解決するための手段】本発明による情報処理装
置は、中央処理装置及び主記憶装置が接続されたシステ
ムバスと入出力バスとをバス接続装置で接続し、複数の
入出力装置が接続された拡張入出力バスをバス拡張装置
で前記入出力バスに接続する情報処理装置であって、前
記主記憶装置に格納されたデータの一部を記憶するキャ
ッシュ手段と、前記複数の入出力装置のいずれかからの
読込み要求に対応するデータが前記キャッシュ手段に記
憶されている時に当該データを前記キャッシュ手段から
読込んで要求元に出力するよう制御する制御手段とを前
記バス拡張装置に備えている。
置は、中央処理装置及び主記憶装置が接続されたシステ
ムバスと入出力バスとをバス接続装置で接続し、複数の
入出力装置が接続された拡張入出力バスをバス拡張装置
で前記入出力バスに接続する情報処理装置であって、前
記主記憶装置に格納されたデータの一部を記憶するキャ
ッシュ手段と、前記複数の入出力装置のいずれかからの
読込み要求に対応するデータが前記キャッシュ手段に記
憶されている時に当該データを前記キャッシュ手段から
読込んで要求元に出力するよう制御する制御手段とを前
記バス拡張装置に備えている。
【００１１】本発明による情報処理装置のシステムバス
最適化方法は、中央処理装置及び主記憶装置が接続され
たシステムバスと入出力バスとをバス接続装置で接続
し、複数の入出力装置が接続された拡張入出力バスをバ
ス拡張装置で前記入出力バスに接続する情報処理装置の
システムバス最適化方法であって、前記バス拡張装置に
設けられかつ前記主記憶装置に格納されたデータの一部
を記憶するキャッシュ手段に前記複数の入出力装置のい
ずれかからの読込み要求に対応するデータが記憶されて
いるか否かを判定するステップと、前記データが記憶さ
れていると判定された時に当該データを前記キャッシュ
手段から読込んで要求元に出力するステップとを前記バ
ス拡張装置に備えている。
最適化方法は、中央処理装置及び主記憶装置が接続され
たシステムバスと入出力バスとをバス接続装置で接続
し、複数の入出力装置が接続された拡張入出力バスをバ
ス拡張装置で前記入出力バスに接続する情報処理装置の
システムバス最適化方法であって、前記バス拡張装置に
設けられかつ前記主記憶装置に格納されたデータの一部
を記憶するキャッシュ手段に前記複数の入出力装置のい
ずれかからの読込み要求に対応するデータが記憶されて
いるか否かを判定するステップと、前記データが記憶さ
れていると判定された時に当該データを前記キャッシュ
手段から読込んで要求元に出力するステップとを前記バ
ス拡張装置に備えている。
【００１２】本発明による情報処理装置のシステムバス
最適化制御プログラムを記録した記録媒体は、中央処理
装置及び主記憶装置が接続されたシステムバスと入出力
バスとをバス接続装置で接続し、複数の入出力装置が接
続された拡張入出力バスをバス拡張装置で前記入出力バ
スに接続する情報処理装置において前記システムバスの
最適化を前記バス拡張装置に行わせるためのシステムバ
ス最適化制御プログラムを記録した記録媒体であって、
前記システムバス最適化制御プログラムは前記バス拡張
装置に、前記バス拡張装置に設けられかつ前記主記憶装
置に格納されたデータの一部を記憶するキャッシュ手段
に前記複数の入出力装置のいずれかからの読込み要求に
対応するデータが記憶されているか否かを判定させ、前
記データが記憶されていると判定された時に当該データ
を前記キャッシュ手段から読込んで要求元に出力させて
いる。
最適化制御プログラムを記録した記録媒体は、中央処理
装置及び主記憶装置が接続されたシステムバスと入出力
バスとをバス接続装置で接続し、複数の入出力装置が接
続された拡張入出力バスをバス拡張装置で前記入出力バ
スに接続する情報処理装置において前記システムバスの
最適化を前記バス拡張装置に行わせるためのシステムバ
ス最適化制御プログラムを記録した記録媒体であって、
前記システムバス最適化制御プログラムは前記バス拡張
装置に、前記バス拡張装置に設けられかつ前記主記憶装
置に格納されたデータの一部を記憶するキャッシュ手段
に前記複数の入出力装置のいずれかからの読込み要求に
対応するデータが記憶されているか否かを判定させ、前
記データが記憶されていると判定された時に当該データ
を前記キャッシュ手段から読込んで要求元に出力させて
いる。
【００１３】すなわち、本発明の情報処理装置は、中央
処理装置及び主記憶装置が接続されるシステムバスとバ
ス拡張装置が接続される入出力バス［Ｉ／Ｏ（Ｉｎｐｕ
ｔ／Ｏｕｔｐｕｔ）バス］とをバス接続装置で接続し、
バス拡張装置が接続される拡張入出力バス（拡張Ｉ／Ｏ
バス）に複数の入出力装置を接続するシステムにおい
て、バス拡張装置内に主記憶部のデータをキャッシング
するキャッシュ機能（キャッシュ制御部及びキャッシュ
部）を持たせている。
処理装置及び主記憶装置が接続されるシステムバスとバ
ス拡張装置が接続される入出力バス［Ｉ／Ｏ（Ｉｎｐｕ
ｔ／Ｏｕｔｐｕｔ）バス］とをバス接続装置で接続し、
バス拡張装置が接続される拡張入出力バス（拡張Ｉ／Ｏ
バス）に複数の入出力装置を接続するシステムにおい
て、バス拡張装置内に主記憶部のデータをキャッシング
するキャッシュ機能（キャッシュ制御部及びキャッシュ
部）を持たせている。
【００１４】これによって、拡張Ｉ／Ｏバスに接続され
た入出力装置が主記憶装置へアクセスする際にシステム
バスサイクルの起動を必要としなくなるので、中央処理
装置が主記憶装置にアクセスするためのシステムバスサ
イクルが待たされることが減少し、システムの処理性能
が向上する。
た入出力装置が主記憶装置へアクセスする際にシステム
バスサイクルの起動を必要としなくなるので、中央処理
装置が主記憶装置にアクセスするためのシステムバスサ
イクルが待たされることが減少し、システムの処理性能
が向上する。
【００１５】また、既存の本体システムにバス拡張装置
を接続する場合、本体システムに対して何の対応も必要
がないので、キャッシュ機能を複数のアドレスに対して
対応可能とすることで、より効率的なデータ転送が実現
可能となる。
を接続する場合、本体システムに対して何の対応も必要
がないので、キャッシュ機能を複数のアドレスに対して
対応可能とすることで、より効率的なデータ転送が実現
可能となる。
【００１６】
【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図１は本発明の一実施例によ
る情報処理装置の構成を示すブロック図である。図にお
いて、本発明の一実施例による情報処理装置は中央処理
装置１と、主記憶装置２と、バス接続装置３と、バス拡
張装置４と、入出力装置５−１〜５−６とから構成され
ている。
図面を参照して説明する。図１は本発明の一実施例によ
る情報処理装置の構成を示すブロック図である。図にお
いて、本発明の一実施例による情報処理装置は中央処理
装置１と、主記憶装置２と、バス接続装置３と、バス拡
張装置４と、入出力装置５−１〜５−６とから構成され
ている。
【００１７】中央処理装置１は演算処理を行う装置で、
主記憶装置２に格納されたマイクロ命令を順次読込んで
実行する。また、中央処理装置１は入出力装置５−１〜
５−６のいずれかに対して入出力処理を行う時、入出力
命令を主記憶装置２に格納し、入出力装置５−１〜５−
６に対して入出力命令を発行する。
主記憶装置２に格納されたマイクロ命令を順次読込んで
実行する。また、中央処理装置１は入出力装置５−１〜
５−６のいずれかに対して入出力処理を行う時、入出力
命令を主記憶装置２に格納し、入出力装置５−１〜５−
６に対して入出力命令を発行する。
【００１８】主記憶装置２はシステムバス１００を介し
て中央処理装置１及びバス接続装置３に接続されてお
り、中央処理装置１及びバス接続装置３からのデータ読
込み要求にしたがってデータを送出し、中央処理装置１
及びバス接続装置３からのデータ書込み要求にしたがっ
てデータを保持する。
て中央処理装置１及びバス接続装置３に接続されてお
り、中央処理装置１及びバス接続装置３からのデータ読
込み要求にしたがってデータを送出し、中央処理装置１
及びバス接続装置３からのデータ書込み要求にしたがっ
てデータを保持する。
【００１９】バス接続装置３は中央処理装置１及び主記
憶装置２が接続されたシステムバス１００と、バス拡張
装置４が接続されたＩ／Ｏバス２００とを接続する装置
である。
憶装置２が接続されたシステムバス１００と、バス拡張
装置４が接続されたＩ／Ｏバス２００とを接続する装置
である。
【００２０】バス拡張装置４はＩ／Ｏバス２００から拡
張Ｉ／Ｏバス３００を拡張する装置であり、キャッシュ
制御部４１とキャッシュ部４２とを備えている。キャッ
シュ制御部４１はキャッシュ部４２内に保持されている
データが有効か無効かを示すフラグとキャッシュ部４２
に保持されているデータの主記憶装置２上のアドレスと
を保持する。また、キャッシュ制御部４１は入出力装置
５−１〜５−６から主記憶装置２へのリード要求に対し
てキャッシュ部４２内に有効データが存在する場合、キ
ャッシュ部４２内のデータをリードデータとして応答す
る。
張Ｉ／Ｏバス３００を拡張する装置であり、キャッシュ
制御部４１とキャッシュ部４２とを備えている。キャッ
シュ制御部４１はキャッシュ部４２内に保持されている
データが有効か無効かを示すフラグとキャッシュ部４２
に保持されているデータの主記憶装置２上のアドレスと
を保持する。また、キャッシュ制御部４１は入出力装置
５−１〜５−６から主記憶装置２へのリード要求に対し
てキャッシュ部４２内に有効データが存在する場合、キ
ャッシュ部４２内のデータをリードデータとして応答す
る。
【００２１】図２は図１の中央処理装置１から入出力装
置５−１〜５−６への入出力命令発行時のキャッシュ制
御部４１の制御を示すフローチャートであり、図３及び
図４は図１の入出力装置５−１〜５−６の読込みサイク
ル及び書込みサイクルの際のキャッシュ制御部４１の制
御を示すフローチャートである。
置５−１〜５−６への入出力命令発行時のキャッシュ制
御部４１の制御を示すフローチャートであり、図３及び
図４は図１の入出力装置５−１〜５−６の読込みサイク
ル及び書込みサイクルの際のキャッシュ制御部４１の制
御を示すフローチャートである。
【００２２】これら図１〜図４を参照して本発明の一実
施例による情報処理装置の動作について説明する。尚、
上記の図２〜図４に示す処理は図示せぬ制御メモリに記
録されたプログラムをバス拡張装置４のキャッシュ制御
部４１に実行させることで実現され、制御メモリとして
はＩ／Ｏバス２００及び拡張Ｉ／Ｏバス３００のいずれ
かに接続されるＲＯＭ（リードオンリメモリ）やフロッ
ピディスク等が使用可能である。
施例による情報処理装置の動作について説明する。尚、
上記の図２〜図４に示す処理は図示せぬ制御メモリに記
録されたプログラムをバス拡張装置４のキャッシュ制御
部４１に実行させることで実現され、制御メモリとして
はＩ／Ｏバス２００及び拡張Ｉ／Ｏバス３００のいずれ
かに接続されるＲＯＭ（リードオンリメモリ）やフロッ
ピディスク等が使用可能である。
【００２３】中央処理装置１が入出力装置５−１に対し
て入出力命令を発行する場合、主記憶装置２に入出力命
令プログラムを格納する。このとき、バス拡張装置４の
キャッシュ制御部４１はシステムバス１００とバス接続
装置２とＩ／Ｏバス２００とを介して入力される命令が
入出力装置５−１に対する入出力命令であることを検出
すると（図２ステップＳ１）、拡張Ｉ／Ｏバス３００を
介して入出力装置５−１に当該命令を出力する（図２ス
テップＳ２）。
て入出力命令を発行する場合、主記憶装置２に入出力命
令プログラムを格納する。このとき、バス拡張装置４の
キャッシュ制御部４１はシステムバス１００とバス接続
装置２とＩ／Ｏバス２００とを介して入力される命令が
入出力装置５−１に対する入出力命令であることを検出
すると（図２ステップＳ１）、拡張Ｉ／Ｏバス３００を
介して入出力装置５−１に当該命令を出力する（図２ス
テップＳ２）。
【００２４】その後に、キャッシュ制御部４１は当該命
令に伴うデータ（入出力命令プログラム）があることを
検出し（図２ステップＳ３）、かつ当該データがキャッ
シュ部４２にない場合（図２ステップＳ４）、当該デー
タをキャッシュ部４２に格納してキャッシュ有効／無効
フラグを有効にする（図２ステップＳ５）。
令に伴うデータ（入出力命令プログラム）があることを
検出し（図２ステップＳ３）、かつ当該データがキャッ
シュ部４２にない場合（図２ステップＳ４）、当該デー
タをキャッシュ部４２に格納してキャッシュ有効／無効
フラグを有効にする（図２ステップＳ５）。
【００２５】入出力装置５−１はバス拡張装置４及び拡
張Ｉ／Ｏバス３００を介して中央処理装置１からの入出
力命令が入力されると、主記憶装置２から入出力命令プ
ログラムを読込むための拡張Ｉ／Ｏバス３００のバスサ
イクルを発生させる。
張Ｉ／Ｏバス３００を介して中央処理装置１からの入出
力命令が入力されると、主記憶装置２から入出力命令プ
ログラムを読込むための拡張Ｉ／Ｏバス３００のバスサ
イクルを発生させる。
【００２６】バス拡張装置４のキャッシュ制御部４１は
入出力装置５−１から入出力命令プログラムを読込むた
めのバスサイクルを受付けると（図３ステップＳ１
１）、その入出力命令プログラムがキャッシュ部４２に
格納され（図３ステップＳ１２）、かつその入出力命令
プログラムのキャッシュ有効／無効フラグが有効であれ
ば（図３ステップＳ１３）、Ｉ／Ｏバス２００に対して
バスサイクルを発生させることなく、入出力装置５−１
に対してキャッシュ部４２に格納されている入出力命令
プログラム（リードデータ）を送出する（図３ステップ
Ｓ１４）。
入出力装置５−１から入出力命令プログラムを読込むた
めのバスサイクルを受付けると（図３ステップＳ１
１）、その入出力命令プログラムがキャッシュ部４２に
格納され（図３ステップＳ１２）、かつその入出力命令
プログラムのキャッシュ有効／無効フラグが有効であれ
ば（図３ステップＳ１３）、Ｉ／Ｏバス２００に対して
バスサイクルを発生させることなく、入出力装置５−１
に対してキャッシュ部４２に格納されている入出力命令
プログラム（リードデータ）を送出する（図３ステップ
Ｓ１４）。
【００２７】キャッシュ制御部４１は上記の処理を入出
力装置５−１から入出力命令プログラムを読込むための
バスサイクルが終了するまで実行する（図３ステップＳ
１１〜Ｓ１５）。
力装置５−１から入出力命令プログラムを読込むための
バスサイクルが終了するまで実行する（図３ステップＳ
１１〜Ｓ１５）。
【００２８】一方、キャッシュ制御部４１は上記の入出
力命令プログラムがキャッシュ部４２に格納されていな
い場合（図３ステップＳ１２）、またはその入出力命令
プログラムのキャッシュ有効／無効フラグが無効であれ
ば（図３ステップＳ１３）、その入出力命令プログラム
を主記憶装置２から読込む（図３ステップＳ１６）。
力命令プログラムがキャッシュ部４２に格納されていな
い場合（図３ステップＳ１２）、またはその入出力命令
プログラムのキャッシュ有効／無効フラグが無効であれ
ば（図３ステップＳ１３）、その入出力命令プログラム
を主記憶装置２から読込む（図３ステップＳ１６）。
【００２９】キャッシュ制御部４１は主記憶装置２から
読込んだ入出力命令プログラムを入出力装置５−１に対
して送出するとともに、その入出力命令プログラムをキ
ャッシュ部４２に格納してキャッシュ有効／無効フラグ
を有効にする（図３ステップＳ１７）。
読込んだ入出力命令プログラムを入出力装置５−１に対
して送出するとともに、その入出力命令プログラムをキ
ャッシュ部４２に格納してキャッシュ有効／無効フラグ
を有効にする（図３ステップＳ１７）。
【００３０】上記の動作では、中央処理装置１が入出力
装置５−１に対して入出力命令を発行した時の入出力装
置５−１の読込みサイクルについて述べている。これに
対し、キャッシュ制御部４１は入出力装置５−１から主
記憶装置２にデータを書込むためのバスサイクルを受付
けると（図４ステップＳ１８）、入出力装置５−１から
のデータをキャッシュ部４２に格納する（図４ステップ
Ｓ１９）。
装置５−１に対して入出力命令を発行した時の入出力装
置５−１の読込みサイクルについて述べている。これに
対し、キャッシュ制御部４１は入出力装置５−１から主
記憶装置２にデータを書込むためのバスサイクルを受付
けると（図４ステップＳ１８）、入出力装置５−１から
のデータをキャッシュ部４２に格納する（図４ステップ
Ｓ１９）。
【００３１】キャッシュ制御部４１は上記の処理を入出
力装置５−１からのデータを主記憶装置２に書込むため
のバスサイクルが終了するまで実行する（図４ステップ
Ｓ１９，Ｓ２０）。
力装置５−１からのデータを主記憶装置２に書込むため
のバスサイクルが終了するまで実行する（図４ステップ
Ｓ１９，Ｓ２０）。
【００３２】その後、キャッシュ制御部４１はシステム
バス１００が空いている時に（図４ステップＳ２１）、
キャッシュ部４２に格納したデータを主記憶装置２に書
込み（図４ステップＳ２２）、当該データのキャッシュ
有効／無効フラグを無効とする（図４ステップＳ２
３）。
バス１００が空いている時に（図４ステップＳ２１）、
キャッシュ部４２に格納したデータを主記憶装置２に書
込み（図４ステップＳ２２）、当該データのキャッシュ
有効／無効フラグを無効とする（図４ステップＳ２
３）。
【００３３】上述した処理では入出力装置５−１に対す
る処理について述べたが、他の入出力装置５−２〜５−
６に対しても入出力装置５−１と同様に処理することが
できる。また、バス拡張装置４内のキャッシュ部４２に
格納されているデータを無効にしたい場合には、キャッ
シュ制御部４１内のキャッシュ有効／無効フラグを無効
にする。
る処理について述べたが、他の入出力装置５−２〜５−
６に対しても入出力装置５−１と同様に処理することが
できる。また、バス拡張装置４内のキャッシュ部４２に
格納されているデータを無効にしたい場合には、キャッ
シュ制御部４１内のキャッシュ有効／無効フラグを無効
にする。
【００３４】このように、バス拡張装置４内のキャッシ
ュ制御部４１の制御によって主記憶装置２に格納されて
いるデータの一部をキャッシュ部４２にキャッシュする
ことによって、拡張Ｉ／Ｏバス３００に接続された入出
力装置５−１〜５−６が主記憶装置２にアクセスする際
にシステムバスサイクルを起動する必要がなくなる。
ュ制御部４１の制御によって主記憶装置２に格納されて
いるデータの一部をキャッシュ部４２にキャッシュする
ことによって、拡張Ｉ／Ｏバス３００に接続された入出
力装置５−１〜５−６が主記憶装置２にアクセスする際
にシステムバスサイクルを起動する必要がなくなる。
【００３５】よって、入出力装置５−１〜５−６が主記
憶装置２にアクセスする時もシステムバスサイクルの起
動を必要としないため、中央処理装置１が主記憶装置２
にアクセスするためのシステムバスサイクルが待たされ
ることが減少し、システムの処理性能を向上させること
ができる。
憶装置２にアクセスする時もシステムバスサイクルの起
動を必要としないため、中央処理装置１が主記憶装置２
にアクセスするためのシステムバスサイクルが待たされ
ることが減少し、システムの処理性能を向上させること
ができる。
【００３６】また、既存の本体システムにバス拡張装置
４を接続する場合、本体システムに対して何の対応を行
う必要もなくなるので、キャッシュ部４２を複数のアド
レスに対して対応できるようにすることで、より効率的
なデータ転送を実現することができる。
４を接続する場合、本体システムに対して何の対応を行
う必要もなくなるので、キャッシュ部４２を複数のアド
レスに対して対応できるようにすることで、より効率的
なデータ転送を実現することができる。
【００３７】
【発明の効果】以上説明したように本発明によれば、中
央処理装置及び主記憶装置が接続されたシステムバスと
入出力バスとをバス接続装置で接続し、複数の入出力装
置が接続された拡張入出力バスをバス拡張装置で入出力
バスに接続する情報処理装置において、主記憶装置に格
納されたデータの一部を記憶するキャッシュ手段と、複
数の入出力装置のいずれかからの読込み要求に対応する
データがキャッシュ手段に記憶されている時に当該デー
タをキャッシュ手段から読込んで要求元に出力するよう
制御する制御手段とをバス拡張装置に備えることによっ
て、システムの処理性能を向上させることができ、より
効率的なデータ転送を実現することができるという効果
がある。
央処理装置及び主記憶装置が接続されたシステムバスと
入出力バスとをバス接続装置で接続し、複数の入出力装
置が接続された拡張入出力バスをバス拡張装置で入出力
バスに接続する情報処理装置において、主記憶装置に格
納されたデータの一部を記憶するキャッシュ手段と、複
数の入出力装置のいずれかからの読込み要求に対応する
データがキャッシュ手段に記憶されている時に当該デー
タをキャッシュ手段から読込んで要求元に出力するよう
制御する制御手段とをバス拡張装置に備えることによっ
て、システムの処理性能を向上させることができ、より
効率的なデータ転送を実現することができるという効果
がある。
【図１】本発明の一実施例による情報処理装置の構成を
示すブロック図である。
示すブロック図である。
【図２】図１の中央処理装置から入出力装置への入出力
命令発行時のキャッシュ制御部の制御を示すフローチャ
ートである。
命令発行時のキャッシュ制御部の制御を示すフローチャ
ートである。
【図３】図１の入出力装置の読込みサイクル及び書込み
サイクルの際のキャッシュ制御部の制御を示すフローチ
ャートである。
サイクルの際のキャッシュ制御部の制御を示すフローチ
ャートである。
【図４】図１の入出力装置の読込みサイクル及び書込み
サイクルの際のキャッシュ制御部の制御を示すフローチ
ャートである。
サイクルの際のキャッシュ制御部の制御を示すフローチ
ャートである。
１ 中央処理装置 ２ 主記憶装置 ３ バス接続装置 ４ バス拡張装置 ５−１〜５−６ 入出力装置 ４１ キャッシュ制御部 ４２ キャッシュ部 １００ システムバス ２００ Ｉ／Ｏバス ３００ 拡張Ｉ／Ｏバス
Claims (12)
- 【請求項１】 中央処理装置及び主記憶装置が接続され
たシステムバスと入出力バスとをバス接続装置で接続
し、複数の入出力装置が接続された拡張入出力バスをバ
ス拡張装置で前記入出力バスに接続する情報処理装置で
あって、前記主記憶装置に格納されたデータの一部を記
憶するキャッシュ手段と、前記複数の入出力装置のいず
れかからの読込み要求に対応するデータが前記キャッシ
ュ手段に記憶されている時に当該データを前記キャッシ
ュ手段から読込んで要求元に出力するよう制御する制御
手段とを前記バス拡張装置に有することを特徴とする情
報処理装置。 - 【請求項２】 前記制御手段は、前記中央処理装置から
前記入出力装置への入出力命令に伴うデータが前記主記
憶装置に格納される時に当該データを前記キャッシュ手
段に記憶するよう構成したことを特徴とする請求項１記
載の情報処理装置。 - 【請求項３】 前記制御手段は、前記入出力装置から前
記主記憶装置に書込むべきデータがある時に当該データ
を前記キャッシュ手段に記憶してから前記主記憶装置に
書込むよう構成したことを特徴とする請求項１または請
求項２記載の情報処理装置。 - 【請求項４】 前記制御手段は、前記主記憶装置に書込
むべきデータが前記キャッシュ手段に存在しかつ前記シ
ステムバスが空いている時に当該データを前記主記憶装
置に書込むよう構成したことを特徴とする請求項３記載
の情報処理装置。 - 【請求項５】 中央処理装置及び主記憶装置が接続され
たシステムバスと入出力バスとをバス接続装置で接続
し、複数の入出力装置が接続された拡張入出力バスをバ
ス拡張装置で前記入出力バスに接続する情報処理装置の
システムバス最適化方法であって、前記バス拡張装置に
設けられかつ前記主記憶装置に格納されたデータの一部
を記憶するキャッシュ手段に前記複数の入出力装置のい
ずれかからの読込み要求に対応するデータが記憶されて
いるか否かを判定するステップと、前記データが記憶さ
れていると判定された時に当該データを前記キャッシュ
手段から読込んで要求元に出力するステップとを前記バ
ス拡張装置に有することを特徴とするシステムバス最適
化方法。 - 【請求項６】 前記中央処理装置から前記入出力装置へ
の入出力命令に伴うデータが前記主記憶装置に格納され
る時に当該データを前記キャッシュ手段に記憶するステ
ップを前記バス拡張装置に含むことを特徴とする請求項
５記載のシステムバス最適化方法。 - 【請求項７】 前記入出力装置から前記主記憶装置に書
込むべきデータがある時に当該データを前記キャッシュ
手段に記憶してから前記主記憶装置に書込むステップを
前記バス拡張装置に含むことを特徴とする請求項５また
は請求項６記載のシステムバス最適化方法。 - 【請求項８】 前記入出力装置からのデータを前記主記
憶装置に書込むステップは、前記主記憶装置に書込むべ
きデータが前記キャッシュ手段に存在しかつ前記システ
ムバスが空いている時に当該データを前記主記憶装置に
書込むようにしたことを特徴とする請求項７記載のシス
テムバス最適化方法。 - 【請求項９】 中央処理装置及び主記憶装置が接続され
たシステムバスと入出力バスとをバス接続装置で接続
し、複数の入出力装置が接続された拡張入出力バスをバ
ス拡張装置で前記入出力バスに接続する情報処理装置に
おいて前記システムバスの最適化を前記バス拡張装置に
行わせるためのシステムバス最適化制御プログラムを記
録した記録媒体であって、前記システムバス最適化制御
プログラムは前記バス拡張装置に、前記バス拡張装置に
設けられかつ前記主記憶装置に格納されたデータの一部
を記憶するキャッシュ手段に前記複数の入出力装置のい
ずれかからの読込み要求に対応するデータが記憶されて
いるか否かを判定させ、前記データが記憶されていると
判定された時に当該データを前記キャッシュ手段から読
込んで要求元に出力させることを特徴とするシステムバ
ス最適化制御プログラムを記録した記録媒体。 - 【請求項１０】 前記システムバス最適化制御プログラ
ムは前記バス拡張装置に、前記中央処理装置から前記入
出力装置への入出力命令に伴うデータが前記主記憶装置
に格納される時に当該データを前記キャッシュ手段に記
憶させることを特徴とする請求項９記載のシステムバス
最適化制御プログラムを記録した記録媒体。 - 【請求項１１】 前記システムバス最適化制御プログラ
ムは前記バス拡張装置に、前記入出力装置から前記主記
憶装置に書込むべきデータがある時に当該データを前記
キャッシュ手段に記憶してから前記主記憶装置に書込ま
せることを特徴とする請求項９または請求項１０記載の
システムバス最適化制御プログラムを記録した記録媒
体。 - 【請求項１２】 前記システムバス最適化制御プログラ
ムは前記バス拡張装置に、前記入出力装置からのデータ
を前記主記憶装置に書込ませる際に、前記主記憶装置に
書込むべきデータが前記キャッシュ手段に存在しかつ前
記システムバスが空いている時に当該データを前記主記
憶装置に書込ませることを特徴とする請求項１１記載の
システムバス最適化制御プログラムを記録した記録媒
体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10145289A JPH11338774A (ja) | 1998-05-27 | 1998-05-27 | 情報処理装置及びそのシステムバス最適化方法並びにその制御プログラムを記録した記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10145289A JPH11338774A (ja) | 1998-05-27 | 1998-05-27 | 情報処理装置及びそのシステムバス最適化方法並びにその制御プログラムを記録した記録媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11338774A true JPH11338774A (ja) | 1999-12-10 |
Family
ID=15381707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10145289A Pending JPH11338774A (ja) | 1998-05-27 | 1998-05-27 | 情報処理装置及びそのシステムバス最適化方法並びにその制御プログラムを記録した記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11338774A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6820161B1 (en) | 2000-09-28 | 2004-11-16 | International Business Machines Corporation | Mechanism for allowing PCI-PCI bridges to cache data without any coherency side effects |
| JP2008171436A (ja) * | 2008-01-24 | 2008-07-24 | Matsushita Electric Ind Co Ltd | データ転送装置および方法 |
| US7814257B2 (en) | 2000-07-04 | 2010-10-12 | Panasonic Corporation | Data transfer apparatus and data transfer method |
-
1998
- 1998-05-27 JP JP10145289A patent/JPH11338774A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7814257B2 (en) | 2000-07-04 | 2010-10-12 | Panasonic Corporation | Data transfer apparatus and data transfer method |
| US8028116B2 (en) | 2000-07-04 | 2011-09-27 | Panasonic Corporation | Data transfer apparatus and data transfer method |
| US6820161B1 (en) | 2000-09-28 | 2004-11-16 | International Business Machines Corporation | Mechanism for allowing PCI-PCI bridges to cache data without any coherency side effects |
| JP2008171436A (ja) * | 2008-01-24 | 2008-07-24 | Matsushita Electric Ind Co Ltd | データ転送装置および方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3580630B2 (ja) | 消費電力を管理するシステム及び電源を管理する方法 | |
| JP3289661B2 (ja) | キャッシュメモリシステム | |
| JP2003316753A (ja) | マルチプロセッサ装置 | |
| JP4434534B2 (ja) | プロセッサ・システム | |
| JP4266629B2 (ja) | ページ・テーブル属性によるバス・インタフェース選択 | |
| JP3935873B2 (ja) | プリフェッチ・バッファを用いたメモリ電力管理 | |
| JPH11338774A (ja) | 情報処理装置及びそのシステムバス最適化方法並びにその制御プログラムを記録した記録媒体 | |
| JP2002024085A (ja) | ディスクキャッシュシステム、及びその制御方法 | |
| KR960007833B1 (ko) | 고속 페이지 모드 선택을 위한 방법 및 장치 | |
| JP3705354B2 (ja) | 情報処理システムのｉｏアクセス制御方法およびプログラム | |
| JP3039391B2 (ja) | メモリシステム | |
| JP2000227895A (ja) | 画像データ転送装置および画像データ転送方法 | |
| JP3052460B2 (ja) | 協調処理型情報処理装置 | |
| JP3940701B2 (ja) | ディスクアレイ装置及び同装置に適用されるキャッシュ一致化制御方法 | |
| JP2002259209A (ja) | 演算処理システム | |
| JP2001290790A (ja) | ディスク制御装置 | |
| JPH11327798A (ja) | データ転送制御装置 | |
| JP2000029788A (ja) | キャッシュメモリシステム及びそれに用いるキャッシュ制御方法並びにその制御プログラムを記録した記録媒体 | |
| JP2000285019A (ja) | キャッシュ制御回路 | |
| JPH06274415A (ja) | 共有メモリシステム | |
| JP3256516B2 (ja) | マルチプロセッサ制御システム | |
| JP2000267986A (ja) | メモリ制御装置およびメモリ制御方法 | |
| JP2002182901A (ja) | コプロセッサデータアクセス制御装置、その方法およびその命令フォーマット | |
| JPH07244564A (ja) | ディスクアレイ装置 | |
| JPH10320278A (ja) | メモリコントローラ及びコンピュータシステム |