JPH11261776A

JPH11261776A - 画像読取装置

Info

Publication number: JPH11261776A
Application number: JP10059455A
Authority: JP
Inventors: Yuji Takahashi; 祐二高橋
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1998-03-11
Filing date: 1998-03-11
Publication date: 1999-09-24
Anticipated expiration: 2018-03-11
Also published as: JP3585155B2

Abstract

(57)【要約】【課題】ステップパルスとライン信号との位相関係が
非同期の場合の異常なライン抜けをなくせる画像読取装
置を提供する。【解決手段】ゲートイネーブル信号発生手段１が、ス
テップパルスＳＰと入力ゲート信号との位相関係の非同
期に起因してゲートイネーブル信号ＥＮを可とする条件
が１ライン中に２回以上発生した場合には可状態を次の
ラインまで保持する保持手段２１と、入力ゲート信号を
有効としない条件下でも保持手段２１が可状態を保持し
ているときには入力ゲート信号を有効とするよう切換え
る切換手段２２とを有することで、その異常なライン抜
けを生じないように動作させることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、イメージスキャ
ナ、ファクシミリ、デジタル複写機のスキャナ部等の画
像読取装置に関する。

【０００２】

【従来の技術】従来より原稿の画像情報を光学的に読み
取って電気的な信号に変換するデジタル式の画像読取装
置が知られており、大別すると、原稿を所定速度で搬送
させながら位置固定の密着型ラインセンサで読み取る所
謂シートスキャナと、コンタクトガラス上にセットされ
た原稿を光学系のスキャニングにより読み取る所謂ブッ
クスキャナとがある。シートスキャナにあっては原稿を
搬送させる駆動源としてステッピングモータが用いら
れ、ブックスキャナにあっては光学系をスキャニングさ
せる駆動源としてステッピングモータが用いられてい
る。

【０００３】何れの方式のスキャナにあっても、通常
は、画像読取密度が切換え可能とされており、主走査方
向に関してはラインセンサに関する電気的な処理により
対処している。副走査方向の画像読取密度に関しては、
原稿又は光学系を移動させるためのステッピングモータ
による移動速度を変更すればよいが、モータの最高速値
及び最低速値には自ずと限界がある。そこで、通常は、
ステッピングモータの速度は最高の画像読取密度に合わ
せて一定とし、この速度により決まる基準画像読取密度
と目的とする画像読取密度との比率に応じてラインゲー
ト信号の間引きを行って画像読取りを行わせる有効ライ
ンゲート信号を決定することにより副走査方向の画像読
取密度を見掛け上、目的とする画像読取密度に合わせる
ようにしている。この種の手法は、例えば、特開平３−
７４９６１号公報等により知られている。

【０００４】例えば、ステッピングモータの持つ１ステ
ップパルス分の分解能が基準画像読取密度対応の１２０
０ｄｐｉであるとすると、２００ｄｐｉの画像読取密度
の読取りを行ないたい場合であれば、６ステップパルス
で１回、１ライン分の画像データを読み取るようにすれ
ばよい。２４０ｄｐｉの画像読取密度の読取りを行ない
たい場合であれば、５ステップパルスで１回、１ライン
分の画像データを読み取るようにすればよい。２２０ｄ
ｐｉ等のように端数を生じてしまう画像読取密度の場合
には、後述する例のように余りを考慮して平均化すれば
よい。

【０００５】ところが、ステッピングモータが一定速度
で動作中に、ライン割込みが発生する度に次に間引くた
めのステップパルス数を１ライン毎に計算する手法で
は、割込み処理内の動作時間が長くなり、ＣＰＵの負荷
が大きくなってしまう。

【０００６】この点、特開平７−２２６８３１号公報に
よれば、ＣＰＵの負担を軽減し得る手法が示されてい
る。これは、画像データの読取動作を開始する前にステ
ッピングモータのモータステップ数を予め計算してテー
ブル内に格納しておき、実際の読取動作時には、テーブ
ルに記憶されたライン毎のモータステップ数と駆動中の
ステッピングモータのステップパルス数からパルスカウ
ンタにより得られるカウント値とをコンパレータで比較
し、一致したら次のラインデータを有効ラインデータと
して取り込むようにしたものである。

【０００７】この場合、一定速度で回転駆動されるステ
ッピングモータの１ステップ分が１２００ｄｐｉの分解
能を有するものとし、この条件で、２００ｄｐｉの画像
読取密度に変更して画像読取りを行うものとすれば、６
ステップで１回入力されたラインデータを読めばよいと
いえる。この場合、まず、読込動作開始前にテーブルカ
ウンタによりテーブルアドレスを更新しながらテーブル
にテーブル値として（ＴＡ＋１）分（アドレスＡま
で）、モータステップ数“６”が書込まれる。一方、実
際の読取動作時にはパルスカウンタによって“６”まで
ステップパルスが計数された時、コンパレータからタイ
ミング発生器に対してイネーブル信号を発生し有効ライ
ンであることを指示する。

【０００８】また、目標とする画像読取密度が２２０ｄ
ｐｉの場合であれば、１ライン目（１２００＋０）÷２２０＝５余り１００２ライン目（１２００＋１００）÷２２０＝５余り２００３ライン目（１２００＋２００）÷２２０＝６余り８０４ライン目（１２００＋８０）÷２２０＝５余り１８０ … のように余りを考慮してステップパルス数が、５，５，
６，５，…となるように算出されて、テーブル中に格納
される。

【０００９】従って、従来例において、そのハードウエ
ア構成を考えると、基準画像読取密度１２００ｄｐｉに
対して目標画像読取密度が２２０ｄｐｉの場合であれ
ば、テーブル２にはアドレス順に、テーブル値が５，
５，６，５，…のように書き込まれ、目標画像読取密度
が２００ｄｐｉの場合にはテーブルにはアドレス順に全
て同じテーブル値６，６，６，６，…が書き込まれる。
即ち、テーブル値等に関係なくテーブル用のメモリとし
てはそのアドレス分（ＴＡ＋１）が必ず必要であり、か
つ、各テーブル値のメモリ容量やパルスカウンタのビッ
ト数として最低限３ビット必要とする（例えば、“６”
＝“１１０”であり、３ビット必要）構成となってい
る。即ち、動作制御上は特に支障ない構成ではあるが、
メモリないしはハードウェアの利用面で必ずしも有効に
活用しているとはいえず、未だ、有効利用してメモリ容
量を節約し得る面、或るいは、削減し得る面を有するも
のであり、不十分な構成である。

【００１０】

【発明が解決しようとする課題】このような点を考慮
し、ステッピングモータの速度を一定とする条件下で目
標画像読取密度（指定解像度）への切換えを確実に行う
機能を損なうことなく、極力メモリ容量やハードウェア
を削減して、全体として低コスト化を図れるようにした
画像読取装置が特願平９−６６４４３号として本出願人
により提案されている。

【００１１】この既提案例の概要を図４を参照して説明
する。この既提案例は、前述した特開平７−２２６８３
１号公報に示されるような画像読取密度の切換え方式を
前提としており、ステッピングモータの速度を一定速度
に制御するために制御装置（図示せず；例えば、ＣＰ
Ｕ）から送出されるステップパルスＳＰと、画像データ
の１ライン分を示す信号として画像処理部（図示せず）
から送出される入力ゲート信号（ラインゲート信号）と
を入力として、ステッピングモータの速度により決まる
基準画像読取密度と目的とする画像読取密度との比率に
応じ入力ゲート信号の間引きを行って実際に画像読取り
を行わせる有効ラインゲート信号なる出力ゲート信号と
して決定することにより副走査方向の画像読取密度を制
御する画像処理装置を備えた画像読取装置に適用され
る。このような前提的な構成において、既提案例では、
１ライン毎に入力される入力ゲート信号を有効ラインゲ
ート信号なる出力ゲート信号とするか否かをステップパ
ルスＳＰ毎に発生するゲートイネーブル信号ＥＮの可否
によって決定するように構成することを基本とする。

【００１２】このため、既提案例の画像処理装置では、
まず、ゲートイネーブル信号発生手段１が設けられてい
る。このゲートイネーブル信号発生手段１は、ステップ
パルスＳＰ毎にゲートイネーブル信号ＥＮを発生させる
ゲートイネーブル信号生成回路２と、予め１ライン毎の
ゲートイネーブル信号ＥＮの可否情報（“１”“０”情
報）をアドレスとともに記憶するＲＡＭテーブル３と、
ステップパルスＳＰに同期してこのＲＡＭテーブル３か
らＲＡＭデータを順に読み出すためのアドレス情報を更
新出力するテーブルカウンタ４とにより構成されてい
る。

【００１３】ここに、前記ＲＡＭテーブル３に対するデ
ータ作成アルゴリズムは前述した公報例と同様である
が、テーブル値のフォーマットが異なる。例えば、基準
画像読取密度１２００ｄｐｉを目標画像読取密度２２０
ｄｐｉに変える場合を想定すると、従来はモータステッ
プ数をテーブル値としているため、アドレス順に、５，
５，６，５，…のようなテーブル値とされているが、既
提案例によれば、アドレス０テーブル値０＝０アドレス１テーブル値１＝０アドレス２テーブル値２＝０アドレス３テーブル値３＝０アドレス４テーブル値４＝１アドレス５テーブル値５＝０アドレス６テーブル値６＝０アドレス７テーブル値７＝０アドレス８テーブル値８＝０アドレス９テーブル値９＝１アドレス１０テーブル値１０＝０アドレス１１テーブル値１１＝０アドレス１２テーブル値１２＝０アドレス１３テーブル値１３＝０アドレス１４テーブル値１４＝０アドレス１５テーブル値１５＝１（以下、同様）のように１アドレス１ビットでゲートイネーブル信号Ｅ
Ｎの可否情報（“１”が可、“０”が否を示す）が実際
に読取りを行わせるべきライン位置に対応させて書き込
まれている。なお、上例ではアドレス０〜４が１ライン
目用、アドレス５〜９が２ライン目用、アドレス１０〜
１５が３ライン目用、〜とされている。

【００１４】一方、入力ゲート信号とＲＡＭテーブル３
から読み出されたＲＡＭデータに基づくゲートイネーブ
ル信号生成回路２からのゲートイネーブル信号ＥＮとの
入力を１ライン毎に受け、その入力ゲート信号を有効ラ
インゲート信号とするか否かをゲートイネーブル信号Ｅ
Ｎの可否によって決定するイネーブル制御手段となるイ
ネーブル制御回路５が設けられている。

【００１５】このような構成において、実際の画像読取
動作時には、ステップパルスＳＰが１パルス出力される
毎にテーブルカウンタ４がカウントアップすることによ
り、ＲＡＭテーブル３の読み出すベきアドレスが＋１ず
つ更新され（ＴＡ＋１）、アドレス１（０ｈ）から順に
ＲＡＭデータが読出され、ゲートイネーブル信号生成回
路２からゲートイネーブル信号ＥＮとしてイネーブル制
御回路５に出力される。この時、イネーブル制御回路５
には入力ゲート信号も適宜入力されており、“１”であ
るゲートイネーブル信号ＥＮが入力された時に入力ゲー
ト信号が入力されていればその入力ゲート信号に基づき
イネーブル制御回路５の内部処理により内部ゲートイネ
ーブル信号が作成され、有効であることを示す出力ゲー
ト信号として出力される。このようにして、基本的に
は、入力ゲート信号のうち、目標画像読取密度に対応し
て実際に読取動作を行わせたい位置（ライン）の入力ゲ
ート信号のみを出力ゲート信号として通過させるもので
ある。

【００１６】既提案例によれば、ＲＡＭテーブル３の構
成が１アドレス１ビットで済む上に、ゲートイネーブル
信号ＥＮの可否情報を格納しておりライン毎に直接的な
判断に供されるので、従来のようなパルスカウンタ、コ
ンパレータ、タイミング発生器等のハードウェアを極力
削減することができる。また、ステップパルスＳＰに同
期してゲートイネーブル信号ＥＮを読出してイネーブル
制御回路５の制御に供しているので、比較的精度のよい
密度変換処理を行える。即ち、ステップパルスＳＰが目
標とする密度位置分移動した所で、コンパレータなどの
回路処理を経ずに比較的すぐにゲートイネーブル信号Ｅ
Ｎを出力させることができるためである。

【００１７】ところが、このような既提案例によって
も、ステップパルスＳＰとライン信号（入力ゲート信
号）との位相関係が非同期の場合、ステップパルスＳＰ
毎に読取る間引きパターンとライン信号とが徐々にずれ
ていき、間引かなくてもよいラインを間引いてしまうこ
とがある。この点を図５に示す既提案例のゲートイネー
ブル信号生成回路２の構成例、及び、図６に示す既提案
例のゲート信号間引きタイミングの一例を参照して説明
する。

【００１８】図５に示すゲートイネーブル信号生成回路
２の構成例では、ステッピングモータのモータドライバ
（図示せず）がステップパルスＳＰの立上りエッジ及び
立下りエッジの両方エッジで動作する場合を想定してお
り、ステップパルスＳＰの立上り、立下りエッジを検出
する変化点検出回路１１の出力（エッジ信号）とＲＡＭ
データとを入力としてＡＮＤをとるＡＮＤゲート１２が
設けられ、このＡＮＤゲート１２の出力がイネーブルエ
ッジ信号とされている。このイネーブルエッジ信号によ
りセットされるフリップフロップ構成の１ビット記憶素
子１３が設けられ、この１ビット記憶素子１３の出力が
内部ゲートイネーブル信号とされている。また、入力ゲ
ート信号の立下りエッジを検出する立下りエッジ検出回
路１４の出力と前述した内部ゲートイネーブル信号との
ＡＮＤをとるＡＮＤゲート１５が設けられている。この
ＡＮＤゲート１５の出力によりセットされるフリップフ
ロップ構成の１ビット記憶素子１６が設けられ、この１
ビット記憶素子１６の出力がゲートイネーブル信号ＥＮ
とされている。即ち、入力ゲート信号の立下りエッジの
タイミングで内部ゲートイネーブル信号が“１”であれ
ば、１ビット記憶素子１６がセットされ、ゲートイネー
ブル信号ＥＮを生ずる。内部ゲートイネーブル信号（１
ビット記憶素子１３）は、立上りエッジ検出回路１７に
より検出されるゲートイネーブル信号が“１”となる立
上りエッジでリセットされる。また、ゲートイネーブル
信号ＥＮ（１ビット記憶素子１６）は、立上りエッジ検
出回路１８により検出される入力ゲート信号が“１”と
なる立上りエッジでリセットされる。

【００１９】図６は、このようなゲートイネーブル信号
生成回路２の構成例の下に、入力ゲート信号とステップ
パルスＳＰとの原稿読取時の現実的なタイミング関係の
一例を示すものである。図示例の如く、ステップパルス
ＳＰの立上り、立下りエッジ毎にメモリアドレスが更新
され、それに対応してＲＡＭテーブル３からＲＡＭデー
タが読出される。ここに、図６のＲＡＭテーブル３中の
ＲＡＭデータ（可否情報）例“０１０１００１００１０
０…”は、ステッピングモータの１ステップパルスによ
る移動距離が１１３０ｄｐｉ相当で、読取解像度が４０
０ｄｐｉの場合を示している。この場合、図示の如く、
入力ゲート信号の１周期中ではＲＡＭデータが“１
（可）”となる個所が必ず１個所となっており、毎ライ
ンを通過させる（間引かない）ことを意味している。こ
れにより、ステップパルスＳＰ毎に入力ゲート信号をマ
スク（間引く）するゲートイネーブル信号ＥＮが生成さ
れ、図４に示したようにこのゲートイネーブル信号ＥＮ
と入力ゲート信号とのＡＮＤをイネーブル制御回路５で
とることにより出力ゲート信号が得られる。

【００２０】ところが、図６に示す例のように、入力ゲ
ート信号とステップパルスＳＰとの位相関係の非同期に
起因してイネーブルエッジ信号が入力ゲート信号の１周
期中に２パルス分存在することがある（タイミングｔ
１，ｔ２）。このとき、タイミングｔ１で示す本来のイ
ネーブルエッジ信号で次の入力ゲート信号を許可（ゲー
トイネーブル信号ＥＮが“１”となりマスクされない状
態）した後、タイミングｔ２のイネーブルエッジ信号で
次のライン（タイミングＴに相当するライン）を許可す
るために内部ゲートイネーブル信号を“１”にするはず
が、このタイミングｔ２での内部ゲートイネーブル信号
は前ラインの処理をまだ終了していないため、まだ、
“１”のままであり（タイミングｔ３より前）、結局、
タイミングｔ２のイネーブルエッジ信号に起因する１ラ
インの許可が無視されてしまう。この結果、タイミング
Ｔでは入力ゲート信号はマスクされてしまい、ライン抜
けとなってしまう。

【００２１】そこで、本発明は、このような既提案例を
ベースとしつつ、ステップパルスとライン信号との位相
関係が非同期の場合に、ステップパルス毎に読取る間引
きパターンとライン信号とが徐々にずれていったとして
も、ずれてしまったことを検知することで対処可能な画
像読取装置を提供することを目的とする。

【００２２】また、本発明は、このようなずれが検知さ
れた場合には次のライン抜けを補完することで正常に対
処し得る画像読取装置を提供することを目的とする。

【００２３】

【課題を解決するための手段】請求項１記載の発明は、
ステッピングモータの速度を一定速度に制御するために
制御装置から送出されるステップパルスと、画像データ
の１ライン分を示す信号として画像処理部から送出され
るラインゲート信号とを入力として、前記ステッピング
モータの速度により決まる基準画像読取密度と目的とす
る画像読取密度との比率に応じて前記ラインゲート信号
の間引きを行って画像読取りを行わせる有効ラインゲー
ト信号を決定することにより副走査方向の画像読取密度
を制御する画像読取装置において、１ライン毎に入力さ
れるラインゲート信号を有効ラインゲート信号とするか
否かを前記ステップパルス毎に発生するゲートイネーブ
ル信号の可否によって決定するようにし、前記ゲートイ
ネーブル信号を可とする条件が１ライン中に２回以上発
生した場合には次のラインまで可状態を保持するように
した。請求項２記載の発明は、ステップパルス毎にゲー
トイネーブル信号を発生させるゲートイネーブル信号発
生手段と、１ライン毎に入力されるラインゲート信号を
有効ラインゲート信号とするか否かをゲートイネーブル
信号発生手段により発生したゲートイネーブル信号の可
否によって決定するイネーブル制御手段とを備え、ゲー
トイネーブル信号発生手段は前記ゲートイネーブル信号
を可とする条件が１ライン中に２回以上発生した場合に
は可状態を次のラインまで保持する保持手段を有する。

【００２４】従って、ステップパルスとライン信号との
位相関係の非同期に起因して１ライン中にゲートイネー
ブル信号を可とする条件が２回以上発生した場合にはそ
の可状態を次のラインまで保持するので、少なくともタ
イミングずれによる異常なライン抜けを生じ得ることを
検知でき、何らかの方法でライン抜けを生じないように
対処できる。

【００２５】請求項３記載の発明は、請求項２記載の画
像読取装置において、ゲートイネーブル信号発生手段
は、ラインゲート信号を有効としない条件下でも保持手
段が可状態を保持しているときにはラインゲート信号を
有効とするよう切換える切換手段を有する。従って、ス
テップパルスとライン信号との位相関係の非同期に起因
するライン抜けを生じ得る事態の検知だけでなく、その
異常なライン抜けを生じないように動作させることがで
きる。

【００２６】

【発明の実施の形態】本発明の一実施の形態を図１ない
し図３に基づいて説明する。なお、本実施の形態は、前
述した特願平９−６６４４３号による既提案例をベース
とするものであり、図４ないし図６で示した部分と同一
部分は同一符号を用いて示し、説明も省略する。特に、
図４に示した構成はそのまま用いるものであり、図４中
に示すゲートイネーブル信号生成回路２の構成が図１に
示すように改良されている。

【００２７】まず、本実施の形態のゲートイネーブル信
号生成回路２にあっては、保持手段２１と切換手段２２
とが付加されている。保持手段２１はＡＮＤゲート１２
より得られるイネーブルエッジ信号と１ビット記憶素子
１３から得られる内部ゲートイネーブル信号とを入力と
するＡＮＤゲート２３と、このＡＮＤゲート２３の出力
によりセットされるフリップフロップ構成の１ビット記
憶素子２４と、ゲートイネーブル信号ＥＮの立下りエッ
ジを検出して前記１ビット記憶素子２４をリセットする
ための立上りエッジ検出回路２５とにより構成されてい
る。即ち、ＡＮＤゲート２３によりゲートイネーブル信
号ＥＮを可“１”とする条件が１ライン中に２回発生し
たか否かをチェックし、２回発生した場合にはＡＮＤゲ
ート２３の出力により１ビット記憶素子２４をセットす
ることにより、ゲートイネーブル信号ＥＮの立下りが検
知されるまでの次のラインまで記憶保持するものであ
る。この１ビット記憶素子２４の出力が誤差吸収信号と
して機能し、この誤差吸収信号が出力された場合にはタ
イミングずれによる異常なライン抜けを生じ得ることが
わかる。

【００２８】また、切換手段２２はゲートイネーブル信
号ＥＮを出力する１ビット記憶素子１６のセット入力側
に付加されており、セット条件を変更するもので、誤差
吸収信号と立下りエッジ検出回路１４の出力（入力ゲー
ト信号の立下りエッジ信号）とを入力とするＡＮＤゲー
ト２６とこのＡＮＤゲート２６の出力とＡＮＤゲート１
５の出力とのＯＲをとり１ビット記憶素子１６をセット
するＯＲゲート２７とにより構成されている。即ち、Ａ
ＮＤゲート２６のルートにより、ゲートイネーブル信号
ＥＮを出力し得る許可条件が増やされている。

【００２９】このような構成において、図６に示したケ
ースの場合の動作のタイムチャートを示す図２を参照し
て動作を説明する。まず、内部ゲートイネーブル信号が
“１”の状態でイネーブルエッジ信号が発生した場合
（即ち、ゲートイネーブル信号ＥＮを可“１”とする条
件が１ライン中に２回発生した場合）（タイミングｔ
２）、ＡＮＤゲート２３の出力により１ビット記憶素子
２４がセット（保持）され、誤差吸収信号が出力され
る。その後、タイミングｔ４において、図６の場合には
内部ゲートイネーブル信号が“１”のため、ゲートイネ
ーブル信号はセットされなかったが、本実施の形態の場
合には、誤差吸収信号がＯＲ回路２７を通してＯＲ処理
されて１ビット記憶素子１６をセットするので、このタ
イミングｔ４でもゲートイネーブル信号ＥＮが出力され
る。この結果、次のライン（タイミングＴに相当するラ
イン）でイネーブル制御回路５からは出力ゲート信号が
アクティブ状態で出力される。よって、このライン分が
誤って間引かれることなく、出力が得られることにな
る。

【００３０】ゲートイネーブル信号ＥＮを可“１”とす
る条件が１ライン中に２回発生しない場合の動作は前述
した図６の場合と同様である。

【００３１】なお、図１中に示す立下りエッジ検出回路
１４としては、例えば、図３（ａ）に示すように、入力
信号（入力ゲート信号）を遅延回路３１で遅延させた信
号と入力信号の反転信号とを入力とするＡＮＤゲート３
２により構成すればよい。また、立下りエッジ検出回路
１７，１８，２５としては、例えば、図３（ｂ）に示す
ように入力信号（ゲートイネーブル信号ＥＮや入力ゲー
ト信号）を遅延回路３３で遅延させてさらに反転させた
信号と入力信号とを入力とするＡＮＤゲート３４により
構成すればよい。さらに、変化点検出回路１１として
は、例えば、図３（ｃ）に示すように、入力信号（ステ
ップパルスＳＰ）を遅延回路３５で遅延させた信号と入
力信号の反転信号とを入力とするＡＮＤゲート３６と、
入力信号（ステップパルスＳＰ）を遅延回路３７で遅延
させてさらに反転させた信号と入力信号とを入力とする
ＡＮＤゲート３８と、これらのＡＮＤゲート３４，３６
の出力のＯＲをとるＯＲゲート３９とにより構成すれば
よい。

【００３２】

【発明の効果】請求項１記載の発明によれば、ステッピ
ングモータの速度を一定速度に制御するために制御装置
から送出されるステップパルスと、画像データの１ライ
ン分を示す信号として画像処理部から送出されるライン
ゲート信号とを入力として、ステッピングモータの速度
により決まる基準画像読取密度と目的とする画像読取密
度との比率に応じてラインゲート信号の間引きを行って
画像読取りを行わせる有効ラインゲート信号を決定する
ことにより副走査方向の画像読取密度を制御する画像読
取装置において、１ライン毎に入力されるラインゲート
信号を有効ラインゲート信号とするか否かをステップパ
ルス毎に発生するゲートイネーブル信号の可否によって
決定するようにし、ゲートイネーブル信号を可とする条
件が１ライン中に２回以上発生した場合には次のライン
まで可状態を保持するようにし、また、請求項２記載の
発明によれば、ステップパルス毎にゲートイネーブル信
号を発生させるゲートイネーブル信号発生手段と、１ラ
イン毎に入力されるラインゲート信号を有効ラインゲー
ト信号とするか否かをゲートイネーブル信号発生手段に
より発生したゲートイネーブル信号の可否によって決定
するイネーブル制御手段とを備え、ゲートイネーブル信
号発生手段はゲートイネーブル信号を可とする条件が１
ライン中に２回以上発生した場合には可状態を次のライ
ンまで保持する保持手段を有することで、ステップパル
スとライン信号との位相関係の非同期に起因して１ライ
ン中にゲートイネーブル信号を可とする条件が２回以上
発生した場合にはその可状態を次のラインまで保持する
ようにしたので、少なくともタイミングずれによる異常
なライン抜けを生じ得ることを検知することができで
き、よって、何らかの方法でライン抜けを生じないよう
に対処することができる。

【００３３】請求項３記載の発明によれば、請求項２記
載の画像読取装置において、ゲートイネーブル信号発生
手段は、ラインゲート信号を有効としない条件下でも保
持手段が可状態を保持しているときにはラインゲート信
号を有効とするよう切換える切換手段を有するので、ス
テップパルスとライン信号との位相関係の非同期に起因
するライン抜けを生じ得る事態の検知だけでなく、その
異常なライン抜けを生じないように動作させることがで
きる。

【図面の簡単な説明】

【図１】本発明の一実施の形態のゲートイネーブル信号
生成回路の構成例を示すブロック図である。

【図２】その動作を示すタイムチャートである。

【図３】エッジ検出回路の構成例を示すブロック図であ
る。

【図４】既提案例の画像読取装置の構成例を示すブロッ
ク図である。

【図５】そのゲートイネーブル信号生成回路の構成例を
示すブロック図である。

【図６】その動作を示すタイムチャートである。

【符号の説明】１ゲートイネーブル信号発生手段５イネーブル制御手段２１保持手段２２切換手段

Claims

【特許請求の範囲】

【請求項１】ステッピングモータの速度を一定速度に
制御するために制御装置から送出されるステップパルス
と、画像データの１ライン分を示す信号として画像処理
部から送出されるラインゲート信号とを入力として、前
記ステッピングモータの速度により決まる基準画像読取
密度と目的とする画像読取密度との比率に応じて前記ラ
インゲート信号の間引きを行って画像読取りを行わせる
有効ラインゲート信号を決定することにより副走査方向
の画像読取密度を制御する画像読取装置において、１ラ
イン毎に入力されるラインゲート信号を有効ラインゲー
ト信号とするか否かを前記ステップパルス毎に発生する
ゲートイネーブル信号の可否によって決定するように
し、前記ゲートイネーブル信号を可とする条件が１ライ
ン中に２回以上発生した場合には次のラインまで可状態
を保持するようにしたことを特徴とする画像読取装置。
【請求項２】ステッピングモータの速度を一定速度に
制御するために制御装置から送出されるステップパルス
と、画像データの１ライン分を示す信号として画像処理
部から送出されるラインゲート信号とを入力として、前
記ステッピングモータの速度により決まる基準画像読取
密度と目的とする画像読取密度との比率に応じて前記ラ
インゲート信号の間引きを行って画像読取りを行わせる
有効ラインゲート信号を決定することにより副走査方向
の画像読取密度を制御する画像読取装置において、前記
ステップパルス毎にゲートイネーブル信号を発生させる
ゲートイネーブル信号発生手段と、１ライン毎に入力さ
れるラインゲート信号を有効ラインゲート信号とするか
否かを前記ゲートイネーブル信号発生手段により発生し
たゲートイネーブル信号の可否によって決定するイネー
ブル制御手段とを備え、前記ゲートイネーブル信号発生
手段は前記ゲートイネーブル信号を可とする条件が１ラ
イン中に２回以上発生した場合には可状態を次のライン
まで保持する保持手段を有することを特徴とする画像読
取装置。
【請求項３】ゲートイネーブル信号発生手段は、ライ
ンゲート信号を有効としない条件下でも保持手段が可状
態を保持しているときにはラインゲート信号を有効とす
るよう切換える切換手段を有することを特徴とする請求
項２記載の画像読取装置。