JP2563724B2 - 副走査制御装置 - Google Patents

副走査制御装置

Info

Publication number
JP2563724B2
JP2563724B2 JP4123172A JP12317292A JP2563724B2 JP 2563724 B2 JP2563724 B2 JP 2563724B2 JP 4123172 A JP4123172 A JP 4123172A JP 12317292 A JP12317292 A JP 12317292A JP 2563724 B2 JP2563724 B2 JP 2563724B2
Authority
JP
Japan
Prior art keywords
register
counter
image information
control circuit
recording
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4123172A
Other languages
English (en)
Other versions
JPH05153339A (ja
Inventor
一郎 宮川
元芳 永井
誠 山谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP4123172A priority Critical patent/JP2563724B2/ja
Publication of JPH05153339A publication Critical patent/JPH05153339A/ja
Application granted granted Critical
Publication of JP2563724B2 publication Critical patent/JP2563724B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Facsimile Scanning Arrangements (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ファクシミリ装置等に
おいて紙送りの制御を行う副走査制御装置に関する。
【0002】
【従来の技術】ファクシミリ装置は機種によって、記録
部や読取り部の副走査(紙送り)機構の構造、それに用
いられるステップモータの種類、読取り速度や記録速度
等が異なる。したがって、ラインバッファ制御部と読取
り部や記録部との間の画情報転送の制御条件、ステップ
モータの駆動条件は、機種毎に適応させる必要があっ
た。
【0003】従来のファクシミリ装置において、画情報
の転送やステップモータの駆動を制御するために用いら
れている制御回路は、ファクシミリ装置の新機種を開発
する際に、それ専用の制御回路を新規に設計しているの
が実情である。また、機種開発の過程で、読取り部や記
録部の設計を変更した場合、制御回路も同時に設計変更
するようにしていた。
【0004】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、ステップモータの駆動を制御するための
制御回路は、制御条件を簡単に変更できず汎用性に欠
け、ファクシミリ装置の開発コストの低減、開発期間の
短縮を阻害するという不具合があった。本発明は、前記
従来の課題を解決すべく為されたもので、異機種のファ
クシミリ装置に共通に適用可能な汎用で、マイクロコン
ピュータにより副走査モータの駆動制御条件等を任意に
設定できる副走査制御装置を実現することを目的とす
る。
【0005】
【課題を解決するための手段】本発明は上述の目的を達
成するために、原稿の搬送開始位置から読取り開始位置
までの距離に対応する値を記憶するレジスタと、原稿を
定速あるいは可変速で搬送する搬送手段と、前記レジス
タに記憶された値を計数することにより原稿の搬送開始
時には定速で、かつ原稿が読取り開始位置に到達すると
可変速に切換えてそれぞれ搬送させるように前記搬送手
段を制御する制御手段とを備え、前記レジスタ内の値は
マイクロコンピュータから可変に設定可能であるように
したものである。
【0006】
【作用】本発明は上述の構成によって、マイクロコンピ
ュータからレジスタに原稿の搬送開始位置から読取り開
始位置までの距離に対応する値を可変設定可能にしたこ
とにより、原稿の搬送開始位置から読取り開始位置まで
の距離が異なる複数種のファクシミリ装置に対しても、
機種毎に対応するように簡単に原稿の定速搬送、可変速
搬送の切換えを行うことができる。
【0007】
【実施例】図1は、本発明の一実施例によるファクシミ
リ装置における副走査制御装置の全体構成を示すブロッ
ク図である。同図において、1はクロック制御ユニッ
ト、2は画情報制御ユニット、3はカウンタ制御ユニッ
ト、4はインターフェイス制御ユニットである。これら
全ユニットは内部バスS16で相互に接続される。
【0008】インターフェイス制御ユニット4は、ファ
クシミリ装置のMPU(図示せず)との間にデータバス
S14、アドレスおよびその他の制御信号のインターフェ
イスS15を持ち、内部バスS16を通じて他の各ユニット
1,2,3内のレジスタに対し、MPUからの制御にし
たがってデータの読み書きを行う。なお、各ユニット
1,2,3の内部のレジスタをデータバスS14およびイ
ンターフェイスS15と直結し、MPUより直接制御する
ように構成することも可能であり、その場合はインター
フェイス制御ユニット4は省いてよい。
【0009】クロック制御ユニット1の詳細ブロック図
を図2に示す。同図において、101は水晶発振子5の固
有振動数で決まる一定周期の信号S101を発生する発振
回路である。102は分周回路であり、信号S101を分周す
ることにより、基本クロックS1、計数クロックS7、
内部クロックS102、および外部クロックS2を発生す
る。この外部クロックS2は、MPUおよびその分周回
路等へ供給される。103,105,107は内部バスS16を通
じて制御されるレジスタである。104,106はカウンタ、
108,109はセレクタである。
【0010】カウンタ104はレジスタ105の設定値を初期
値として内部クロックS102を計数し、定速ステップパ
ルスS103を発生する。したがってMPU側でレジスタ1
05の設定値を変更することにより、定速ステップパルス
S103の周期を任意に変化させることができる。この定
速ステップパルスS103と、画情報制御ユニット2から
入力される読取り用の可変速ステップパルスS3のう
ち、レジスタ103から出る制御信号S105で指定される一
方がセレクタ108で選択され、ファクシミリ装置の読取
り部(図示せず)の副走査駆動用のステップパルスS5
として外部へ送出される。もう一方のセレクタ109は、
定速ステップパルスS103と、画情報制御ユニット2か
ら入力される記録用の可変速ステップパルスS4のう
ち、レジスタ103からの制御信号S104にしたがって一方
を選択し、ファクシミリ装置の記録部(図示せず)の副
走査駆動用のステップパルスS6として外部へ送出す
る。つまり、MPUはレジスタ103の設定値を制御する
ことによりステップパルスS5,S6の切替えを行うこ
とができる。カウンタ106は、レジスタ107の設定値を初
期値として外部から入力されるクロックS9を計数する
ことにより、画情報制御ユニット2に供給するための画
情報同期クロックS8を発生する。この画情報同期クロ
ックS8の周期も、レジスタ107の設定によりMPU側
から制御できる。
【0011】前記の画情報制御ユニット2の詳細ブロッ
ク図を図3に示す。同図において、S10は読取り部との
インターフエース、S11は記録部とのインターフエー
ス、S12はファクシミリ装置のラインバッファ制御部
(図示せず)とのインターフエイスである。
【0012】201,202,203はそれぞれ読取り部、記録
部、ラインバツフア制御部とのインターフェイス制御回
路である。画情報はこれらインターフェイス制御回路20
1,202,203を介して授受される。
【0013】204は画情報処理回路、207は遅延記録制御
回路、209は画幅変換制御回路、208,210はカウンタ、2
12,213はセレクタ、215〜218はレジスタである。これ
ら各部の協働により、ラインバッファ制御部と読取り部
または記録部との間の画情報の転送が制御され、その制
御を通じて、後述するような記録動作の応答遅れ補正、
主走査方向についての画報の縮小や画幅変換が行われ
る。これら処理に必要なパラメータとして、応答遅れ時
間、削除/付加幅、有効幅がそれぞれ内部バスS16より
レジスタ216,217,218に設定される。なお、同ユニッ
ト内には後述するようなクロックを生成し、必要な部分
へ供給する回路が存在するが、これは図中省略してい
る。
【0014】205は可変速ステップパルス発生制御回
路、206はカウンタ、211はセレクタ、214はレジスタ、2
19は副走査縮小制御回路である。これら各部は、読取り
部及び記録部の副走査駆動に用いる可変速ステップパル
スS3,S4を発生する。可変速ステップパルスS3,
S4の周期はレジスタ215に、停止待ち時間(後述)は
レジスタ214に設定される。副走査縮小制御回路219は、
画像を副走査方向について縮小する場合に、可変速ステ
ップパルスS4の間引きを行なう。
【0015】前記の画情報の転送制御の方法、可変速ス
テップパルスS3,S4の発生タイミングの制御方法
は、ファクシミリ装置の動作モード(受信、送信、コピ
ー)によって切り替える必要がある。この動作モードに
応じた制御情報(後述のように、縮小を指令する情報も
含む)をMPUより設定するために設けられているのが
レジスタ220であり、それに設定された内容は信号パル
スS220を経間して前記の各回路204,205,207,209,2
19に与えられる。レジスタ220は内部バスS16に接続さ
れ、MPUより制御可能である。
【0016】図4はカウンタ制御ユニット3の詳細構成
を示すブロック図である。302はセレクタ、303はカウン
タである。301はセレクタ302とカウンタ303を制御する
ためのレジスタ、304,305はカウンタ303の初期値を設
定するレジスタである。306,307はカウンタ303の計数
値をMPUへ読み出すためのレジスタである。これらレ
ジスタ301,304〜307は内部バスS16に接続それており、
MPUから制御できる。
【0017】セレクタ302は、レジスタ301からの指定に
より読取り用ステップパルスS5、記録用ステップパル
スS6、計数用クロックS7の中の1つを選択し、カウ
ンタ303に入力する。カウンタ303はレジスタ301によっ
て起動されると、レジスタ304,305の値を初期値として
セレクタ302の出力を計数する。そのキャリー信号S13は
MPUへ割込み信号として送られる。
【0018】次に、送信モード、受信モード、コピーモ
ードの順に、ファクシミリ制御装置の動作を詳しく説明
する。
【0019】まず送信モードについて説明する。このモ
ードにおいては、ラインバッファ制御部からインターフ
ェイスS12上の入力レディ信号がオンされると、インタ
ーフェイス制御回路203は信号パスS201上の信号で各回
路205,209を起動する(遅延記録制御回路207は起動さ
せない)。画情報処理回路204は、信号パスS220により
送信モードが指定されているので、読取り部より入力さ
れる画情報同期クロックに基づき内部で発生したクロッ
クと同期して、信号パスS203上の読取り画情報を取り
込み、それを信号パスS205に出力する。信号パスS205
上の画情報は、インターフェイス制御回路203からライ
ンバッファ制御部とのインターフェイスS12にのせられ
る。
【0020】画幅変換制御回路209は、インターフェイ
ス制御回路201からの読取りイネーブル信号S202がオン
すると、セレクタ213にレジスタ217を選択させた状態で
カウンタ210の計数動作を開始させる。カウンタ210はレ
ジスタ217を初期値として、読取り部からの画情報同期
クロックより内部で生成されるクロックを計数し、フル
カウントに達するとキャリー信号を出力する。このキャ
リー信号が出ると、画幅変換制御回路209は信号パスS2
06上のバッファ入力イネーブル信号をオンすると同時
に、セクタ213をレジスタ218側に切り替える。カウンタ
210はリセット後、今度はレジスタ218の設定値を初期値
として計数を行ない、フルカウントに達するとキャリー
信号を出力する。このキャリー信号が出ると、画幅変換
制御回路209はバッファ入力イネーブル信号をオフし、
カウンタ210を停止させる。次のラインに対する読取り
イネーブル信号S202がオンした場合も、ラインバッフ
ァ制御部のビジー等の起動禁止信号パスS201上に出て
いなければ、画幅変換制御回路209は前記したと同様の
バッファ入力イネーブル信号の制御を行う。このように
して、1ラインずつ読取り画情報がラインバッファ制御
部へ転送される。
【0021】一方、可変速ステップパルス発生制御回路
205は、読取りイネーブル信号S202がオンするとセレク
タ211にレジスタ215を選択させた状態でカウンタ206を
起動させる。カウンタ206はレジスタ215の値を初期値と
して、基準クロックS1に基づいて内部で発生されるク
ロック(図示せず)を計数する。カウンタ206からキャ
リー信号が出ると、可変速ステップ発生制御回路205は
パルスS204を1発出力するとともに、カウンタ206を停
止させる。次のラインについても、読取りイネーブル信
号S202のオンで同様の動作が行われるが、信号パスS2
01上に起動禁止信号が出ている場合は動作しない。パル
スS204は副走査縮小制御回路219を通じて、読取り用可
変速ステップパルスS3として外部へ出力される。
【0022】なお、読取り部において読取り開始位置ま
で紙送り、行われるまでの間、クロック制御ユニット1
内のセレクタ108は定速ステップパルスS103を選択する
ように、また、カウンタ制御ユニット3内のセレクタ30
2は読取り用ステップパルスS5を選択するように、レ
ジスタ103,301を介してMPUより制御される。したか
って、カウンタ303は定速ステップパルスS103を計数す
ることになる。また、この間、画幅変換制御回路209と
可変速ステップパルス発生制御回路205の動作は、レジ
スタ220を介してMPUより抑止される。所定時間(レ
ジスタ304,305に設定される)を経過し、読取り開始位
置まで紙送りされると、カウンタ303よりキュリー信号
S13が出て、MPUに割込みがかかる。MPUはこの割
込みを受けると、レジスタ220を通じて前記の各回路20
5,209の抑止を解くとともに、レジスタ103を通じてセ
レクタ108を可変速ステップパルスS3側に切り替え
る。またMPUは、読取り終了を監視するためにレジス
タ304,305を再設定し、カウンタ303に読取り用ステッ
プパルスS5を計数させる。キャリー信号S13によって
割り込まれると、MPUは1ページ分の読取り終了と判
断し前記の送信動作を停止させる。また、途中におい
て、MPUはレジスタ306,307を通じてカウンタ303の
計数値を読み取り、読取り動作の進行状況等を知ること
ができる。
【0023】次に受信モードの動作を説明する。ライン
ブッファ制御部のインターフェイスS12の出力レディ信
号がオンすると、インターフェイス制御回路203は信号
パスS201を通じて各回路205,207,209に起動をかけ
る。
【0024】可変速ステップパルス発生制御回路205
は、直ちにパルスS207を1発送出するとともにセレク
タ211にレジスタ215を選択された状態でカウンタ206の
計数動作を開始させる。カウンタ206は、レジスタ215の
設定値として基本クロックS1より生成されたクロック
を計数する。可変速ステップパルス発生制御回路205
は、カウンタ206からキャリー信号が出るたびにパルス
S207を1発ずつ送出し、パルス207の送出数が所定数に
達すると、カウンタ206からキャリー信号が出た時点よ
りセレクタ211をレジスタ215側に切り替える。その後、
カウンタ206からキャリー信号が出るまで、信号S221を
オンし、遅延記録制御回路207からの信号S208の送出を
抑止する。カウンタ206からキャリー信号が出ると、可
変速ステップパルス発生制御回路205は信号S221をオフ
するとともに、カウンタ206を停止させる。パルス207は
記録用可変速ステップパルスS4として送出される。
【0025】遅延記録制御回路207は、起動と同時に、
セレクタ212をレジスタ216側へ切り替えた状態でカウン
タ208の計数を開始させる。カウンタ208は、レジスタ21
6の設定値を初期値として、画情報同期クロックS8か
ら内部で作られるクロック(図示せず)を計数し、フル
カウントに達するとキャリー信号を出力する。遅延記録
制御回路207は、カウンタ208の最初のキャリー信号でセ
レクタ212をレジスタ215側へ切り替えるとともに、キャ
リー信号が出るたびに信号S208を出力する。ただし、
信号S211がオンするとカウンタ208を停止させ、信号S
208は出さない。
【0026】画幅変換制御回路209は、信号208が出る
と、記録イネーブル信号S211をオンするとともに、セ
レクタ213をレジスタ217側へ切り替えてカウンタ210を
起動する。カウンタ210は、レジスタ217の値を初期値と
して、カウンタ208と同じクロックを計数する。このカ
ウンタ210からキャリー信号が出ると、画幅変換制御回
路209は信号パスS206上のバッファ出力イネーブル信号
をオンすると同時に、セレクタ213をレジスタ218側へ切
り替える。カウンタ210はレジスタ218の設定値を初期値
として計数動作を開始する。次のキャリー信号が出る
と、画幅変換制御回路209はバッファ出力イネーブル信
号(S206)をオフし、セレクタ213をレジスタ217に切
り替える。その後、カウンタ210よりキャリー信号が出
ると、画幅変換制御回路209は記録イネーブル信号S211
をオフし、同時にカウンタ210を停止させる。信号パス
S206上のバッファ出力イネーブル信号はインターフェ
ースS12を通じてラインバッファ制御部へ伝えられ、同
信号のオン期間に1ライン分の画情報がインターフェイ
スS12から入力される。この画情報はインターフェイス
制御回路203より信号パスS209を通じて画情報処理回路
204へ送られる。
【0027】画情報処理回路204は、画情報同期クロッ
クS8から内部で作られるクロックと同期をとって、信
号パスS209上の画情報を取り込み、それを信号パスS2
10へ出力する。インターフェース制御回路210は、記録
イネーブル信号S211と画情報(S210)を記録とのイン
ターフェイスS11ヘ出力する。
【0028】なお、MPUは、受信動作の開始時に、レ
ジスタ103を通じてセレクタ109を定速ステップパルスS
103側に切り替え、レジスタ304,305を設定した上で、
レジスタ301を通じてセレクタ302に記録用ステップパル
スS6を選択させカウンタ303を起動し、また、レジス
タ220により画情報制御ユニット2内の各回路205,20
7,209を停止させる。記録部において記録開始位置まで
紙送りがなされると、カウンタ303のキャリー信号S13
が発生し、MPUに割込みがかかる。MPUは、レジス
タ103,220を通じて、セレクタ109を可変速ステップパ
ルスS4側へ切り替えるとともに、画情報制御ユニット
2内の各回路205,207,209を動作可能にする。またM
PUは、レジスタ304,305を再設定するとともに、レジ
スタ301を通じてカウンタ303を再起動する。1ページ分
の記録終了は、キャリー信号S13の割り込みによってM
PUへ通知される。MPUは、途中において、必要に応
じレジスタ306,307によりカウンタ303の値を読み取
り、受信動作の進み具合を監視できる。
【0029】次に、コピーモードの動作について説明す
る。コピーモードは、送信動作と受信動作の組合せによ
って1ライン単位で実行される。
【0030】即ち、読取り部から読取りイネーブルS20
2がそのまま信号パスS206、インターフェイス制御回路
203、インターフェイスS12を通じてラインバッファ制
御部へ送られる。読取り画情報は、信号パスS203、画
情報処理回路204、信号パスS205、インターフェイス制
御回路203、インターフェイスS12を通じてラインバッ
ファ制御部へ送られる。
【0031】一方、ラインバッファ制御部からの出力レ
ディ信号がオンし、インターフェイス制御回路203より
信号パスS201で起動がかかると、可変速ステップパル
ス発生制御回路205と画幅変換制御回路209は前記の受信
モードと同様に動作する。ただし、可変速ステップパル
ス発生制御回路205はレジスタ214の選択は行わず、セレ
クタ215で決まる周期パルスS204,S207を同時に送出
する。ラインバッファ制御から出力される画情報は、イ
ンターフェイスS12、インターフェイス制御回路203、
信号パスS219、画情報処理回路204、信号パスS210、
インターフェイス制御回路202、インターフェイスS11
を経間して記録部へ送られ、記録される。
【0032】MPUは、コピー動作の開始時にセレクタ
108,109を定速ステップパルスS103側に切り替え、ま
たカウンタ制御回路3を送信モード(または受信モー
ド)の動作開始と同様に制御する。1ラインの読取り終
了時点にキャリー信号S13が発生すると、MPUはセレ
クタ108,109の入力選択を切り替えるとともに、画情報
制御ユニット2の各回路205,209の動作を可能にする。
その後のMPUによる制御は、前述の受信モードまたは
送信モードの場合と同様である。
【0033】なお、MPUは必要に応じてカウンタ303
に計数クロックS7を計数させることもできる。
【0034】前述の各動作モードにおける画幅変換処理
について、図5のイネーブル信号波形図によって説明す
る。
【0035】図5のAは無処理の場合のイネーブル信号
波形図を示し、送信モード、受信モードおよびコピーモ
ードにおいてレジスタ217で削除/付加幅を0と指定し
た場合に相当する。送信モード(およびコピーモードで
の送信動作)では、iが読取りイネーブル信号S202、i
iがバッファ入力イネーブル信号(S206)にそれぞれ相
当する。αはレジスタ218で指定された有効幅である。
受信モードでは、iが入力イネーブル信号(S206)、i
iが記録イネーブル信号S211に相当する。
【0036】図5のBは画幅削減の場合のイネーブル信
号波形図であり、これは送信モードに該当する。iiiは
読取りイネーブル信号S202、ivはバッファ出力イネー
ブル信号(S206)である。eはレジスタ217で指定され
る削除幅、fはレジスタ218で指定される有効幅であ
る。
【0037】図5のCは画情報付加処理の場合のイネー
ブル信号波形図であり、受信モードと、コピーモードの
記録動作時がこれに該当する。vは入力イネーブル信号
(S206)、viは記録イネーブル信号S211である。gは
レジスタ217で指定される付加幅、hはレジスタ218で指
定される有効幅である。
【0038】このように、イネーブル信号の制御によっ
て、画幅変換処理が実行される。ただし、各イネーブル
信号は、画情報制御ユニット2内の遅延を無視して示し
てあり、厳密には遅延補正が行われる。
【0039】次に、画情報制御ユニット2における副走
査制御について、さらに説明する。図6は、記録部に対
する副走査制御の説明図である。
【0040】同図において、Aは記録部の副走査駆動用
のステップパルス、BはステップパルスAに対する副走
査駆動系の応答(変位−時間特性)を示す。cは記録イ
ネーブル信号である。
【0041】図示のように、ステップパルスAの印加に
たいし副走査駆動系はBに示すように応答が遅れる。こ
の応答遅れ時間は個々の副走査駆動系によって異なる。
この応答遅れに対する補正を行うのが副走査制御の1つ
の機能である。即ち、適切な応答遅れ時間をレジスタ21
6で設定し、この設定した時間1だけ記録イネーブル信
号c(第3図のS211)の供給開出を遅らせる。このタ
イミング補正により、各ラインの記録ドット列の並びを
Dに示すように均等にすることができる。
【0042】また、ステップパルスAの供給を停止して
から副走査駆動系が完全に停止するまでに、停止待ち時
間kが必要であり、この間に記録を再開すると記録動作
が不安定になる。この停止待ち時間kも個々の副走査駆
動系によって変化するので、ステップパルスAと記録イ
ネーブル信号cのタイミングを制御する必要がある。前
記のレジスタ214がこの待ち時間kで設定するもので、
このレジスタ214に設定された時間だけ、ステップパル
スAの再送開始を待たせる(当然、イネーブル信号の送
出も待たせる)。
【0043】さらに、ステップパルスAの周期jと記録
イネーブル信号cの周期mを、記録速度等に応じて制御
する必要がある。この周期を設定するのがレジスタ215
であり、その設定値にしたがってステップパルスAと記
録イネーブル信号cの周期を制御する。
【0044】画情報制御ユニット2は、主、副両走査方
向に対し画像を縮小する機能を持っている。この縮小処
理は、MPUからレジスタ202に縮小の指令が設定され
た場合に限り、送信モードとコピーモードで行われる。
【0045】主走査方向の縮小処理は画情報処理部204
で実行され、送信モード時は読取り画情報列に対し、コ
ピーモード時はラインバッファ制御部から入力される画
情報列に対し行われる。
【0046】副走査方向の縮小は、副走査縮小制御回路
219と画幅変換制御回路209の働きにより実行される。
【0047】即ち、送信モード時は、読取り画情報の例
えば7ライン中の1ラインに対し、画幅変換制御回路20
9でバッファ入力イネーブル信号(S206)の送出を中止
する。これにより、読取り画情報が7ライン当たり1ラ
インだけラインバッファ制御部へ送られず、間引かれ
る。つまり、7ラインにつき1ライン分だけ副走査方向
に縮小される。
【0048】コピーモードでは、読取り画情報をライン
バッファ制御部へ転送する時に、画幅変換制御回路209
によって同様の間引きを行う。一方、ラインバッファ制
御部より入力される画情報(縮小済み)を記録部へ送っ
て記録させる時に、副走査縮小制御回路219で7ライン
当たり1ライン分に対する記録用可変速ステップパルス
S4の送出を止める。このようにして、コピーモードで
の副走査方向の縮小が実行される。
【0049】以上に詳述したように、本実施例によれ
ば、MPUからのレジスタ設定により、ステップパルス
の周期とタイミング、読取り部および記録部とラインバ
ッファ制御部との間の画情報の転送制御方法を任意に変
えることができる。また、ラインバッファ制御部から記
録部への画情報の転送速度も、画情報同期クロック(S
8)の周期設定により、MPUから任意に変えることが
できる。読取り画情報の同期クロックは、読取り部から
入力されるクロに基づいて作られるから、読取り部の読
取り速度に適応した速度で読取り画情報を転送できる。
また、ステップパルスの周期やタイミングを任意に変化
しても、ステップパルスをカウンタで計数するので、記
録部や読取り部の紙送りの管理、その他の通信制御等の
ための時間管理を支障なく行うことができる。したがっ
て、本実施例のファシミリ制御装置は、異機種のファク
シミリ装置に共通に利用することができ、極めて汎用性
に富む。さらに本実施例のファクシミリ制御装置は、M
PUからのレジスタ設定により多様な画幅変換処理や縮
小処理を行うことができ、ファクシミリ装置の多機能化
にも対応できる。
【0050】なお、本発明は本実施例の構成だけに限定
されるものでなく、適宜変形して実施できることは勿論
である。また本発明によるファクシミリ制御装置は、デ
ィスクリード部品を用いて実現することも、また1チッ
プまたは複数チップの集積回路として実現することもで
きる。
【0051】
【発明の効果】以上の説明から明らかなように、本発明
は原稿の搬送開始位置から読取り開始位置までの距離に
対応する値を記憶するレジスタと、原稿を定速あるいは
可変速で搬送する搬送手段と、前記レジスタに記憶され
た値を計数することにより原稿の搬送開始時には定速
で、かつ原稿が読取り開始位置に到達すると可変速に切
換えてそれぞれ搬送させるように前記搬送手段を制御す
る制御手段とを備え、前記レジスタ内の値はマイクロコ
ンピュータから可変に設定可能であるようにしたことに
より、原稿の搬送開始位置から読取り開始位置までの距
離が異なる複数種のファクシミリ装置に対しても、機種
毎に対応するように簡単に原稿の定速搬送、可変速搬送
の切換えを行うことができる。この結果、異機種(原稿
の搬送開始位置から読取り開始位置までの距離が異なる
ファクシミリ装置)のファクシミリ装置等に共通に適用
可能な汎用の副走査制御装置を提供できるという優れた
効果を有するものである。
【図面の簡単な説明】
【図1】本発明の一実施例によるファクシミリ装置にお
ける副走査制御装置の全体構成を示すブロック図
【図2】図1中のクロック制御ユニットの詳細構成を示
すブロック図
【図3】第1図中の画情報制御ユニットの詳細構成を示
すブロック図
【図4】図1中のカウンタ制御ユニットの詳細構成を示
すブロック図
【図5】画幅変換処理を説明するためのイネーブル信号
波形図
【図6】記録部に対する副走査制御の説明図
【符号の説明】
1 クロック制御ユニット 2 画情報制御ユニット 3 カウンタ制御ユニット 4 インターフェイス制御ユニット 103,105,107,214〜218,301,304〜307 レジスタ 104,106,206,210,303 カウンタ 108,109,211〜213,302 セレクタ 201〜203 インターフェイス制御回路 204 画情報処理回路 205 可変速ステップパルス発生制御回路 207 遅延記録制御回路 209 画幅変換制御回路 S10 読取り部とのインターフェイス S11 記録部とのインターフェイス S12 ラインバッファ制御部とのインターフェイス S14 MPUのデータバス S15 MPUとのインターフェイス S16 内部バス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山谷 誠 大阪府門真市大字門真1006番地 松下電 子工業株式会社内 (56)参考文献 特開 昭56−58800(JP,A) 特開 昭57−129199(JP,A) 特開 昭57−132797(JP,A)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 原稿の搬送開始位置から読取り開始位置
    までの距離に対応する値を記憶するレジスタと、原稿を
    定速あるいは可変速で搬送する搬送手段と、前記レジス
    タに記憶された値を計数することにより原稿の搬送開始
    時には定速で、かつ原稿が読取り開始位置に到達すると
    可変速に切換えてそれぞれ搬送させるように前記搬送手
    段を制御する制御手段とを備え、前記レジスタ内の値は
    マイクロコンピュータから可変に設定可能であることを
    特徴とする副走査制御装置。
JP4123172A 1992-05-15 1992-05-15 副走査制御装置 Expired - Lifetime JP2563724B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4123172A JP2563724B2 (ja) 1992-05-15 1992-05-15 副走査制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4123172A JP2563724B2 (ja) 1992-05-15 1992-05-15 副走査制御装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP57157690A Division JPS5945763A (ja) 1982-09-09 1982-09-09 フアクシミリ制御装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP12350194A Division JPH0758912A (ja) 1994-06-06 1994-06-06 ファクシミリ制御装置
JP6123617A Division JPH0774894A (ja) 1994-06-06 1994-06-06 ファクシミリ制御装置

Publications (2)

Publication Number Publication Date
JPH05153339A JPH05153339A (ja) 1993-06-18
JP2563724B2 true JP2563724B2 (ja) 1996-12-18

Family

ID=14853971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4123172A Expired - Lifetime JP2563724B2 (ja) 1992-05-15 1992-05-15 副走査制御装置

Country Status (1)

Country Link
JP (1) JP2563724B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS607478B2 (ja) * 1979-10-20 1985-02-25 株式会社リコー 副走査用ステップモ−タ駆動装置
JPS57129199A (en) * 1981-02-04 1982-08-11 Toshiba Corp Drive device for stepping motor
JPS6019237B2 (ja) * 1981-02-10 1985-05-15 沖電気工業株式会社 パルスモ−タの速度制御方法

Also Published As

Publication number Publication date
JPH05153339A (ja) 1993-06-18

Similar Documents

Publication Publication Date Title
JP2021040262A (ja) 複合機及びその制御方法、並びにプログラム
JP3707509B2 (ja) 多機能並行処理型電子装置
JP2563724B2 (ja) 副走査制御装置
JP2502883B2 (ja) ファクシミリ制御装置
JPH05153375A (ja) フアクシミリ制御装置
JPH0758912A (ja) ファクシミリ制御装置
JPH07143292A (ja) ファクシミリ制御装置
JPH06303366A (ja) ビデオインタフェース
JPH0774894A (ja) ファクシミリ制御装置
JPH11161541A (ja) Asic制御装置及び方法
JPH0344473B2 (ja)
US7751068B2 (en) Digital copying machine and image data transfer method in digital copying machine
JPS61129975A (ja) プリンタ制御回路
JP3656869B2 (ja) 画像読取装置
JP2834877B2 (ja) 画像処理装置
JP3624060B2 (ja) パルスモータ駆動装置
JP2874437B2 (ja) 画像処理装置
JP2005119198A (ja) 印刷制御装置及び印刷制御方法
JPH04331569A (ja) 画像処理装置
JPH09266518A (ja) 画像読取装置
JPH0341863A (ja) フアクシミリ装置
JPH08163302A (ja) 画像入出力制御装置及び画像入出力制御装置の画像情報転送方法
JPS63170730A (ja) ハ−ドコピ−装置
JPS5887682A (ja) プリンタ装置の制御方式
JPH1083240A (ja) 多機能並行処理型電子装置