JPS5887682A - プリンタ装置の制御方式 - Google Patents
プリンタ装置の制御方式Info
- Publication number
- JPS5887682A JPS5887682A JP56185399A JP18539981A JPS5887682A JP S5887682 A JPS5887682 A JP S5887682A JP 56185399 A JP56185399 A JP 56185399A JP 18539981 A JP18539981 A JP 18539981A JP S5887682 A JPS5887682 A JP S5887682A
- Authority
- JP
- Japan
- Prior art keywords
- interruption
- dot
- pulse
- dot output
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/10—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by matrix printers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Dot-Matrix Printers And Others (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は接続相手装置からデータを受信し、媒体にドツ
トイメージデータな出力するプリンタ装置の制御方式に
関するものである。
トイメージデータな出力するプリンタ装置の制御方式に
関するものである。
一般にプリンタ装置の制御は第１図のようになっている
。− 従来のプリンタ装置の制御方式の１つとして（一定の時
間ごとに割込みが発生し、その毎に）・−ドウェアの制
御対象をスケジューリングする定時タイマ割込み制御方
式があり、マイクロコンピュータと割込みに関与する制
御回路およびプログラム処理は、それぞれ第２図、第６
図のようになっている。
。− 従来のプリンタ装置の制御方式の１つとして（一定の時
間ごとに割込みが発生し、その毎に）・−ドウェアの制
御対象をスケジューリングする定時タイマ割込み制御方
式があり、マイクロコンピュータと割込みに関与する制
御回路およびプログラム処理は、それぞれ第２図、第６
図のようになっている。
多量のドツトイメージデータな処理する高速プリンタに
おける定時タイマ割込み制御方式の欠点を次に示す。
おける定時タイマ割込み制御方式の欠点を次に示す。
ｔ ドツト出力、パルスモータ相切替え、インタフェー
ス制御のサポート要因が発生したかどうか、プログラム
によって判断して制御しなければならない。
ス制御のサポート要因が発生したかどうか、プログラム
によって判断して制御しなければならない。
２、 サポート要因が発生していない場合、不必要なオ
ーバーヘッドが生じ、プログラム処理時間が長（なり、
処理能力が向上しない。
ーバーヘッドが生じ、プログラム処理時間が長（なり、
処理能力が向上しない。
したがって、印字動作と次行の受信動作の並行処理を完
全に行うことができず、印字動作と印字動作の間に機構
部の停止時間が発生し、単位時間当たりの印字行数が向
上しない欠点があった。
全に行うことができず、印字動作と印字動作の間に機構
部の停止時間が発生し、単位時間当たりの印字行数が向
上しない欠点があった。
次に割込み要因の発生毎に割込み処理を動作させる方式
（これをイベント割込み制御方式と呼ぶ）においては、
割込み要因が複合して発生した場合の割込み処理を充分
検討しないと、ドツト抜け、パルスモータ異常、受信デ
ータの抜けが発生する。
（これをイベント割込み制御方式と呼ぶ）においては、
割込み要因が複合して発生した場合の割込み処理を充分
検討しないと、ドツト抜け、パルスモータ異常、受信デ
ータの抜けが発生する。
本発明の目的は、マイクロコンピュータ制御でハードウ
ェア量を削減し、プログラムでドツト出力、パルスモー
タ相切替え、受信データバッファリングのインタフェー
ス制御を行うプリンタにおいて、印字動作と次行の受信
動作を並行処理することによって、行間の機構部の停止
時間をなくし、単位時間当たりの印字行数を多くすると
いう処理能力の向上を達成することにある。
ェア量を削減し、プログラムでドツト出力、パルスモー
タ相切替え、受信データバッファリングのインタフェー
ス制御を行うプリンタにおいて、印字動作と次行の受信
動作を並行処理することによって、行間の機構部の停止
時間をなくし、単位時間当たりの印字行数を多くすると
いう処理能力の向上を達成することにある。
定時タイマ割込み制御方式で、単位時間当たりの印字行
数が向上しない最大の原因は、割込みが発生したにもか
かわらず制御を行うかどうかをプログラムで判断してい
たところにある。
数が向上しない最大の原因は、割込みが発生したにもか
かわらず制御を行うかどうかをプログラムで判断してい
たところにある。
したがって制御すべき要因をドツト出力、パルスモータ
相切替え、インタフェースの３つに分割し、その要因で
割込みを発生させ、匍１込み要因の複合発生に対し同期
回路とラッチ回路を設けると同時に、プログラムで優先
順位をつけるイベント割込み制御方式の方が、プログラ
ム処理時間が短縮され、単位時間当たりの印字行数が向
上する。
相切替え、インタフェースの３つに分割し、その要因で
割込みを発生させ、匍１込み要因の複合発生に対し同期
回路とラッチ回路を設けると同時に、プログラムで優先
順位をつけるイベント割込み制御方式の方が、プログラ
ム処理時間が短縮され、単位時間当たりの印字行数が向
上する。
本発明においては、割込み要因と制御対象をよく検討し
て優先１１位をつけることにより、割込みの複合発生の
場合でもプログラム制御が可能となった一実施例を、第
４図、第５図および第６図により説明する。
て優先１１位をつけることにより、割込みの複合発生の
場合でもプログラム制御が可能となった一実施例を、第
４図、第５図および第６図により説明する。
プリンタ装置の主な制御対象は第１図のように、パルス
セータ、印字ヘッド、操作盤、接続相手装置からの受信
データがあり、この中でハードウェアを規則的な短い周
期で制御しなければならないのは、短い順にドツト出力
、パルスモータ相切替えであり、次に単位時間当たりの
印字行数の向上をはかるために、インタフェース制御も
できるだけ短い周期で制御する必要がある。以上の理由
で、ハードウェア構成を第４図のようにし、割込み要因
と優先順位を次のように定義した。
セータ、印字ヘッド、操作盤、接続相手装置からの受信
データがあり、この中でハードウェアを規則的な短い周
期で制御しなければならないのは、短い順にドツト出力
、パルスモータ相切替えであり、次に単位時間当たりの
印字行数の向上をはかるために、インタフェース制御も
できるだけ短い周期で制御する必要がある。以上の理由
で、ハードウェア構成を第４図のようにし、割込み要因
と優先順位を次のように定義した。
第１優先：ドット出力割込み。
第２優先：パルスモータ相切替え割込み。
第３優先：インタフェース割込み。
また、これらの割込みの複合発生に対しては第６図から
れかるように、ドツト出力割込みとパルスモータ相切替
え割込みは、ドツト出力パルスで同期をとり、後縁およ
び前縁でそれぞれ割込み要求が発生するようにする。し
たがって、ドツト出力制御処理はドツト出力パルスの後
縁から次のパルスの前縁までの時間内におさめ、パルス
モータ相切替え制御処理はドツト出カッくルス幅の時間
でおさめる。一方、インタフェース割込みは、接続相手
装置からのデータストローブによって発生するため、上
位２つの割込みとは非同期であるが、第５図かられかる
ようにプログラムで装置状態の制御処理の場合のみイン
タフェース割込みを許可し、割込みのラッチ回路な設け
ることにより、同期なとっている。
れかるように、ドツト出力割込みとパルスモータ相切替
え割込みは、ドツト出力パルスで同期をとり、後縁およ
び前縁でそれぞれ割込み要求が発生するようにする。し
たがって、ドツト出力制御処理はドツト出力パルスの後
縁から次のパルスの前縁までの時間内におさめ、パルス
モータ相切替え制御処理はドツト出カッくルス幅の時間
でおさめる。一方、インタフェース割込みは、接続相手
装置からのデータストローブによって発生するため、上
位２つの割込みとは非同期であるが、第５図かられかる
ようにプログラムで装置状態の制御処理の場合のみイン
タフェース割込みを許可し、割込みのラッチ回路な設け
ることにより、同期なとっている。
次に、インタフェース制御にプログラムの処理が移行す
る契機は、データストローブによって発生する割込みで
あるが、割込みごとに必要なオーバーヘッドをな（すた
めに、データストローブなラッチしているバッファフル
信号をプログラムでリードして、次のデータを受信して
いる場合は、続けてインタフェース制御を行い。
る契機は、データストローブによって発生する割込みで
あるが、割込みごとに必要なオーバーヘッドをな（すた
めに、データストローブなラッチしているバッファフル
信号をプログラムでリードして、次のデータを受信して
いる場合は、続けてインタフェース制御を行い。
転送レートの向上をはかっている。
以上のイベント割込み制御方式によって、プログラム処
理時間が短縮でき、印字動作と次行の受信動作の並行処
理が実現し、行間の機構部の停止時間がなくなり、単位
時間当たりの印字行数が向上した。
理時間が短縮でき、印字動作と次行の受信動作の並行処
理が実現し、行間の機構部の停止時間がなくなり、単位
時間当たりの印字行数が向上した。
本発明によれば、ハードウェアの制御をほとんど周辺回
路を増加させることなくマイクロコンビエータのプログ
ラムで行い、かつ数僻の主な制御対象をもっている装置
に対しては、割込みがすべてイベント割込みなので、プ
ログラム処理時間が短縮でき、処理能力が向上する効果
がある。
路を増加させることなくマイクロコンビエータのプログ
ラムで行い、かつ数僻の主な制御対象をもっている装置
に対しては、割込みがすべてイベント割込みなので、プ
ログラム処理時間が短縮でき、処理能力が向上する効果
がある。
第１図はプリンタ装置のハードウェア構成図第２図と第
３図は、定時タイマ割込み制御方式のハードウェア構成
図とプログラム処理図、第４図、第５図はイベント割込
み制御方式プログラム処理構成図、第６図は同じくタイ
ミングチャートである。 代理人弁理士 薄 １）利 幸 才 １ 記 才 ２ 叱 ｆ’３ 肥 寸４０ 第５ 肥 甘 ６ ｌ （（ｋ）
３図は、定時タイマ割込み制御方式のハードウェア構成
図とプログラム処理図、第４図、第５図はイベント割込
み制御方式プログラム処理構成図、第６図は同じくタイ
ミングチャートである。 代理人弁理士 薄 １）利 幸 才 １ 記 才 ２ 叱 ｆ’３ 肥 寸４０ 第５ 肥 甘 ６ ｌ （（ｋ）
Claims (1)
- １、 媒体にドツトイメージで文字１図形等を印刷出力
するプリンタ装置において、接続相手装置からのデータ
を受信するための受信回路と、媒体を駆動するパルスモ
ータを制御するためのパルスモータ制御回路と、ドツト
イメージデータな媒体に出力するためのドツト制御回路
と、とわらを統合してプリンタ装置としての機能を制御
するためのマイクロコンピュータを設け、ドツト出力パ
ルスの後縁によるドツト出力割込み、ドツト出力パルス
の前縁によるパルスモータ相切替え割込み、接続相手装
置からのデータ受信終了によるインタフェース割込みに
よって、印字動作と次行の受信動作が並行処理すること
を可能とし、印字動作の内に接続相手装置からのデータ
受信を終了し、データ受信時間を実質的に無としたこと
を特徴とするプリンタ装置の制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56185399A JPS5887682A (ja) | 1981-11-20 | 1981-11-20 | プリンタ装置の制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56185399A JPS5887682A (ja) | 1981-11-20 | 1981-11-20 | プリンタ装置の制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5887682A true JPS5887682A (ja) | 1983-05-25 |
Family
ID=16170112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56185399A Pending JPS5887682A (ja) | 1981-11-20 | 1981-11-20 | プリンタ装置の制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5887682A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0227106A2 (en) * | 1985-12-24 | 1987-07-01 | Tokyo Electric Co., Ltd. | Dot-printing device |
-
1981
- 1981-11-20 JP JP56185399A patent/JPS5887682A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0227106A2 (en) * | 1985-12-24 | 1987-07-01 | Tokyo Electric Co., Ltd. | Dot-printing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1026579B1 (en) | Network-connectable printer, controller therefor, and method for controlling this controller | |
| JPS5887682A (ja) | プリンタ装置の制御方式 | |
| JPH1084447A (ja) | 多機能並行処理型電子装置 | |
| JPH0514621B2 (ja) | ||
| JPS59119440A (ja) | 印字制御方式 | |
| JPS6313551A (ja) | プリンタの受信制御装置 | |
| EP0341670B1 (en) | Processing time allocation system and method | |
| JPS61129975A (ja) | プリンタ制御回路 | |
| JPH0344473B2 (ja) | ||
| JPH01103466A (ja) | ページ式プリンタ装置の制御方式 | |
| JPS61167277A (ja) | 上マ−ジン設定回路 | |
| JP2817221B2 (ja) | サーマルプリンタの印字方法 | |
| JP3844024B2 (ja) | 印刷装置 | |
| JP2598187B2 (ja) | データ通信システムにおける端末装置 | |
| JPH09179813A (ja) | Ｄｍａ転送装置 | |
| JPH06195183A (ja) | プリンタ装置 | |
| JPH0252764A (ja) | プリンタの印字ヘッド制御方法 | |
| JPS6141576A (ja) | ドツトインパクト式プリンタ | |
| JPH05153339A (ja) | フアクシミリ制御装置 | |
| JPS6323579B2 (ja) | ||
| JPH01210991A (ja) | 表示装置のビジー制御回路 | |
| JPS6063654A (ja) | 共通並列バス方式 | |
| JPH0325118B2 (ja) | ||
| JP2001156955A (ja) | 画像形成装置およびファックス装置 | |
| JPS6399963A (ja) | 印字制御回路 |