JPH0344473B2 - - Google Patents
Info
- Publication number
- JPH0344473B2 JPH0344473B2 JP57157690A JP15769082A JPH0344473B2 JP H0344473 B2 JPH0344473 B2 JP H0344473B2 JP 57157690 A JP57157690 A JP 57157690A JP 15769082 A JP15769082 A JP 15769082A JP H0344473 B2 JPH0344473 B2 JP H0344473B2
- Authority
- JP
- Japan
- Prior art keywords
- image information
- section
- counter
- register
- recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 230000009467 reduction Effects 0.000 claims description 13
- 238000012546 transfer Methods 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 7
- 238000012544 monitoring process Methods 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 8
- 230000010365 information processing Effects 0.000 description 7
- 230000004044 response Effects 0.000 description 6
- 238000012217 deletion Methods 0.000 description 3
- 230000037430 deletion Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000011946 reduction process Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000009118 appropriate response Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/17—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa the scanning speed being dependent on content of picture
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Scanning Arrangements (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、フアクシミリ装置において、画情報
の流れや、紙送り等の制御を行うラインバツフア
制御装置に関する。
の流れや、紙送り等の制御を行うラインバツフア
制御装置に関する。
従来例の構成とその問題点
フアクシミリ装置は機種によつて、記録部や読
取り部の副走査(紙送り)機構の構造、それに用
いられるステツプモータの種類、読取り速度や記
録速度等が異なる。したがつて、ラインバツフア
制御部と読取り部や記録部との間の画情報転送の
制御条件、ステツプモータの駆動条件は、機種毎
に適応させる必要がある。
取り部の副走査(紙送り)機構の構造、それに用
いられるステツプモータの種類、読取り速度や記
録速度等が異なる。したがつて、ラインバツフア
制御部と読取り部や記録部との間の画情報転送の
制御条件、ステツプモータの駆動条件は、機種毎
に適応させる必要がある。
従来のフアクシミリ装置において、画情報の転
送やステツプモータの駆動を制御するために用い
られている制御回路は、制御条件を簡単に変更で
きず汎用性がなかつた。このため、フアクシミリ
装置の新機種を開発する際に、それ専用の制御回
路を新規に設計しているのが実情である。また、
機種開発の過程で、読取り部や記録部の設計を変
更した場合、制御回路も同時に設計変更する必要
がある。このように制御回路は、フアクシミリ装
置の開発コストの低減、開発期間の短縮を阻害す
る要因の1つとなつている。
送やステツプモータの駆動を制御するために用い
られている制御回路は、制御条件を簡単に変更で
きず汎用性がなかつた。このため、フアクシミリ
装置の新機種を開発する際に、それ専用の制御回
路を新規に設計しているのが実情である。また、
機種開発の過程で、読取り部や記録部の設計を変
更した場合、制御回路も同時に設計変更する必要
がある。このように制御回路は、フアクシミリ装
置の開発コストの低減、開発期間の短縮を阻害す
る要因の1つとなつている。
発明の目的
したがつて本発明の目的は、外部のマイクロコ
ンピユータによつて制御条件を任意に設定するこ
とができ、異機種のフアクシミリ装置に共通に適
用可能な汎用のフアクシミリ制御装置を提供する
にある。
ンピユータによつて制御条件を任意に設定するこ
とができ、異機種のフアクシミリ装置に共通に適
用可能な汎用のフアクシミリ制御装置を提供する
にある。
発明の構成
フアクシミリ装置内部に設けられた読取部および
記録部とラインバツフア制御装置との間の画情報
の転送を制御するマイクロコンピユータと、この
マイクロコンピユータにより制御されるパラメー
タを保持するレジスタ群と、前記読取部および記
録部の副走査駆動用のステツプパルス周期と画情
報転送速度を調整するための画情報同期用クロツ
クの周期を制御するクロツク制御部と、画情報の
転送時に画幅変換処理、縮小処理等を行なう画情
報制御部と、前記クロツク制御部から発生される
クロツクを計数して前記読取部および記録部の動
作進行状況を監視するカウンタ制御部とを具備
し、前記クロツク制御部、画情報制御部およびカ
ウンタ制御部はレジスタ群に保持されるパラメー
タに従い選択実行するようにしたものである。
記録部とラインバツフア制御装置との間の画情報
の転送を制御するマイクロコンピユータと、この
マイクロコンピユータにより制御されるパラメー
タを保持するレジスタ群と、前記読取部および記
録部の副走査駆動用のステツプパルス周期と画情
報転送速度を調整するための画情報同期用クロツ
クの周期を制御するクロツク制御部と、画情報の
転送時に画幅変換処理、縮小処理等を行なう画情
報制御部と、前記クロツク制御部から発生される
クロツクを計数して前記読取部および記録部の動
作進行状況を監視するカウンタ制御部とを具備
し、前記クロツク制御部、画情報制御部およびカ
ウンタ制御部はレジスタ群に保持されるパラメー
タに従い選択実行するようにしたものである。
実施例の説明
第1図は、本発明の一実施例によるフアクシミ
リ制御装置の全体構成を示すブロツク図である。
同図において、1はクロツク制御ユニツト、2は
画情報制御ユニツト、3はカウンタ制御ユニツト
4はインターフエイス制御ユニツトである。これ
ら全ユニツトは内部バスS16で相互に接続され
る。
リ制御装置の全体構成を示すブロツク図である。
同図において、1はクロツク制御ユニツト、2は
画情報制御ユニツト、3はカウンタ制御ユニツト
4はインターフエイス制御ユニツトである。これ
ら全ユニツトは内部バスS16で相互に接続され
る。
インターフエイス制御ユニツト4は、フアクシ
ミリ装置のMPU(図示せず)との間にデータバス
S14、アドレスおよびその他の制御信号のイン
ターフエイスS15を持ち、内部バスS16を通
じて他の各ユニツト1,2,3内のレジスタに対
し、MPUからの制御にしたがつてデータの読み
書きを行う。なお、各ユニツト1,2,3の内部
のレジスタをデータバスS14およびインターフ
エイスS15と直結し、MPUより直接制御する
ように構成することも可能であり、その場合はイ
ンターフエイス制御ユニツト4は省いてよい。
ミリ装置のMPU(図示せず)との間にデータバス
S14、アドレスおよびその他の制御信号のイン
ターフエイスS15を持ち、内部バスS16を通
じて他の各ユニツト1,2,3内のレジスタに対
し、MPUからの制御にしたがつてデータの読み
書きを行う。なお、各ユニツト1,2,3の内部
のレジスタをデータバスS14およびインターフ
エイスS15と直結し、MPUより直接制御する
ように構成することも可能であり、その場合はイ
ンターフエイス制御ユニツト4は省いてよい。
クロツク制御ユニツト1の詳細ブロツク図を第
2図に示す。
2図に示す。
同図において、101は水晶発振子5の固有振
動数で決まる一定周期の信号S101を発生する
発振回路である。102は分周回路であり、信号
S101を分周することにより、基本クロツクS
1、計数クロツクS7、内部クロツクS102、
および外部クロツクS2を発生する。この外部ク
ロツクS2は、MPUおよびその周分回路等へ供
給される。103,105,107は内部バスS
16を通じて制御されるレジスタである。10
4,106はカウンタ、108,109はセレク
タである。
動数で決まる一定周期の信号S101を発生する
発振回路である。102は分周回路であり、信号
S101を分周することにより、基本クロツクS
1、計数クロツクS7、内部クロツクS102、
および外部クロツクS2を発生する。この外部ク
ロツクS2は、MPUおよびその周分回路等へ供
給される。103,105,107は内部バスS
16を通じて制御されるレジスタである。10
4,106はカウンタ、108,109はセレク
タである。
カウンタ104はレジスタ105の設定値を初
期値として内部クロツクS102を計数し、定速
ステツプパルスS103を発生する。したがつて
MPU側でレジスタ105の設定値を変更するこ
とにより、定速ステツプパルスS103の周期を
任意に変化させることができる。この定速ステツ
プパルスS103と、画情報制御ユニツト2から
入力される読取り用の可変速ステツプパルスS3
のうち、レジスタ103から出る制御信号S10
5で指定される一方がセレクタ108で選択さ
れ、フアクシミリ装置の読取り部(図示せず)の
副走査駆動用のステツプパルスS5として外部へ
送出される。もう一方のセレクタ109は、定速
ステツプパルスS103と、画情報制御ユニツト
2から入力される記録用の可変速ステツプパルス
S4のうち、レジスタ103からの制御信号S1
04にしたがつて一方を選択し、フアクシミリ装
置の記録部(図示せず)の副走査駆動用のステツ
プパルスS6として外部へ送出する。つまり、
MPUはレジスタ103の設定値を制御すること
によりステツプパルスS5,S6の切替えを行う
ことができる。カウンタ106は、レジスタ10
7の設定値を初期値として外部から入力されるク
ロツクS9を計数することにより、画情報制御ユ
ニツト2に供給するための画情報同期クロツクS
8を発生する。この画情報同期クロツクS8の周
期も、レジスタ107の設定によりMPU側から
制御できる。
期値として内部クロツクS102を計数し、定速
ステツプパルスS103を発生する。したがつて
MPU側でレジスタ105の設定値を変更するこ
とにより、定速ステツプパルスS103の周期を
任意に変化させることができる。この定速ステツ
プパルスS103と、画情報制御ユニツト2から
入力される読取り用の可変速ステツプパルスS3
のうち、レジスタ103から出る制御信号S10
5で指定される一方がセレクタ108で選択さ
れ、フアクシミリ装置の読取り部(図示せず)の
副走査駆動用のステツプパルスS5として外部へ
送出される。もう一方のセレクタ109は、定速
ステツプパルスS103と、画情報制御ユニツト
2から入力される記録用の可変速ステツプパルス
S4のうち、レジスタ103からの制御信号S1
04にしたがつて一方を選択し、フアクシミリ装
置の記録部(図示せず)の副走査駆動用のステツ
プパルスS6として外部へ送出する。つまり、
MPUはレジスタ103の設定値を制御すること
によりステツプパルスS5,S6の切替えを行う
ことができる。カウンタ106は、レジスタ10
7の設定値を初期値として外部から入力されるク
ロツクS9を計数することにより、画情報制御ユ
ニツト2に供給するための画情報同期クロツクS
8を発生する。この画情報同期クロツクS8の周
期も、レジスタ107の設定によりMPU側から
制御できる。
前記の画情報制御ユニツト2の詳細ブロツク図
を第3図に示す。
を第3図に示す。
同図において、S10は読取り部とのインター
フエース、S11は記録部とのインターフエー
ス、S12はフアクシミリ装置のラインバツフア
制御部(図示せず)とのインターフエイスであ
る。
フエース、S11は記録部とのインターフエー
ス、S12はフアクシミリ装置のラインバツフア
制御部(図示せず)とのインターフエイスであ
る。
201,202,203はそれぞれ読取り部、
記録部、ラインバツフア制御部とのインターフエ
イス制御回路である。画情報はこれらインターフ
エイス制御回路201,202,203を介して
授受される。
記録部、ラインバツフア制御部とのインターフエ
イス制御回路である。画情報はこれらインターフ
エイス制御回路201,202,203を介して
授受される。
204は画情報処理回路、207は遅延記録制
御回路、209は画幅変換制御回路、208,2
10はカウンタ、212,213はセレクタ、2
15〜218はレジスタである。これら各部の協
働により、ラインバツフア制御部と読取り部また
は記録部との間の画情報の転送が制御され、その
制御を通じて、後述するような記録動作の応答遅
れ補正、主走査方向についつの画報の縮小や画幅
変換が行なわれる。これら処理に必要なパラメー
タとして、応答遅れ時間、削除/付加幅、有効幅
がそれぞれ内部バスS16よりレジスタ216,
217,218に設定される。なお、同ユニツト
内には後述するようなクロツクを生成し、必要な
部分へ供給する回路が存在するが、これは図中省
略している。
御回路、209は画幅変換制御回路、208,2
10はカウンタ、212,213はセレクタ、2
15〜218はレジスタである。これら各部の協
働により、ラインバツフア制御部と読取り部また
は記録部との間の画情報の転送が制御され、その
制御を通じて、後述するような記録動作の応答遅
れ補正、主走査方向についつの画報の縮小や画幅
変換が行なわれる。これら処理に必要なパラメー
タとして、応答遅れ時間、削除/付加幅、有効幅
がそれぞれ内部バスS16よりレジスタ216,
217,218に設定される。なお、同ユニツト
内には後述するようなクロツクを生成し、必要な
部分へ供給する回路が存在するが、これは図中省
略している。
205は可変速ステツプパルス発生制御回路、
206はカウンタ、211はセレクタ、214は
レジスタ、219は幅走査縮小制御回路である。
これら各部は、読取り部および記録部の副走査駆
動に用いる可変速ステツプパルスS3,S4を発
生する。可変速ステツプパルスS3,S4の周期
はレジスタ215に、停止待ち時間(後述)はレ
ジスタ214に設定される。副走査縮小制御回路
219は、画像を副走査方向について縮小する場
合に、可変速ステツプパルスS4の間引きを行な
う。
206はカウンタ、211はセレクタ、214は
レジスタ、219は幅走査縮小制御回路である。
これら各部は、読取り部および記録部の副走査駆
動に用いる可変速ステツプパルスS3,S4を発
生する。可変速ステツプパルスS3,S4の周期
はレジスタ215に、停止待ち時間(後述)はレ
ジスタ214に設定される。副走査縮小制御回路
219は、画像を副走査方向について縮小する場
合に、可変速ステツプパルスS4の間引きを行な
う。
前記の画情報の転送制御の方法、可変速ステツ
プパルスS3,S4の発生タイミングの制御方法
は、フアクシミリ装置の動作モード(受信、送
信、コピー)によつて切り替える必要がある。こ
の動作モードに応じた制御情報(後述のように、
縮小を指令する情報も含む)をMPUより設定す
るために設けられているのがレジスタ220であ
り、それに設定された内容は信号パルスS220
を経間して前記の各回路204,205,20
7,209,219に与えられる。レジスタ22
0は内部バスS16に接続され、MPUより制御
可能である。
プパルスS3,S4の発生タイミングの制御方法
は、フアクシミリ装置の動作モード(受信、送
信、コピー)によつて切り替える必要がある。こ
の動作モードに応じた制御情報(後述のように、
縮小を指令する情報も含む)をMPUより設定す
るために設けられているのがレジスタ220であ
り、それに設定された内容は信号パルスS220
を経間して前記の各回路204,205,20
7,209,219に与えられる。レジスタ22
0は内部バスS16に接続され、MPUより制御
可能である。
第4図はカウンタ制御ユニツト3の詳細構成を
示すブロツク図である。
示すブロツク図である。
302はセレクタ、303はカウンタである。
301はセレクタ302とカウンタ303を制御
するためのレジスタ、304,305はカウンタ
303の初期値を設定するレジスタである。30
6,307はカウンタ303の計数値をMPUへ
読み出すためのレジスタである。これらレジスタ
301,304〜307は内部バスS16に接続
されており、MPUから制御できる。
301はセレクタ302とカウンタ303を制御
するためのレジスタ、304,305はカウンタ
303の初期値を設定するレジスタである。30
6,307はカウンタ303の計数値をMPUへ
読み出すためのレジスタである。これらレジスタ
301,304〜307は内部バスS16に接続
されており、MPUから制御できる。
セレクタ302は、レジスタ301からの指定
により読取り用ステツプパルスS5、記録用ステ
ツプパルスS6、計数用クロツクS7の中の1つ
を選択し、カウンタ303に入力する。カウンタ
303はレジスタ301によつて起動されると、
レジスタ304,305の値を初期値としてセレ
クタ302の出力を計数する。そのキヤリー信号
S13はMPUへ割込み信号として送られる。
により読取り用ステツプパルスS5、記録用ステ
ツプパルスS6、計数用クロツクS7の中の1つ
を選択し、カウンタ303に入力する。カウンタ
303はレジスタ301によつて起動されると、
レジスタ304,305の値を初期値としてセレ
クタ302の出力を計数する。そのキヤリー信号
S13はMPUへ割込み信号として送られる。
次に、送信モード、受信モード、コピーモード
の順に、フアクシミリ制御装置の動作を詳しく説
明する。
の順に、フアクシミリ制御装置の動作を詳しく説
明する。
まず送信モードについて説明する。このモード
においては、ラインバツフア制御部からインター
フエイスS12上の入力レデイ信号がオンされる
と、インターフエイス制御回路203は信号パス
S201上の信号で各回路205,209を起動
する(遅延記録制御回路207は起動させない)。
画情報処理回路204は、信号パスS220によ
り送信モードが指定されているので、読取り部よ
り入力される画情報同期クロツクに基づき内部で
発生したクロツクと同期して、信号パスS203
上の読取り画情報を取り込み、それを信号パスS
205に出力する。信号パスS205上の画情報
は、インターフエース制御回路203からライン
バツフア制御部とのインターフエイスS12にの
せられる。
においては、ラインバツフア制御部からインター
フエイスS12上の入力レデイ信号がオンされる
と、インターフエイス制御回路203は信号パス
S201上の信号で各回路205,209を起動
する(遅延記録制御回路207は起動させない)。
画情報処理回路204は、信号パスS220によ
り送信モードが指定されているので、読取り部よ
り入力される画情報同期クロツクに基づき内部で
発生したクロツクと同期して、信号パスS203
上の読取り画情報を取り込み、それを信号パスS
205に出力する。信号パスS205上の画情報
は、インターフエース制御回路203からライン
バツフア制御部とのインターフエイスS12にの
せられる。
画幅変換制御回路209は、インターフエイス
制御回路201からの読取りイネーブル信号S2
02がオンすると、セレクタ213にレジスタ2
17を選択させた状態でカウンタ210の計数動
作を開始させる。カウンタ210はレジスタ21
7を初期値として、読取り部からの画情報同期ク
ロツクより内部で生成されるクロツクを計数し、
フルカウントに達するとキヤリー信号を出力す
る。このキヤリー信号が出ると、画幅変換制御回
路209は信号パスS206上のバツフア入力イ
ネーブル信号をオンすると同時に、セクタ213
をレジスタ218側に切り替える。カウンタ21
0はリセツト後、今度はレジスタ218の設定値
を初期値として計数を行ない、フルカウントに達
するとキヤリー信号を出力する。このキヤリー信
号が出ると、画幅変換制御回路209はバツフア
入力イネーブル信号をオフし、カウンタ210を
停止させる。次のラインに対する読取りイネーブ
ル信号S202がオンした場合も、ラインバフア
制御部のビジ水等の起動禁止信号パスS201上
に出ていなければ、画幅変換制御回路209は前
記したと同様のバツフア入力イネーブル信号の制
御を行う。このようにして、1ラインずつ読取り
画情報がラインバツフア制御部へ転送される。
制御回路201からの読取りイネーブル信号S2
02がオンすると、セレクタ213にレジスタ2
17を選択させた状態でカウンタ210の計数動
作を開始させる。カウンタ210はレジスタ21
7を初期値として、読取り部からの画情報同期ク
ロツクより内部で生成されるクロツクを計数し、
フルカウントに達するとキヤリー信号を出力す
る。このキヤリー信号が出ると、画幅変換制御回
路209は信号パスS206上のバツフア入力イ
ネーブル信号をオンすると同時に、セクタ213
をレジスタ218側に切り替える。カウンタ21
0はリセツト後、今度はレジスタ218の設定値
を初期値として計数を行ない、フルカウントに達
するとキヤリー信号を出力する。このキヤリー信
号が出ると、画幅変換制御回路209はバツフア
入力イネーブル信号をオフし、カウンタ210を
停止させる。次のラインに対する読取りイネーブ
ル信号S202がオンした場合も、ラインバフア
制御部のビジ水等の起動禁止信号パスS201上
に出ていなければ、画幅変換制御回路209は前
記したと同様のバツフア入力イネーブル信号の制
御を行う。このようにして、1ラインずつ読取り
画情報がラインバツフア制御部へ転送される。
一方、可変速ステツプパルス発生制御回路20
5は、読取りイネーブル信号S202がオンする
とセレクタ211にレジスタ215を選択させた
状態でカウンタ206を起動させる。カウンタ2
06はレジスタ215の値を初期値として、基準
クロツクS1に基づいて内部で発生されるクロツ
ク(図示せず)を計数する。カウンタ206から
キヤリー信号が出ると、可変速ステツプ発生制御
回路205はパルスS204を1発出力するとと
もに、カウンタ206を停止させる。次のライン
についても、読取りイネーブル信号S202のオ
ンで同様の動作が行われるが、信号パスS201
上に起動禁止信号が出ている場合は動作しない。
パルスS204は副走査縮小制御回路219を通
じて、読取り用可変速ステツプパルスS3として
外部へ出力される。
5は、読取りイネーブル信号S202がオンする
とセレクタ211にレジスタ215を選択させた
状態でカウンタ206を起動させる。カウンタ2
06はレジスタ215の値を初期値として、基準
クロツクS1に基づいて内部で発生されるクロツ
ク(図示せず)を計数する。カウンタ206から
キヤリー信号が出ると、可変速ステツプ発生制御
回路205はパルスS204を1発出力するとと
もに、カウンタ206を停止させる。次のライン
についても、読取りイネーブル信号S202のオ
ンで同様の動作が行われるが、信号パスS201
上に起動禁止信号が出ている場合は動作しない。
パルスS204は副走査縮小制御回路219を通
じて、読取り用可変速ステツプパルスS3として
外部へ出力される。
なお、読取り部において読取り開始位置まで紙
送り、行われるまでの間、クロツク制御ユニツト
1内のセレクタ108は定速ステツプパルスS1
03を選択するように、また、カウンタ制御ユニ
ツト3内のセレクタ302は読取り用ステツプパ
ルスS5を選択するように、レジスタ103,3
01を介してMPUより制御される。したがつて、
カウンタ303は定速ステツプパルスS103を
計数することになる。また、この間、画幅変換制
御回路209と可変速ステツプパルス発生制御回
路205の動作は、レジスタ220を介して
MPUより抑止される。所定時間(レジスタ30
4,305に設定される)を経過し、読取り開始
位置まで紙送りされると、カウンタ303よりキ
ヤリー信号S13が出て、MPUに割込みがかか
る。MPUはこの割込みを受けると、レジスタ2
20を通じて前記の各回路205,209の抑止
を解くとともに、レジスタ103を通じてセレク
タ108を可変速ステツプパルスS3側に切り替
える。またMPUは、読取り終了を監視するため
にレジスタ304,305を再設定し、カウンタ
303に読取り用ステツプパルスS5を計数させ
る。キヤリー信号S13によつて割り込まれる
と、MPUは1ページ分の読取り終了と判断し前
記の送信動作を停止させる。また、途中におい
て、MPUはレジスタ306,307を通じてカ
ウンタ3030の計数値を読み取り、読取り動作
の進行状況等を知ることができる。
送り、行われるまでの間、クロツク制御ユニツト
1内のセレクタ108は定速ステツプパルスS1
03を選択するように、また、カウンタ制御ユニ
ツト3内のセレクタ302は読取り用ステツプパ
ルスS5を選択するように、レジスタ103,3
01を介してMPUより制御される。したがつて、
カウンタ303は定速ステツプパルスS103を
計数することになる。また、この間、画幅変換制
御回路209と可変速ステツプパルス発生制御回
路205の動作は、レジスタ220を介して
MPUより抑止される。所定時間(レジスタ30
4,305に設定される)を経過し、読取り開始
位置まで紙送りされると、カウンタ303よりキ
ヤリー信号S13が出て、MPUに割込みがかか
る。MPUはこの割込みを受けると、レジスタ2
20を通じて前記の各回路205,209の抑止
を解くとともに、レジスタ103を通じてセレク
タ108を可変速ステツプパルスS3側に切り替
える。またMPUは、読取り終了を監視するため
にレジスタ304,305を再設定し、カウンタ
303に読取り用ステツプパルスS5を計数させ
る。キヤリー信号S13によつて割り込まれる
と、MPUは1ページ分の読取り終了と判断し前
記の送信動作を停止させる。また、途中におい
て、MPUはレジスタ306,307を通じてカ
ウンタ3030の計数値を読み取り、読取り動作
の進行状況等を知ることができる。
次に受信モードの動作を説明する。
ラインブツフア制御部のインターフエイスS1
2の出力レデイ信号がオンすると、インターフエ
イス制御回路203は信号パスS201を通じで
各回路205,207,209に起動をかける。
2の出力レデイ信号がオンすると、インターフエ
イス制御回路203は信号パスS201を通じで
各回路205,207,209に起動をかける。
可変速ステツプパルス発生制御回路205は、
直ちにパルスS207を1発送出すとるとともに
セレクタ211にレジスタ215を選択された状
態でカウンタ206の計数動作を開始させる。カ
ウンタ206は、レジスタ215の設定値として
基本クロツクS1より生成されたクロツクを計数
する。可変速ステツプパルス発生制御回路205
は、カウンタ206からキヤリー信号が出るたび
にパルスS207を1発ずつ送出し、パルス20
7の送出数が所定数に達すると、カウンタ206
からキヤリー信号が出た時点よりセレクタ211
をレジスタ215側に切り替える。その後、カウ
ンタ206からキヤリー信号が出るまで、信号S
221をオンし、遅延記録制御回路207からの
信号S208の送出を抑止する。カウンタ206
からキヤリー信号が出ると、可変速ステツプパル
ス発生制御回路205は信号S221をオフする
とともに、カウンタ206を停止させる。パルス
207は記録用可変速ステツプパルスS4として
送出される。
直ちにパルスS207を1発送出すとるとともに
セレクタ211にレジスタ215を選択された状
態でカウンタ206の計数動作を開始させる。カ
ウンタ206は、レジスタ215の設定値として
基本クロツクS1より生成されたクロツクを計数
する。可変速ステツプパルス発生制御回路205
は、カウンタ206からキヤリー信号が出るたび
にパルスS207を1発ずつ送出し、パルス20
7の送出数が所定数に達すると、カウンタ206
からキヤリー信号が出た時点よりセレクタ211
をレジスタ215側に切り替える。その後、カウ
ンタ206からキヤリー信号が出るまで、信号S
221をオンし、遅延記録制御回路207からの
信号S208の送出を抑止する。カウンタ206
からキヤリー信号が出ると、可変速ステツプパル
ス発生制御回路205は信号S221をオフする
とともに、カウンタ206を停止させる。パルス
207は記録用可変速ステツプパルスS4として
送出される。
遅延記録制御回路207は、起動と同時に、セ
レクタ212をレジスタ216側へ切り替えた状
態でカウンタ208の計数を開始させる。カウン
タ208は、レジスタ216の設定値を初期値と
して、画情報同期クロツクS8から内部で作られ
るクロツク(図示せず)を計数し、フルカウント
に達するとキヤリー信号を出力する。遅延記録制
御回路207は、カウンタ208の最初のキヤリ
ー信号でセレクタ212をレジスタ215側へ切
り替えるとともに、キヤリー信号が出るたびに信
号S208を出力する。ただし、信号S211が
オンするとカウンタ208を停止させ、信号S2
08は出さない。
レクタ212をレジスタ216側へ切り替えた状
態でカウンタ208の計数を開始させる。カウン
タ208は、レジスタ216の設定値を初期値と
して、画情報同期クロツクS8から内部で作られ
るクロツク(図示せず)を計数し、フルカウント
に達するとキヤリー信号を出力する。遅延記録制
御回路207は、カウンタ208の最初のキヤリ
ー信号でセレクタ212をレジスタ215側へ切
り替えるとともに、キヤリー信号が出るたびに信
号S208を出力する。ただし、信号S211が
オンするとカウンタ208を停止させ、信号S2
08は出さない。
画幅変換制御回路209は、信号208が出る
と、記録イネーブル信号S211をオンするとと
もに、セレクタ213をレジスタ217側へ切り
替えてカウンタ210を起動する。カウンタ21
0は、レジスタ217の値を初期値として、カウ
ンタ208と同じクロツクを計数する。このカウ
ンタ210からキヤリー信号が出ると、画幅変換
制御回路209は信号パスS206上のバツフア
出力イネーブル信号をオンすると同時に、セレク
タ213をレジスタ218側へ切り替える。カウ
ンタ210はレジスタ218の設定値を初期値と
して計数動作を開始する。次のキヤリー信号が出
ると、画幅変換制御回路209はバツフア出力イ
ネーブル信号(S206)をオフし、セレクタ2
13をレジスタ217に切り替える。その後、カ
ウンタ210よりキヤリー信号が出ると、画幅変
換制御回路209は記録イネーブル信号S211
をオフし、同時にカウンタ210を停止させる。
信号パスS206上のバツフア出力イネーブル信
号はインターフエースS12を通じてラインバツ
フア制御部へ伝えられ、同信号のオン期間に1ラ
イン分の画情報がインターフエイスS12から入
力される。この画情報はインターフエイス制御回
路203より信号パスS209を通じて画情報処
理回路204へ送られる。
と、記録イネーブル信号S211をオンするとと
もに、セレクタ213をレジスタ217側へ切り
替えてカウンタ210を起動する。カウンタ21
0は、レジスタ217の値を初期値として、カウ
ンタ208と同じクロツクを計数する。このカウ
ンタ210からキヤリー信号が出ると、画幅変換
制御回路209は信号パスS206上のバツフア
出力イネーブル信号をオンすると同時に、セレク
タ213をレジスタ218側へ切り替える。カウ
ンタ210はレジスタ218の設定値を初期値と
して計数動作を開始する。次のキヤリー信号が出
ると、画幅変換制御回路209はバツフア出力イ
ネーブル信号(S206)をオフし、セレクタ2
13をレジスタ217に切り替える。その後、カ
ウンタ210よりキヤリー信号が出ると、画幅変
換制御回路209は記録イネーブル信号S211
をオフし、同時にカウンタ210を停止させる。
信号パスS206上のバツフア出力イネーブル信
号はインターフエースS12を通じてラインバツ
フア制御部へ伝えられ、同信号のオン期間に1ラ
イン分の画情報がインターフエイスS12から入
力される。この画情報はインターフエイス制御回
路203より信号パスS209を通じて画情報処
理回路204へ送られる。
画情報処理回路204は、画情報同期クロツク
S8から内部で作られるクロツクと同期をとつ
て、信号パスS209上の画情報を取り込み、そ
れを信号パスS210へ出力する。インターフエ
ース制御回路210は、記録イネーブル信号S2
11と画情報(S210)を記録部とのインター
フエイスS11へ出力する。
S8から内部で作られるクロツクと同期をとつ
て、信号パスS209上の画情報を取り込み、そ
れを信号パスS210へ出力する。インターフエ
ース制御回路210は、記録イネーブル信号S2
11と画情報(S210)を記録部とのインター
フエイスS11へ出力する。
なお、MPUは、受信動作の開始時に、レジス
タ103を通じてセレクタ109を定速ステツプ
パルスS103側に切り替え、レジスタ304,
305を設定した上で、レジスタ301を通じて
セレクタ302に記録用ステツプパルスS6を選
択させカウンタ303を起動し、また、レジスタ
220により画情報制御ユニツト2内の各回路2
05,207,209を停止させる。記録部にお
いて記録開始位置まで紙送りがなされると、カウ
ンタ303のキヤリー信号S13が発生し、
MPUに割込みがかかる。MPUは、レジスタ10
3,220を通じて、セレクタ109を可変速ス
テツプパルスS4側へ切り替えるとともに、画情
報制御ユニツト2内の各回路205,207,2
09を動作可能にする。またMPUは、レジスタ
304,305を再設定するとともに、レジスタ
301を通じてカウンタ303を再起動する。1
ページ分の記録終了は、キヤリー信号S13の割
込みによつてMPUへ通知される。MPUは、途中
において、必要に応じレジスタ306,307に
よりカウンタ303の値を読み取り、受信動作の
進み具合を監視できる。
タ103を通じてセレクタ109を定速ステツプ
パルスS103側に切り替え、レジスタ304,
305を設定した上で、レジスタ301を通じて
セレクタ302に記録用ステツプパルスS6を選
択させカウンタ303を起動し、また、レジスタ
220により画情報制御ユニツト2内の各回路2
05,207,209を停止させる。記録部にお
いて記録開始位置まで紙送りがなされると、カウ
ンタ303のキヤリー信号S13が発生し、
MPUに割込みがかかる。MPUは、レジスタ10
3,220を通じて、セレクタ109を可変速ス
テツプパルスS4側へ切り替えるとともに、画情
報制御ユニツト2内の各回路205,207,2
09を動作可能にする。またMPUは、レジスタ
304,305を再設定するとともに、レジスタ
301を通じてカウンタ303を再起動する。1
ページ分の記録終了は、キヤリー信号S13の割
込みによつてMPUへ通知される。MPUは、途中
において、必要に応じレジスタ306,307に
よりカウンタ303の値を読み取り、受信動作の
進み具合を監視できる。
次に、コピーモードの動作について説明する。
コピーモードは、送信動作と受信動作の組合せ
によつて1ライン単位で実行される。
によつて1ライン単位で実行される。
即ち、読取り部から読取りイネーブルS202
がそのまま信号パスS206、インターフエイス
制御回路203、インターフエイスS12を通じ
てラインバツフア制御部へ送られる。読取り画情
報は、信号パスS203、画情報処理回路20
4、信号パスS205、インターフエイス制御回
路203、インターフエイスS12を通じてライ
ンバツフア制御部へ送られる。
がそのまま信号パスS206、インターフエイス
制御回路203、インターフエイスS12を通じ
てラインバツフア制御部へ送られる。読取り画情
報は、信号パスS203、画情報処理回路20
4、信号パスS205、インターフエイス制御回
路203、インターフエイスS12を通じてライ
ンバツフア制御部へ送られる。
一方、ラインバツフア制御部からの出力レデイ
信号がオンし、インターフエイス制御回路203
より信号パスS201で起動がかかると、可変速
ステツプパルス発生制御回路205と画幅変換制
御回路209は前記の受信モード時と同様に動作
する。ただし、可変速ステツプパルス発生制御回
路205はレジスタ214の選択は行わず、セレ
クタ215で決る周期パルスS204,S207
を同時に送出する。ラインバツフア制御から出力
される画情報は、インターフエイスS12、イン
ターフエイス制御回路203、信号パスS21
9、画情報処理回路204、信号パスS210、
インターフエイス制御回路202、インターフエ
イスS11を経間して記録部へ送られ、記録され
る。
信号がオンし、インターフエイス制御回路203
より信号パスS201で起動がかかると、可変速
ステツプパルス発生制御回路205と画幅変換制
御回路209は前記の受信モード時と同様に動作
する。ただし、可変速ステツプパルス発生制御回
路205はレジスタ214の選択は行わず、セレ
クタ215で決る周期パルスS204,S207
を同時に送出する。ラインバツフア制御から出力
される画情報は、インターフエイスS12、イン
ターフエイス制御回路203、信号パスS21
9、画情報処理回路204、信号パスS210、
インターフエイス制御回路202、インターフエ
イスS11を経間して記録部へ送られ、記録され
る。
MPUは、コピー動作の開始時にセレクタ10
8,109を定速ステツプパルスS103側に切
り替え、またカウンタ制御回路3を送信モード
(または受信モード)の動作開始と同様に制御す
る。1ラインの読取り終了時点にキヤリー信号S
13が発生すると、MPUはセレクタ108,1
09の入力選択を切り替えるとともに、画情報制
御ユニツト2の各回路205,209の動作を可
能にする。その後のMPUによる制御は、前述の
受信モードまたは送信モードの場合と同様であ
る。
8,109を定速ステツプパルスS103側に切
り替え、またカウンタ制御回路3を送信モード
(または受信モード)の動作開始と同様に制御す
る。1ラインの読取り終了時点にキヤリー信号S
13が発生すると、MPUはセレクタ108,1
09の入力選択を切り替えるとともに、画情報制
御ユニツト2の各回路205,209の動作を可
能にする。その後のMPUによる制御は、前述の
受信モードまたは送信モードの場合と同様であ
る。
なお、MPUは必要に応じてカウンタ303に
計数クロツクS7を計数させることもできる。
計数クロツクS7を計数させることもできる。
前述の各動作モードにおける画幅変換処理につ
いて、第5図のイネーブル信号波形図によつて説
明する。
いて、第5図のイネーブル信号波形図によつて説
明する。
第5図のAは無処理の場合のイネーブル信号波
形図を示し、送信モード、受信モードおよびコピ
ーモードにおいてレジスタ217で削除/付加幅
を0と指定した場合に相当する。送信モード(お
よびコピーモードでの送信動作)では、が読取
りイネーブル信号S202、がバツフア入力イ
ネーブル信号(S206)にそれぞれ相当する。
αはレジスタ218で指定された有効幅である。
受信モードでは、が入力イネーブル信号(S2
06)、が記録イネーブル信号S211に相当
する。
形図を示し、送信モード、受信モードおよびコピ
ーモードにおいてレジスタ217で削除/付加幅
を0と指定した場合に相当する。送信モード(お
よびコピーモードでの送信動作)では、が読取
りイネーブル信号S202、がバツフア入力イ
ネーブル信号(S206)にそれぞれ相当する。
αはレジスタ218で指定された有効幅である。
受信モードでは、が入力イネーブル信号(S2
06)、が記録イネーブル信号S211に相当
する。
第5図のBは画幅削減の場合のイネーブル信号
波形図であり、これは送信モードに該当する。
は読取りイネーブル信号S202、はバツフア
出力イネーブル信号(S206)である。eはレ
ジスタ217で指定される削除幅、fはレジスタ
218で指定される有効幅である。
波形図であり、これは送信モードに該当する。
は読取りイネーブル信号S202、はバツフア
出力イネーブル信号(S206)である。eはレ
ジスタ217で指定される削除幅、fはレジスタ
218で指定される有効幅である。
第5図のCは画情報付加処理の場合のイネーブ
ル信号波形図であり、受信モードと、コピーモー
ドの記録動作時がこれに該当する。vは入力イネ
ーブル信号(S206)、vは記録イネーブル
信号S211である。gはレジスタ217で指定
される付加幅、hはレジスタ218で指定される
有効幅である。
ル信号波形図であり、受信モードと、コピーモー
ドの記録動作時がこれに該当する。vは入力イネ
ーブル信号(S206)、vは記録イネーブル
信号S211である。gはレジスタ217で指定
される付加幅、hはレジスタ218で指定される
有効幅である。
このように、イネーブル信号の制御によつて、
画幅変換処理が実行される。ただし、各イネーブ
ル信号は、画情報制御ユニツト2内の遅延を無視
して示してあり、厳密には遅延補正が行われる。
画幅変換処理が実行される。ただし、各イネーブ
ル信号は、画情報制御ユニツト2内の遅延を無視
して示してあり、厳密には遅延補正が行われる。
次に、画情報制御ユニツト2における副走査制
御について、さらに説明する。
御について、さらに説明する。
第6図は、記録部に対する副走査制御の説明図
である。
である。
同図において、Aは記録部の副走査駆動用のス
テツプパルス、BはステツプパルスAに対する副
走査駆動系の応答(変位−時間特性)を示す。c
は記録イネーブル信号である。
テツプパルス、BはステツプパルスAに対する副
走査駆動系の応答(変位−時間特性)を示す。c
は記録イネーブル信号である。
図示のように、ステツプパルスAの印加に対し
副走査駆動系はBに示すように応答が遅れる。こ
の応答遅れ時間は個々の副走査駆動系によつて異
なる。この応答遅れに対する補正を行うのが副走
査制御の1つの機能である。即ち、適切な応答遅
れ時間をレジスタ216で設定し、この設定した
時間1だけ記録イネーブル信号c(第3図のS2
11)の供給開出を遅らせる。このタイミング補
正により、各ラインの記録ドツト列の並びをDに
示すように均等にすることができる。
副走査駆動系はBに示すように応答が遅れる。こ
の応答遅れ時間は個々の副走査駆動系によつて異
なる。この応答遅れに対する補正を行うのが副走
査制御の1つの機能である。即ち、適切な応答遅
れ時間をレジスタ216で設定し、この設定した
時間1だけ記録イネーブル信号c(第3図のS2
11)の供給開出を遅らせる。このタイミング補
正により、各ラインの記録ドツト列の並びをDに
示すように均等にすることができる。
また、ステツプパルスAの供給を停止してから
副走査駆動系が完全に停止するまでに、停止待ち
時間kが必要であり、この間に記録を再開すると
記録動作が不安定になる。この停止待ち時間kも
個々の副走査駆動系によつて変化するので、ステ
ツプパルスAと記録イネーブル信号cのタイミン
グを制御する必要がある。前記のレジスタ214
がこの停止待ち時間kで設定するもので、このレ
ジスタ214に設定された時間だけ、ステツプパ
ルスAの再送開始を待たせる(当然、記録イネー
ブル信号の送出も待たせる)。
副走査駆動系が完全に停止するまでに、停止待ち
時間kが必要であり、この間に記録を再開すると
記録動作が不安定になる。この停止待ち時間kも
個々の副走査駆動系によつて変化するので、ステ
ツプパルスAと記録イネーブル信号cのタイミン
グを制御する必要がある。前記のレジスタ214
がこの停止待ち時間kで設定するもので、このレ
ジスタ214に設定された時間だけ、ステツプパ
ルスAの再送開始を待たせる(当然、記録イネー
ブル信号の送出も待たせる)。
さらに、ステツプパルスAの周期jと記録イネ
ーブル信号cの周期mを、記録速度等に応じて制
御する必要がある。この周期を設定するのがレジ
スタ215であり、その設定値にしたがつてステ
ツプパルスAと記録イネーブル信号cの周期を制
御する。
ーブル信号cの周期mを、記録速度等に応じて制
御する必要がある。この周期を設定するのがレジ
スタ215であり、その設定値にしたがつてステ
ツプパルスAと記録イネーブル信号cの周期を制
御する。
画情報制御ユニツト2は、主、副両走査方向に
対し画像を縮小する機能を持つている。こ縮小処
理は、MPUからレジスタ202に縮小の指令が
設定された場合に限り、送信モードとコピーモー
ドで行われる。
対し画像を縮小する機能を持つている。こ縮小処
理は、MPUからレジスタ202に縮小の指令が
設定された場合に限り、送信モードとコピーモー
ドで行われる。
主走査方向の縮小処理は画情報処理部204で
実行され、送信モード時は読取り画情報到に対
し、コピーモード時はラインバツフア制御部から
入力される画情報列に対し行われる。
実行され、送信モード時は読取り画情報到に対
し、コピーモード時はラインバツフア制御部から
入力される画情報列に対し行われる。
副走査方向の縮小は、副走査縮小制御回路21
9と画幅変換制御回路209の働きにより実行さ
れる。
9と画幅変換制御回路209の働きにより実行さ
れる。
即ち、送信モード時は、読取り画情報の例えば
7ライン中の1ラインに対し、画幅変換制御回路
209でバツフア入力イネーブル信号(S20
6)の送出を中止する。これにより、読取り画情
報が7ライン当り1ラインだけラインバツフア制
御部へ送られず、間引かれる。つまり、7ライン
につき1ライン分だけ副走査方向に縮小される。
7ライン中の1ラインに対し、画幅変換制御回路
209でバツフア入力イネーブル信号(S20
6)の送出を中止する。これにより、読取り画情
報が7ライン当り1ラインだけラインバツフア制
御部へ送られず、間引かれる。つまり、7ライン
につき1ライン分だけ副走査方向に縮小される。
コピーモードでは、読取り画情報をラインバツ
フア制御部へ転送する時に、画幅変換制御回路2
09によつて同様の間引きを行う。一方、ライン
バツフア制御部より入力される画情報(縮小済
み)を記録部へ送つて記録させる時に、副走査縮
小制御回路219で7ライン当り1ライン分に対
する記録用可変速ステツプパルスS4の送出を止
める。このようにして、コピーモードでの副走査
方向の縮小が実行される。
フア制御部へ転送する時に、画幅変換制御回路2
09によつて同様の間引きを行う。一方、ライン
バツフア制御部より入力される画情報(縮小済
み)を記録部へ送つて記録させる時に、副走査縮
小制御回路219で7ライン当り1ライン分に対
する記録用可変速ステツプパルスS4の送出を止
める。このようにして、コピーモードでの副走査
方向の縮小が実行される。
以上に詳述したように、本実施例によれば、
MPUからのレジスタ設定により、ステツプパル
スの周期とタイミング、読取り部および記録部と
ラインバツフア制御部との間の画情報の転送制御
方法を任意に変えることができる。また、ライン
バツフア制御部から記録部への画情報の転送速度
も、画情報同期クロツク(S8)の周期設定によ
り、MPUから任意に変えることができる。読取
り画情報の同期クロツクは、読取り部から入力さ
れるクロツクに基づいて作られるから、読取り部
の読取り速度に適応した速度で読取り画情報を転
送できる。また、ステツプパルスの周期やタイミ
ングを任意に変化しても、ステツプパルスをカウ
ンタで計数するので、記録部や読取り部の紙送り
の管理、その他の通信制御等のための時間管理を
支障なく行うことができる。したがつて、本実施
例のフアクシミリ制御装置は、異機種のフアクシ
ミリ装置に共通に利用することができ、極めて汎
用性に富む。さらに本実施例のフアクシミリ制御
装置は、MPUからのレジスタ設定により多様な
画幅変換処理や縮小処理を行うことができ、フア
クシミリ装置の多機能化にも対応できる。
MPUからのレジスタ設定により、ステツプパル
スの周期とタイミング、読取り部および記録部と
ラインバツフア制御部との間の画情報の転送制御
方法を任意に変えることができる。また、ライン
バツフア制御部から記録部への画情報の転送速度
も、画情報同期クロツク(S8)の周期設定によ
り、MPUから任意に変えることができる。読取
り画情報の同期クロツクは、読取り部から入力さ
れるクロツクに基づいて作られるから、読取り部
の読取り速度に適応した速度で読取り画情報を転
送できる。また、ステツプパルスの周期やタイミ
ングを任意に変化しても、ステツプパルスをカウ
ンタで計数するので、記録部や読取り部の紙送り
の管理、その他の通信制御等のための時間管理を
支障なく行うことができる。したがつて、本実施
例のフアクシミリ制御装置は、異機種のフアクシ
ミリ装置に共通に利用することができ、極めて汎
用性に富む。さらに本実施例のフアクシミリ制御
装置は、MPUからのレジスタ設定により多様な
画幅変換処理や縮小処理を行うことができ、フア
クシミリ装置の多機能化にも対応できる。
なお、本発明は本実施例の構成だけに限定され
るものでなく、適宜変形して実施できることは勿
論である。また本発明によるフアクシミリ制御装
置は、デイスクリード部品を用いて実現すること
も、また1チツプまたは複数チツプの集積回路と
して実現することもできる。
るものでなく、適宜変形して実施できることは勿
論である。また本発明によるフアクシミリ制御装
置は、デイスクリード部品を用いて実現すること
も、また1チツプまたは複数チツプの集積回路と
して実現することもできる。
発明の効果
以上に詳述したように、本発明によるフアクシ
ミリ制御装置は、MPUからのレジスタ設定によ
り、画情報の転送制御の方法、ステツプパルスの
周期やタイミングを任意に変更でき、またその変
更を行つても、ステツプパルスを計数するカウン
タからの割込みにより、フアクシミリ装置の動作
状況をMPU側で把握できる。したがつて、本発
明によれば、異機種のフアクシミリ装置に共通に
適用可能な汎用のフアクシミリ装置を提供でき、
前述したようなフアクシミリ装置の開発上におけ
る問題を解決できる。
ミリ制御装置は、MPUからのレジスタ設定によ
り、画情報の転送制御の方法、ステツプパルスの
周期やタイミングを任意に変更でき、またその変
更を行つても、ステツプパルスを計数するカウン
タからの割込みにより、フアクシミリ装置の動作
状況をMPU側で把握できる。したがつて、本発
明によれば、異機種のフアクシミリ装置に共通に
適用可能な汎用のフアクシミリ装置を提供でき、
前述したようなフアクシミリ装置の開発上におけ
る問題を解決できる。
第1図は本発明の一実施例によるフアクシミリ
制御装置の全体構成を示すブロツク図、第2図は
第1図中のクロツク制御ユニツトの詳細構成を示
すブロツク図、第3図は第1図中の画情報制御ユ
ニツトの詳細構成を示すブロツク図、第4図は第
1図中のカウンタ制御ユニツトの詳細構成を示す
ブロツク図、第5図は画幅変換処理を説明するた
めのイネーブル信号波形図、第6図は記録部に対
する副走査制御の説明図である。 1……クロツク制御ユニツト、2……画情報制
御ユニツト、3……カウンタ制御ユニツト、4…
…インターフエイス制御ユニツト、103,10
5,107,214〜218,301,304〜
307……レジスタ、104,106,206,
210,303……カウンタ、108,109,
211〜213,302……セレクタ、201〜
203……インターフエイス制御回路、204…
…画情処理回路、205……可変速ステツプパル
ス発生制御回路、207……遅延記録制御回路、
209……画幅変換制御回路、S10……読取り
部とのインターフエイス、S11……記録部との
インターフエイス、S12……ラインバツフア制
御部とのインターフエイス、S14……MPUの
データバス、S15……MPUとのインターフエ
イス、S16……内部バス。
制御装置の全体構成を示すブロツク図、第2図は
第1図中のクロツク制御ユニツトの詳細構成を示
すブロツク図、第3図は第1図中の画情報制御ユ
ニツトの詳細構成を示すブロツク図、第4図は第
1図中のカウンタ制御ユニツトの詳細構成を示す
ブロツク図、第5図は画幅変換処理を説明するた
めのイネーブル信号波形図、第6図は記録部に対
する副走査制御の説明図である。 1……クロツク制御ユニツト、2……画情報制
御ユニツト、3……カウンタ制御ユニツト、4…
…インターフエイス制御ユニツト、103,10
5,107,214〜218,301,304〜
307……レジスタ、104,106,206,
210,303……カウンタ、108,109,
211〜213,302……セレクタ、201〜
203……インターフエイス制御回路、204…
…画情処理回路、205……可変速ステツプパル
ス発生制御回路、207……遅延記録制御回路、
209……画幅変換制御回路、S10……読取り
部とのインターフエイス、S11……記録部との
インターフエイス、S12……ラインバツフア制
御部とのインターフエイス、S14……MPUの
データバス、S15……MPUとのインターフエ
イス、S16……内部バス。
Claims (1)
- 1 フアクシミリ装置内部に設けられた読取部お
よび記録部とラインバツフア制御装置との間の画
情報の転送を制御するマイクロコンピユータと、
このマイクロコンピユータにより制御されるパラ
メータを保持するレジスタ群と、前記読取部およ
び記録部の副走査駆動用のステツプパルス周期と
画情報転送速度を調整するための画情報同期用ク
ロツクの周期を制御するクロツク制御部と、画情
報の転送時に画幅変換処理、縮小処理等を行なう
画情報制御部と、前記クロツク制御部から発生さ
れるクロツクを計数して前記読取部および記録部
の動作進行状況を監視するカウンタ制御部とを具
備し、前記クロツク制御部、画情報制御部および
カウンタ制御部はレジスタ群に保持されるパラメ
ータに従い選択実行することを特徴とするフアク
シミリ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57157690A JPS5945763A (ja) | 1982-09-09 | 1982-09-09 | フアクシミリ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57157690A JPS5945763A (ja) | 1982-09-09 | 1982-09-09 | フアクシミリ制御装置 |
Related Child Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4123171A Division JP2502883B2 (ja) | 1992-05-15 | 1992-05-15 | ファクシミリ制御装置 |
JP4123172A Division JP2563724B2 (ja) | 1992-05-15 | 1992-05-15 | 副走査制御装置 |
JP12317092A Division JPH05153375A (ja) | 1992-05-15 | 1992-05-15 | フアクシミリ制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5945763A JPS5945763A (ja) | 1984-03-14 |
JPH0344473B2 true JPH0344473B2 (ja) | 1991-07-08 |
Family
ID=15655252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57157690A Granted JPS5945763A (ja) | 1982-09-09 | 1982-09-09 | フアクシミリ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5945763A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0522580A (ja) * | 1991-07-12 | 1993-01-29 | Tokyo Electric Co Ltd | フアクシミリ装置 |
JP2596398B2 (ja) * | 1995-01-24 | 1997-04-02 | 株式会社日立製作所 | ファクシミリ装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5539409A (en) * | 1978-09-13 | 1980-03-19 | Hitachi Denshi Service Kk | Connecting device between electronic computer and facsimile circuit |
-
1982
- 1982-09-09 JP JP57157690A patent/JPS5945763A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5539409A (en) * | 1978-09-13 | 1980-03-19 | Hitachi Denshi Service Kk | Connecting device between electronic computer and facsimile circuit |
Also Published As
Publication number | Publication date |
---|---|
JPS5945763A (ja) | 1984-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0344473B2 (ja) | ||
JP3707509B2 (ja) | 多機能並行処理型電子装置 | |
JP2502883B2 (ja) | ファクシミリ制御装置 | |
JP2563724B2 (ja) | 副走査制御装置 | |
JP2001331440A (ja) | データ受信処理装置 | |
JPH07143292A (ja) | ファクシミリ制御装置 | |
JPH0774894A (ja) | ファクシミリ制御装置 | |
JPH05153375A (ja) | フアクシミリ制御装置 | |
JPS584468A (ja) | マイクロプロセツサシステム | |
JP2834877B2 (ja) | 画像処理装置 | |
JPS62187361A (ja) | 画像形成装置 | |
JP2022072003A (ja) | レジスタ制御装置 | |
JPH08163302A (ja) | 画像入出力制御装置及び画像入出力制御装置の画像情報転送方法 | |
JPH06106787A (ja) | プリンタ | |
JPH05146196A (ja) | ステツピングモータ駆動回路 | |
JP2002230537A (ja) | 画像処理装置 | |
JPS61131967A (ja) | サ−マルプリンタ | |
JPH02211517A (ja) | データ通信方法 | |
JP2002002071A (ja) | プリンタ | |
JPS6057465A (ja) | 表示器およびプリンタの同時制御方式 | |
JPH09238214A (ja) | 画像情報処理装置 | |
JPH0528076A (ja) | シリアルデータ通信装置とマイクロプロセツサ | |
JPH04205345A (ja) | 画像形成装置 | |
JPH0550715A (ja) | 記録制御装置 | |
JPH01284955A (ja) | インターバルタイマ |