JPS6057465A - 表示器およびプリンタの同時制御方式 - Google Patents
表示器およびプリンタの同時制御方式Info
- Publication number
- JPS6057465A JPS6057465A JP58165735A JP16573583A JPS6057465A JP S6057465 A JPS6057465 A JP S6057465A JP 58165735 A JP58165735 A JP 58165735A JP 16573583 A JP16573583 A JP 16573583A JP S6057465 A JPS6057465 A JP S6057465A
- Authority
- JP
- Japan
- Prior art keywords
- printer
- display
- request signal
- control request
- display control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 13
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 230000006870 function Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 9
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Business, Economics & Management (AREA)
- Physics & Mathematics (AREA)
- General Business, Economics & Management (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Digital Computer Display Output (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Cash Registers Or Receiving Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、比較的簡単な表示機６目オよびプリンタ機能
をそなえたデータ処理装置のための簡単で効率的なデー
タ出力制御方式に関し、特にダイナミック駆動方式の表
示器とプリンタに対して、同時的にデータ転送制御を行
なう方式に関する。
をそなえたデータ処理装置のための簡単で効率的なデー
タ出力制御方式に関し、特にダイナミック駆動方式の表
示器とプリンタに対して、同時的にデータ転送制御を行
なう方式に関する。
ｐｏｓ端末やキャッシュレジスタなどの小型のデータ処
理装置には、第１図（α）に示すように、マイクロプロ
セッサＭＰＵＩと出力機能として多桁表示器２およびプ
リンタ３をそなえているものが少なくない。
理装置には、第１図（α）に示すように、マイクロプロ
セッサＭＰＵＩと出力機能として多桁表示器２およびプ
リンタ３をそなえているものが少なくない。
多桁表示器２は、ダイナミック駆動され、ＭＰＵから各
桁に対して順次的かつ瞬時的に、表示データが供給され
る。他方、プリンタ３はタイミング機構を有しておシ、
印字可能な場合、所定のタイミングでＭＰＵへ印字デー
タを要求し１文字分の印字データを受け取る。その印字
が完了すると次のタイミングで印字データを要求し、こ
の動作が全ての印字が終了するまで続けられる。
桁に対して順次的かつ瞬時的に、表示データが供給され
る。他方、プリンタ３はタイミング機構を有しておシ、
印字可能な場合、所定のタイミングでＭＰＵへ印字デー
タを要求し１文字分の印字データを受け取る。その印字
が完了すると次のタイミングで印字データを要求し、こ
の動作が全ての印字が終了するまで続けられる。
したがって、多桁表示器２とプリンタ３の制御タイミン
グは、それぞれ第１図（ｂｌ 、 （ｃｌに示すように
、本来互いに非同期的に設定されている。
グは、それぞれ第１図（ｂｌ 、 （ｃｌに示すように
、本来互いに非同期的に設定されている。
このような非同期的に動作する２つの出力装置を制御す
るには、それぞれに独立した制御回路を使用する方法、
たとえば２つのＭＰＵを用いる方法と、１つのＭＰＵが
各装置からの割り込みなどにより両方を制御する方法と
が考えられる。しかし、前者の方法は回路が複雑になり
、コストも上るという欠点があり、また後者の方法は、
割り込みの頻度が高くなると、ＭＰＵの負荷が大きくな
り、場合によっては割り込みの受け付けが遅れ、印字タ
イミングが変動して、プリンタでは印字ずれを生じると
いう欠点があった。
るには、それぞれに独立した制御回路を使用する方法、
たとえば２つのＭＰＵを用いる方法と、１つのＭＰＵが
各装置からの割り込みなどにより両方を制御する方法と
が考えられる。しかし、前者の方法は回路が複雑になり
、コストも上るという欠点があり、また後者の方法は、
割り込みの頻度が高くなると、ＭＰＵの負荷が大きくな
り、場合によっては割り込みの受け付けが遅れ、印字タ
イミングが変動して、プリンタでは印字ずれを生じると
いう欠点があった。
第２図１＝、上記した割り込みによるデータ出力制御方
法を採用している従来のデータ処理装置の構成例を示す
。同図において、ｌはＭ、ＰＵ、２は多桁表示器、３は
プリンタ、４はメモリ、５は割り込み処理部、６は表示
制御ルーチン、７はプリンタ制御ルーチン、８は表示デ
ータバッファ域、９は印字データバッファ域、１０は表
示レジスタ、１１は表示制御要求信号発生回路、１２は
プリンタ制御要求信号発生回路、１３は印字データ入力
レジスタ、ＤＩＳＰ几は表示制御要求信号、 ＡＯＫＮ
ＬＧはプリント制御要求信号である。
法を採用している従来のデータ処理装置の構成例を示す
。同図において、ｌはＭ、ＰＵ、２は多桁表示器、３は
プリンタ、４はメモリ、５は割り込み処理部、６は表示
制御ルーチン、７はプリンタ制御ルーチン、８は表示デ
ータバッファ域、９は印字データバッファ域、１０は表
示レジスタ、１１は表示制御要求信号発生回路、１２は
プリンタ制御要求信号発生回路、１３は印字データ入力
レジスタ、ＤＩＳＰ几は表示制御要求信号、 ＡＯＫＮ
ＬＧはプリント制御要求信号である。
多桁表示器２は、表示制御要求信号発生回路１１から一
定の周期で連続的に発生される表示制御要求信号Ｔ）Ｉ
ＳＰ几にもとづいて制御される。信号ＤＩ８ＰＲは、Ｍ
ＰＵＩに割り込み信号として印加される６ＭＰＵＩにお
いて、割り込み処理部５は、この割り込み信号を受け付
けると、表示制御ルーチン６を呼び出し、表示データバ
ッファ域８にある表示データを１桁分、すなわち１文字
分だけ表示レジスタ１０へ転送する。表示データは、多
桁表示器の１桁がたとえば７×５ドツトのパターンでド
ツト表示を行なうものでは、表示データは、ドツトパタ
ーンのために５バイト、そして桁選択のために１バイト
の計６バイトで構成される。
定の周期で連続的に発生される表示制御要求信号Ｔ）Ｉ
ＳＰ几にもとづいて制御される。信号ＤＩ８ＰＲは、Ｍ
ＰＵＩに割り込み信号として印加される６ＭＰＵＩにお
いて、割り込み処理部５は、この割り込み信号を受け付
けると、表示制御ルーチン６を呼び出し、表示データバ
ッファ域８にある表示データを１桁分、すなわち１文字
分だけ表示レジスタ１０へ転送する。表示データは、多
桁表示器の１桁がたとえば７×５ドツトのパターンでド
ツト表示を行なうものでは、表示データは、ドツトパタ
ーンのために５バイト、そして桁選択のために１バイト
の計６バイトで構成される。
この表示データによシ、多桁表示器中の１つの桁が選択
され、その対応するドツトが駆動される。
され、その対応するドツトが駆動される。
プリンタ３は、印字動作を完了したとき、次の印字デー
タを要求するため、プリンタ内の所定のタイミングで、
プリンタ制御要求信号ＡＯＫＮＬＧを割り込み信号とし
てＭ Ｐ Ｕに送る。、Ｍｌ、’Ｕ１において、割り込
み処理部５は、この割り込みを受け付けると、プリンタ
制御ルーチン７を呼び出して、印字データバッファ域９
にある印字データを１ドツトライン分だけプリンタ３の
印字データ入力レジスタ１３へ転送し、印字を指令する
。プリンタ３は、この印字データにしたがって印字を行
ない、動作完了すると、再び信号Ａ ＯＩ（Ｎ Ｌ ａ
′ｌｒ、ＭＰＵへ送る。
タを要求するため、プリンタ内の所定のタイミングで、
プリンタ制御要求信号ＡＯＫＮＬＧを割り込み信号とし
てＭ Ｐ Ｕに送る。、Ｍｌ、’Ｕ１において、割り込
み処理部５は、この割り込みを受け付けると、プリンタ
制御ルーチン７を呼び出して、印字データバッファ域９
にある印字データを１ドツトライン分だけプリンタ３の
印字データ入力レジスタ１３へ転送し、印字を指令する
。プリンタ３は、この印字データにしたがって印字を行
ない、動作完了すると、再び信号Ａ ＯＩ（Ｎ Ｌ ａ
′ｌｒ、ＭＰＵへ送る。
なお、ＭＰＵの割り込み処理部５においては、プリンタ
制御要求信号が表示制御要求信号に対して高い割り込み
優先レベルを与えられており、たとえば表示制御ルーチ
ン６の実行中に、信号１ＮＬＧの割り込みがあると、こ
れを受け（＝Ｊけ、表示制御ルーチン６の実行を中断し
て、プリンタ制御ルーチン７を実行するようになってい
る。
制御要求信号が表示制御要求信号に対して高い割り込み
優先レベルを与えられており、たとえば表示制御ルーチ
ン６の実行中に、信号１ＮＬＧの割り込みがあると、こ
れを受け（＝Ｊけ、表示制御ルーチン６の実行を中断し
て、プリンタ制御ルーチン７を実行するようになってい
る。
第３図は、その動作例を示すタイミング図である。（１
）は表示制御要求信号、（２）はフ′リンク制御要求信
号、（３）は信号（１） ？ （２＞に基づくＭ Ｐ
ｕの割り込み受け付はタイミング、（４）は（３）によ
る割り込みにより転送されるデータで、Ａは表示データ
、Ｂは印字データを表わす。
）は表示制御要求信号、（２）はフ′リンク制御要求信
号、（３）は信号（１） ？ （２＞に基づくＭ Ｐ
ｕの割り込み受け付はタイミング、（４）は（３）によ
る割り込みにより転送されるデータで、Ａは表示データ
、Ｂは印字データを表わす。
第３図の■は、表示制御ルーチンの実行中にプリンタ制
御要求信号が生じ、そのため表示制御ルーチンが割り込
まれて表示データＡの転送が中断され、代りにプリンタ
制御ルーチンが印字データＢの転送を実行し、その終了
後に表示開側１ルーチンが再起動されて、残りの表示デ
ータＡを転送した場合を表わしている。また＠はプリン
タ制御ルーチンの実行中に表示制御要求信号が生じたが
、割り込みは受け付けられず、プリンタ制御ルーチンが
印字データＢを転送した後に表示制御ルーチンが実行さ
れ、表示データＡが転送されることを表わしている。
御要求信号が生じ、そのため表示制御ルーチンが割り込
まれて表示データＡの転送が中断され、代りにプリンタ
制御ルーチンが印字データＢの転送を実行し、その終了
後に表示開側１ルーチンが再起動されて、残りの表示デ
ータＡを転送した場合を表わしている。また＠はプリン
タ制御ルーチンの実行中に表示制御要求信号が生じたが
、割り込みは受け付けられず、プリンタ制御ルーチンが
印字データＢを転送した後に表示制御ルーチンが実行さ
れ、表示データＡが転送されることを表わしている。
本発明の目的は、上述した表示器とプリンタとを同時的
に制御する場合のＭＰＵの負荷を軽減し、またプリンタ
の印字ずれを解消することにあり、−七のため、表示器
とプリンタからの制御要求信号を、同時制御期間に限っ
て優先度の高いプリンタからの制御要求信号に一本化し
、Ｍ Ｉ） Ｕへの割り込み頻度を減少させるとともに
、プリンタ制御ルーチンに表示制御機能を含ませて、プ
リンタ制御および表示制御を連続的に実行させる手段を
提供するものである。
に制御する場合のＭＰＵの負荷を軽減し、またプリンタ
の印字ずれを解消することにあり、−七のため、表示器
とプリンタからの制御要求信号を、同時制御期間に限っ
て優先度の高いプリンタからの制御要求信号に一本化し
、Ｍ Ｉ） Ｕへの割り込み頻度を減少させるとともに
、プリンタ制御ルーチンに表示制御機能を含ませて、プ
リンタ制御および表示制御を連続的に実行させる手段を
提供するものである。
本発明の構成は、それにより
マイクロプロセッサと、ダイナミック駆動式の表示器と
、印字タイミング機構をそなえたプリンタとマイクロプ
ロセッサに表示器のダイナミック駆動制御を要求する表
示制御要求信号発生手段と、マイクロプロセッサに印字
タイミングにしたがったプリント制御を要求するプリン
タ制御要求信号発生手段とをそなえ、表示制御要求信号
の周期がプリンタ制御要求信号のほぼ整数倍に設定され
ている処理装置において、表示および印字が同時に実行
される期間には、表示制御要求信号を停止し、表示器お
よびプリンタの双方を、プリンタ制御要求信号のみにし
たがって制御することを特徴とするものである。
、印字タイミング機構をそなえたプリンタとマイクロプ
ロセッサに表示器のダイナミック駆動制御を要求する表
示制御要求信号発生手段と、マイクロプロセッサに印字
タイミングにしたがったプリント制御を要求するプリン
タ制御要求信号発生手段とをそなえ、表示制御要求信号
の周期がプリンタ制御要求信号のほぼ整数倍に設定され
ている処理装置において、表示および印字が同時に実行
される期間には、表示制御要求信号を停止し、表示器お
よびプリンタの双方を、プリンタ制御要求信号のみにし
たがって制御することを特徴とするものである。
〔発明の実施例１
以下に、本発明の詳細を実施例にしたがって説明する。
第４図は、本発明方式を実施したデータ処理装置の１例
を示すブロック図であり、第２図の従来例装置を改良し
たものである。
を示すブロック図であり、第２図の従来例装置を改良し
たものである。
第４図において、１はＭＰＵ、２は多桁表示器、３はプ
リンタ、４はメモリ、５Ａは割り込み処理部、６は表示
制御ルーチン、７Ａはプリンタおよび表示制御ルーチン
、８は表示データバッファ域、９は印字データバッファ
域、ＩＩＡは表示制御要求信号発生回路、１２はプリン
タ制御要求イＳ号発生回路、１３は印字データ入力レジ
スタ、ＤＩＳＰ几は表示制御要求信号、Ａ’ＣＫＮＬＧ
はプリンタ制御要求信号を示す。
リンタ、４はメモリ、５Ａは割り込み処理部、６は表示
制御ルーチン、７Ａはプリンタおよび表示制御ルーチン
、８は表示データバッファ域、９は印字データバッファ
域、ＩＩＡは表示制御要求信号発生回路、１２はプリン
タ制御要求イＳ号発生回路、１３は印字データ入力レジ
スタ、ＤＩＳＰ几は表示制御要求信号、Ａ’ＣＫＮＬＧ
はプリンタ制御要求信号を示す。
本図においては、５ Ａ 、 ７ Ａ 、 １１ Ａの
各要素が本発明により改良された機能を実行する。
各要素が本発明により改良された機能を実行する。
プリンタおよび表示制御ルーチン７Ａは、プリンタ３へ
の印字データ転送に続いて多桁表示器２ヘノ表示データ
転送を実行する。このためプリンタ出力処理期間中には
、表示制御要求信号による割り込みは不要となるため、
表示制御要求信号を禁止させ、全印字データについ−〔
のプリンタ出方処理終了後に復旧させる制御を行なう。
の印字データ転送に続いて多桁表示器２ヘノ表示データ
転送を実行する。このためプリンタ出力処理期間中には
、表示制御要求信号による割り込みは不要となるため、
表示制御要求信号を禁止させ、全印字データについ−〔
のプリンタ出方処理終了後に復旧させる制御を行なう。
表示制御要求信号を禁止するには、図示のように表示制
御要求信号発生回路１１Ａの機能を停止させる方法がつ
くられるが、割り込み処理部５Ａにおいて、表示制御要
求信号の受け付けをマスクする方法をとることも可能で
ある。またこれらの制御は、プリンタおよび表示制御ル
ーチン７Ａの代りに、割り込み処理部に行なわせるよう
にしてもよい。
御要求信号発生回路１１Ａの機能を停止させる方法がつ
くられるが、割り込み処理部５Ａにおいて、表示制御要
求信号の受け付けをマスクする方法をとることも可能で
ある。またこれらの制御は、プリンタおよび表示制御ル
ーチン７Ａの代りに、割り込み処理部に行なわせるよう
にしてもよい。
第５図は、本実施例装置の動作を説明するためのタイミ
ング図であり、第３図に示した従来例のタイミング図に
対応するものである。
ング図であり、第３図に示した従来例のタイミング図に
対応するものである。
第５図（１） ＋ （２）に示すようにもしも１表示制
御機能信号とプリンタ制御要求１１号との周期がほぼ等
しければ、プリンタ３からプリンタ制御要求信号が印加
されるたびに、表示制御信号は停止される。
御機能信号とプリンタ制御要求１１号との周期がほぼ等
しければ、プリンタ３からプリンタ制御要求信号が印加
されるたびに、表示制御信号は停止される。
第５図（３）に示すよう「二、停止された表示制御要求
信号をプリンタ制御要求信号で肩代りすることができる
。
信号をプリンタ制御要求信号で肩代りすることができる
。
なお、一般に表示制御信号の周期がプリンタ制御要求信
号の整数倍の関係に設定することができれば、表示制御
要求信号のすべてをプリンタ制御要求信号で置き換える
ことができる。しかし、この関数に近ければ、表示制御
要求信号の相当な割合いが削減可能となる。
号の整数倍の関係に設定することができれば、表示制御
要求信号のすべてをプリンタ制御要求信号で置き換える
ことができる。しかし、この関数に近ければ、表示制御
要求信号の相当な割合いが削減可能となる。
このようにして、第５図（３） 、 （４）に示すよう
に、表示器およびプリンタの同時制御期間には、両者に
よる制御要求の競合は抑制されるので、ＭＰＵは割り込
み処理による負荷の増大なしに、印字データおよび表示
データを転送処理することができる。
に、表示器およびプリンタの同時制御期間には、両者に
よる制御要求の競合は抑制されるので、ＭＰＵは割り込
み処理による負荷の増大なしに、印字データおよび表示
データを転送処理することができる。
以上述べたように、本発明によれば、簡単な機構により
、表示器およびプリンタの同時制−を効本釣に実行する
ことができ、また割り込み受け付けの遅れも減少できる
ため、プリンタの印字ずれを防止することができる。
、表示器およびプリンタの同時制−を効本釣に実行する
ことができ、また割り込み受け付けの遅れも減少できる
ため、プリンタの印字ずれを防止することができる。
第１図（ｉ）は多桁表示器およびプリンタをそなえたデ
ータ処理装置の概念図、Ｍ１図（／Ｉ） 、 （Ｃ）は
それぞれ多桁表示器およびプリンタの制御タイミングを
示す図、第２図は従来例装置の構成図、第３図は第２図
に示す装置の動作タイミング図、第４図は本発明実施例
装置の構成図、第５図は本実施例装置の動作タイミング
図を示す。 図中、１はＭＰＵ、２は多桁表示器、３はプリンタ、４
はメモリ、５Ａは割り込み処理部、６は表示制御ルーチ
ン、７Ａはプリンタおよび表示制御ルーチン、８は表示
データバッファ域、９は印字データバッファ域、１０は
表示 レジスタ。 １１Ａは表示制御要求信号発生回路、１２はプリンタ制
御要求信号発生回路、１３は印字データ入力レジスタを
表わす。
ータ処理装置の概念図、Ｍ１図（／Ｉ） 、 （Ｃ）は
それぞれ多桁表示器およびプリンタの制御タイミングを
示す図、第２図は従来例装置の構成図、第３図は第２図
に示す装置の動作タイミング図、第４図は本発明実施例
装置の構成図、第５図は本実施例装置の動作タイミング
図を示す。 図中、１はＭＰＵ、２は多桁表示器、３はプリンタ、４
はメモリ、５Ａは割り込み処理部、６は表示制御ルーチ
ン、７Ａはプリンタおよび表示制御ルーチン、８は表示
データバッファ域、９は印字データバッファ域、１０は
表示 レジスタ。 １１Ａは表示制御要求信号発生回路、１２はプリンタ制
御要求信号発生回路、１３は印字データ入力レジスタを
表わす。
Claims (1)
- マイクロプロセッサと、ダイナミック駆動式の表示器と
、印字タイミング機構を七々えたプリンタとマイクロプ
ロセッサに表示器のダイナミック駆動制御全要求する表
示制御要求信号発生手段と、マイクロプロセッサに印字
タイミングにしたがったプリンタ制御を要求するプリン
タ制御要求信号発生手段とをそなえ、表示制御要求信号
の周期がプリンタ制御要求信号のほぼ整数倍に設定され
ている処理装置において、表示および印字が同時に実行
される期間には、表示制御要求信号を停止し、表示器お
よびプリンタの双方を、プリンタ制御要求信号のみにし
、たがって制御することを特徴とする表示器およびプリ
ンタの同時制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58165735A JPS6057465A (ja) | 1983-09-08 | 1983-09-08 | 表示器およびプリンタの同時制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58165735A JPS6057465A (ja) | 1983-09-08 | 1983-09-08 | 表示器およびプリンタの同時制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6057465A true JPS6057465A (ja) | 1985-04-03 |
| JPS6323579B2 JPS6323579B2 (ja) | 1988-05-17 |
Family
ID=15818077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58165735A Granted JPS6057465A (ja) | 1983-09-08 | 1983-09-08 | 表示器およびプリンタの同時制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057465A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5673513A (en) * | 1992-11-02 | 1997-10-07 | Strathayr Pty. Limited | Turf product |
-
1983
- 1983-09-08 JP JP58165735A patent/JPS6057465A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6323579B2 (ja) | 1988-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5708817A (en) | Programmable delay of an interrupt | |
| US4435761A (en) | Data processing apparatus capable of transferring serial data with small power consumption | |
| US20070240011A1 (en) | FIFO memory data pipelining system and method for increasing I²C bus speed | |
| US5081701A (en) | System for controlling data transfer using transfer handshake protocol using transfer complete and transfer inhibit signals | |
| JPS6057465A (ja) | 表示器およびプリンタの同時制御方式 | |
| US5784271A (en) | Data processor for interruption control between the CPU and the interruption controller | |
| EP0473278B1 (en) | Logic apparatus for use with a computing device | |
| JPH0198017A (ja) | プリンタ制御装置 | |
| JPS61134862A (ja) | Ｃｐｕウエイト時間制御方式 | |
| JPH03201152A (ja) | 先取り制御方式 | |
| JPS60200353A (ja) | 入出力装置制御方式 | |
| JPS59123987A (ja) | イメ−ジ・メモリのプリント・デ−タ展開方法 | |
| JP3844024B2 (ja) | 印刷装置 | |
| JPS6335989B2 (ja) | ||
| JPH0344473B2 (ja) | ||
| JPS6117425B2 (ja) | ||
| JPS61166666A (ja) | 情報処理システム | |
| JPS63153635A (ja) | デ−タ転送速度指定方式 | |
| JPH03158924A (ja) | プリンタ制御装置 | |
| JPH0740229B2 (ja) | 割り込み入力信号制御方式 | |
| JPH08287019A (ja) | データ処理装置 | |
| JPH10289196A (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| JPS60110060A (ja) | デ−タ送信制御方式 | |
| JPS5924328A (ja) | 割り込み制御方式 | |
| JPS61107455A (ja) | ポ−リング制御方式 |