JPH099021A

JPH099021A - 画像データ制御装置

Info

Publication number: JPH099021A
Application number: JP7154162A
Authority: JP
Inventors: Kenichi Ono; 健一小野
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1995-06-21
Filing date: 1995-06-21
Publication date: 1997-01-10

Abstract

(57)【要約】【目的】記憶容量が一ライン未満の記憶手段に対して
画像データの書込みと読出しとが交互に確実に行える簡
易な構造で低コストな画像データ制御装置を提供するこ
と。【構成】互いに位相の異なる書込開始信号（ＸＰＭＳ
ＹＮＣ信号）と読出開始信号（ＸＤＥＴＰ信号）とを基
準として、主走査方向一ライン未満の記憶容量を有する
記憶手段２４の任意のアドレスに対して、データ書込手
段２３によるデータ読出と、データ読出手段２５による
データ書込とを交互に行うことによって、データ読出が
データ書込に追い着かないように制御しながらデータ入
出力処理を行うようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル複写機、プリ
ンタ、ファクシミリ等の分野で利用される画像データ制
御装置に関する。

【０００２】

【従来の技術】従来における画像データ制御装置の構成
を、デジタル複写機を例に挙げて説明する。図７は、デ
ジタル複写機の全体構成を示す。この複写機は、コンタ
クトガラス１ａ上にセットされた原稿１から画像データ
の読取りを行う画像データ読取光学ユニット（読取スキ
ャナ）２と、この読取られた画像データの画像処理を行
う画像データ処理ユニット３と、画像データの書込みを
行う画像データ書込光学ユニット４と、感光体ドラム５
を備えた画像作成ユニット６とからなっている。この場
合、画像データ処理ユニット３が、画像データ制御装置
を備えている。

【０００３】図８は、画像データ制御装置を備えた画像
データ処理ユニット３の前後における画像データ処理の
流れをブロック化して示す。まず、画像データ読取光学
ユニット２において、原稿１面をランプ７により照射
し、これにより反射された光がミラー８ａ，８ｂ，８ｃ
及びレンズ９を介してＣＣＤ１０に導かれることによ
り、電気信号に変換された画像データが得られる。この
ＣＣＤ１０は、一ライン単位の読取りを行う。なお、Ｃ
ＣＤ１０が配列されたライン方向が主走査方向Ｘとな
る。この主走査方向Ｘに対して、ランプ７及びミラー８
ａ〜８ｃが時間と共に原稿１の読取位置を変える矢印方
向を副走査方向Ｙという。この副走査方向Ｙの読取り画
素密度は、読取位置の移動速度と、ＣＣＤ１０のライン
の読取周期により決定される。

【０００４】そして、ライン同期信号ＬＳＹＮＣにより
ＣＣＤ１０のアドレスがリセットされ、読取画素クロッ
クに同期して、ＣＣＤ１０の１画素目から画像データが
順次出力される。この出力された画像データは、画像デ
ータ処理ユニット３内のアンプ１１により増幅され、Ａ
Ｄ変換器１２によりデジタル信号に変換される。このデ
ジタル化された画像データは、画像処理部１３において
明度補正処理、変倍処理、編集処理等の各種処理がなさ
れた後、バッファメモリ１４に書込まれる。このバッフ
ァメモリ１４に書込まれた画像データは、書込制御部１
５から発生したタイミング制御信号をもとにその書込制
御部１５に出力される。この書込制御部１５では、その
読出された画像データの画像出力範囲を制限したり、各
種パターンを合成する等の処理が実行され、その後、Ｌ
Ｄ変調部１６に出力される。このＬＤ変調部１６は、書
込制御部１５から出力された画像データに応じて画像デ
ータ書込光学ユニット４内のＬＤ１７（半導体レーザ）
に流す電流を変調駆動し、これによりＬＤ１７はその画
像データに合わせて発光する。

【０００５】その後、画像データ書込光学ユニット４に
おいて、ＬＤ１７からの出射光は、コリメートレンズ１
８とシリンドリカルレンズ１９を介して、回転するポリ
ゴンミラー２０の一鏡面に入射する。このポリゴンミラ
ー２０の回転により、出射光はそのミラーの円周方向に
連続的に走査され、この走査された走査ビームはｆθレ
ンズ２１を介して、まず、同期検知器２２に入射する。
この同期検知器２２で光が検知されると同期検知信号Ｄ
ＥＴＰがアクティブとなり、そのタイミングをもとにし
て書込制御部１５でバッファメモリ１４に対するタイミ
ング制御信号が作られる。このタイミング制御信号の送
出によりバッファメモリ１４から画像データが読み出さ
れ、ＬＤ１７がその画像データに応じて変調駆動され
る。その後、同様にして走査ビームが作られ、ｆθレン
ズ２１、ミラー２３を介して、画像作成ユニット６を構
成する感光体ドラム５の軸方向（主走査方向Ｘ）に沿っ
て照射され、これにより露光が行われる。なお、画像作
成ユニット６内での画像作成処理についての説明は省略
する。

【０００６】この例からわかるように、読取スキャナ側
では、ＣＣＤ１０による原稿１の走査開始位置と、画像
処理部１３からバッファメモリ１４への画像データの書
込タイミングとを毎回一致させる必要があるため、所定
位置から一ライン毎の画像データの読取りを開始してい
る。これに対して、画像作成側では、ポリゴンミラー２
０による感光体ドラム５上での走査開始位置と、ＬＤ１
７の変調駆動のタイミングすなわちバッファメモリ１４
から書込制御部１５への画像データの読出タイミングと
を毎回一致させる必要があるため、ポリゴンミラー２０
による同期検知信号ＤＥＴＰをもとに一ラインの書込み
を開始している。

【０００７】

【発明が解決しようとする課題】上述したようなデジタ
ル複写機を例に挙げて説明した画像データ制御装置にお
いては、画像データの書込タイミングと、画像データの
読出タイミングとは、周期は同一（ライン周期）である
が、同期はとれていない構成となっている。このため、
画像データを一旦バッファメモリ１４に記憶させてお
き、ＬＤ１７の変調駆動時に画像データをバッファメモ
リ１４から読出すようにして画像作成時の同期をとって
いる。

【０００８】このバッファメモリ１４等のような画像デ
ータを記憶する記憶手段を備えた公知例としては、例え
ば、特開平４−１７０８５７号公報に開示されているも
のがある。この例では、記憶手段として２個のメモリ
（ＦＩＦＯ−０，ＦＩＦＯ−１）を用い、それぞれのメ
モリに対してデータ書込とデータ読出とを交互に行うこ
とによって、画像作成の処理を行っている。これによ
り、データ読出の処理がデータ書込の処理の切り替えタ
イミングまでには終了しない装置であっても、使用する
メモリは一ライン分の記憶容量をもつ二系統の構成でよ
いため、従来の三系統以上の回路構成に比べて部品点数
を削減できコスト面で有利となる。

【０００９】しかし、メモリ数は少なくとも２個必要で
あり、各メモリは一ライン分の記憶容量をもっているこ
とから、装置の低コスト化が十分に図られているとは言
えない。また、この場合、部品点数も十分に削減されて
いるとは言えないため、装置の小型化には自ずと限界が
ある。

【００１０】

【課題を解決するための手段】請求項１記載の発明で
は、画像データの主走査方向一ライン未満の記憶容量を
有しかつ所定周期の書込クロックで書込アドレスに対応
したデータ書込とその書込クロックとは独立した所定周
期の読出クロックで読出アドレスに対応したデータ読出
とが同時に実行される記憶手段と、データ書込を書込開
始信号の入力により開始しかつ書込アドレスが最終アド
レスに達した時点で開始アドレスに戻ってデータ書込を
再開するデータ書込手段と、データ読出を読出開始信号
の入力により開始しかつ読出アドレスが最終アドレスに
達した時点で開始アドレスに戻ってデータ読出を再開す
るデータ読出手段と、データ読出手段の読出開始信号と
データ書込手段の書込開始信号との位相を相対的に可変
する開始信号位相可変手段とを設けた。

【００１１】請求項２記載の発明では、画像データの主
走査方向一ライン未満の記憶容量を有しかつ所定周期の
書込クロックで書込アドレスに対応したデータ書込とそ
の書込クロックとは独立した所定周期の読出クロックで
読出アドレスに対応したデータ読出とが同時に実行され
る記憶手段と、データ書込を書込開始信号の入力により
開始しかつ書込アドレスが最終アドレスに達した時点で
開始アドレスに戻ってデータ書込を再開するデータ書込
手段と、データ読出を読出開始信号の入力により開始し
かつ読出アドレスが最終アドレスに達した時点で開始ア
ドレスに戻ってデータ読出を再開するデータ読出手段
と、書込アドレスをリセットする書込リセット信号をデ
ータ書込手段の書込開始信号に基づいて出力する書込リ
セット手段と、記憶手段の読出アドレスをリセットする
読出リセット信号をデータ読出手段の読出開始信号に基
づいて出力する読出リセット手段と、読出リセット手段
の読出開始信号を遅延させてデータ書込手段の書込開始
信号として出力する開始信号遅延手段とを設けた。

【００１２】請求項３記載の発明では、請求項２記載の
発明において、開始信号遅延手段を、読出リセット手段
の読出開始信号によりリセットされ読出クロックでカウ
ントが開始される読出カウンタと、この読出カウンタの
カウント値と基準数値とを比較し両者が一致した時点で
データ書込手段の書込開始信号を出力するカウント比較
手段とより構成した。

【００１３】請求項４記載の発明では、請求項３記載の
発明において、読出カウンタのカウント値と比較される
カウント比較手段の基準数値を可変自在に設定する数値
設定手段を設けた。

【００１４】請求項５記載の発明では、請求項１，２，
３又は４記載の発明において、印字用紙幅又は画素密度
の変更時に、読出開始信号と書込開始信号との位相を変
更するようにした。

【００１５】請求項６記載の発明では、請求項５記載の
発明において、読出開始信号と書込開始信号との位相を
変更する量を、印字用紙幅又は画素密度の変更時から徐
々に変更していくようにした。

【００１６】

【作用】請求項１記載の発明においては、データ読出手
段の読出開始信号（ＸＤＥＴＰ信号）に対して、データ
書込手段の書込開始信号（ＸＰＭＳＹＮＣ信号）の位相
を開始信号位相可変手段を用いて相対的に可変する。そ
して、画像データの主走査方向一ライン未満の記憶容量
を有する記憶手段を用い、データ書込手段の書込開始信
号（ＸＰＭＳＹＮＣ信号）から所定周期の書込クロック
（ＷＣＬＫ信号）で書込アドレスを順次インクリメント
して記憶手段に画像データを書込んでいき、さらにその
書込アドレスが記憶容量に相当する最終アドレスに達し
たら開始アドレスに戻り、再度書込アドレスを順次イン
クリメントしていくことによって、主走査方向一ライン
分の画像データの書込みが繰り返して実行される。一
方、データ読出手段の読出開始信号（ＸＤＥＴＰ信号）
から前記所定周期の書込クロック（ＷＣＬＫ信号）とは
独立した所定周期の読出クロック（ＲＣＬＫ信号）で読
出アドレスを順次インクリメントして記憶手段から画像
データを読出していき、さらにその読出アドレスが記憶
容量に相当する最終アドレスに達したら開始アドレスに
戻り、再度読出アドレスを順次インクリメントしていく
ことによって、主走査方向一ライン分の画像データの読
出しが繰り返して実行される。これにより、記憶手段の
任意のアドレスに対して書込みと読出しとを交互に行う
ことができる。

【００１７】請求項２記載の発明においては、データ読
出手段の読出開始信号（ＸＤＥＴＰ信号）を、開始信号
遅延手段により遅延して、データ書込手段の書込開始信
号（ＸＰＭＳＹＮＣ信号）を作成する。そして、画像デ
ータの主走査方向一ライン未満の記憶容量を有する記憶
手段を用い、データ書込手段の書込開始信号（ＸＰＭＳ
ＹＮＣ信号）に基づいて書込リセット手段から書込リセ
ット信号（ＸＷＲＥＳ信号）を出力し、この書込リセッ
ト信号（ＸＷＲＥＳ信号）により記憶手段の書込アドレ
スをリセットしてから所定周期の書込クロック（ＷＣＬ
Ｋ信号）で書込アドレスを順次インクリメントして記憶
手段に画像データを書込んでいき、さらにその書込アド
レスが記憶容量に相当する最終アドレスに達したら開始
アドレスに戻り、再度書込アドレスを順次インクリメン
トしていくことによって、主走査方向一ライン分の画像
データの書込みが繰り返して実行される。一方、データ
読出手段の読出開始信号（ＸＤＥＴＰ信号）に基づいて
読出リセット手段から読出リセット信号（ＸＲＲＥＳ信
号）を出力し、この読出リセット信号（ＸＲＲＥＳ信
号）により記憶手段の書込アドレスをリセットしてから
前記所定周期の書込クロック（ＷＣＬＫ信号）とは独立
した所定周期の読出クロック（ＲＣＬＫ信号）で読出ア
ドレスを順次インクリメントして記憶手段から画像デー
タを読出していき、さらにその読出アドレスが記憶容量
に相当する最終アドレスに達したら開始アドレスに戻
り、再度読出アドレスを順次インクリメントしていくこ
とによって、主走査方向一ライン分の画像データの読出
しが繰り返して実行される。これにより、記憶手段の任
意のアドレスに対して書込みと読出しとを交互に行うこ
とができる。

【００１８】請求項３記載の発明においては、読出リセ
ット手段の読出開始信号（ＸＤＥＴＰ信号）の入力によ
り読出カウンタのカウント値をリセットして読出クロッ
ク（ＲＣＬＫ信号）によりカウントを開始し、カウント
比較手段においてそのカウント値と基準数値とが一致し
た時点でデータ書込手段の書込開始信号（ＸＰＭＳＹＮ
Ｃ信号）として出力することによって、読出開始信号
（ＸＤＥＴＰ信号）に対して書込開始信号（ＸＰＭＳＹ
ＮＣ信号）を確実に遅延させることができる。

【００１９】請求項４記載の発明においては、カウント
比較手段の基準数値を数値設定手段により可変したこと
によって、記憶手段におけるデータ読出とデータ書込と
の開始タイミングや、開始信号間の位相、周波数などの
変化に対して開始信号遅延手段を適切に対応させること
が可能となる。

【００２０】請求項５記載の発明においては、印字用紙
幅又は画素密度の変更時に、読出開始信号（ＸＤＥＴＰ
信号）と書込開始信号（ＸＰＭＳＹＮＣ信号）の位相を
変更することによって、例えば、印字用紙幅が大サイズ
から小サイズに小さくなった場合、データ読出の開始タ
イミングの遅れ度合いに合わせて、データ書込の開始タ
イミングも遅らせることが可能となる。

【００２１】請求項６記載の発明においては、読出開始
信号（ＸＤＥＴＰ信号）と書込開始信号（ＸＰＭＳＹＮ
Ｃ信号）との位相を変更する量を、印字用紙幅又は画素
密度の変更時から徐々に変更することによって、その変
更時の直後に生じる同期検知信号（ＤＥＴＰ信号）の乱
れの影響をなくすことができる。

【００２２】

【実施例】本発明の第一の実施例を図１〜図３に基づい
て説明する（請求項１記載の発明に対応する）。なお、
従来例（図７、図８参照）と同一部分についての説明は
省略し、その同一部分については同一符号を用いる。

【００２３】本実施例では、画像データ制御装置を、デ
ジタル複写機（図８参照）を例に挙げて説明する。ま
ず、画像データ制御装置の全体構成を図１に基づいて述
べる。本装置は、データ書込手段としての画像入力部２
３と、記憶手段としてのＦＩＦＯ（Ｆirst Ｉn Ｆirst
Ｏut）メモリ２４と、データ読出手段としての書込制御
部２５とを備えている。この場合、書込制御部２５はＬ
Ｄ変調部１６と接続され、このＬＤ変調部１６はＬＤ１
７を変調駆動する（図８参照）。また、ＬＤ１７から出
射されたレーザビームを検知する同期検知器２２は、書
込制御部２５と、開始信号位相可変手段としての位相変
更回路２６とに接続されている。この位相変更回路２６
は画像入力部２３と接続されている。

【００２４】画像入力部２３は、書込開始信号ＸＰＭＳ
ＹＮＣにより、所定周期の書込クロックＷＣＬＫで書込
アドレスを順次インクリメントしてＦＩＦＯメモリ２４
への画像データのデータ書込を開始し、書込アドレスが
ＦＩＦＯメモリ２４の記憶容量に相当する最終アドレス
に達した時点で開始アドレスに戻り、さらに順次インク
リメントしていき画像データのデータ書込を再開する。

【００２５】ＦＩＦＯメモリ２４は、画像データの主走
査方向Ｘの一ライン未満の記憶容量を有し、また、所定
周期の書込クロックＷＣＬＫで書込アドレスに対応した
データ書込と、その書込クロックＷＣＬＫとは独立した
所定周期の読出クロックＲＣＬＫで読出アドレスに対応
したデータ読出とが同時に実行される。

【００２６】このＦＩＦＯメモリ２４には、書込データ
入力端子Ｄin、読出データ出力端子Ｄout 、書込み用及
び読出し用のイネーブル入力端子ＸＷＥ，ＸＲＥ、リセ
ット入力端子ＸＷＲＥＳ，ＸＲＲＥＳ、クロック入力端
子ＷＣＬＫ，ＲＣＬＫがそれぞれ設けられている（各英
字の頭のＸはアクティブローであることを表わし、各端
子の英字名を信号名とする）。また、このＦＩＦＯメモ
リ２４には、書込アドレスポインタと、読出アドレスポ
インタとが内蔵されており、各ポインタは各リセット信
号ＸＷＲＥＳ，ＸＲＲＥＳにより、ポインタアドレス値
が０にリセットされ、また、各々のイネーブル信号ＸＷ
Ｅ，ＸＲＥがアクティブな時に、各クロックＷＣＬＫ，
ＲＣＬＫによりポインタアドレス値がインクリメントさ
れる。

【００２７】書込制御部２５は、読出開始信号ＸＤＥＴ
Ｐにより、画像入力部２３とは独立した所定周期の読出
クロックＲＣＬＫで読出アドレスを順次インクリメント
してＦＩＦＯメモリ２４から画像データのデータ読出を
開始し、読出アドレスがＦＩＦＯメモリ２４の記憶容量
に相当する最終アドレスに達した時点で開始アドレスに
戻り、さらに順次インクリメントしていき、画像データ
のデータ読出を再開する。

【００２８】位相変更回路２６は、同期検知信号ＤＥＴ
Ｐが入力されることにより、その同期検知信号ＤＥＴＰ
の位相を異なった状態で出力させる。この位相が異なっ
た信号は、画像入力部２３のＸＰＭＳＹＮＣ端子に入力
される。ここでは、ＸＰＭＳＹＮＣ端子の信号を前記書
込開始信号ＸＰＭＳＹＮＣという。一方、同期検知信号
ＤＥＴＰは書込制御部２５のＸＤＥＴＰ端子に入力され
る。ここでは、ＸＤＥＴＰ端子の信号を前記読出開始信
号ＸＤＥＴＰという。従って、読出開始信号ＸＤＥＴＰ
は、同期検知信号ＤＥＴＰと同位相であるのに対して、
書込開始信号ＸＰＭＳＹＮＣの位相とは相対的に異なっ
た状態となる。この場合、相対的に位相が異なった書込
開始信号ＸＰＭＳＹＮＣと読出開始信号ＸＤＥＴＰとを
用いることによって、ＦＩＦＯメモリ２４の任意のアド
レスに対して、画像データの書込みと読出しとが交互に
アクセスできるように制御される。

【００２９】このような構成において、ＦＩＦＯメモリ
２４に対する、画像入力部２３による書込動作及び書込
制御部２５による読出動作について述べる。今、ＬＤ１
７が点灯してレーザビームが出射されると、回転するポ
リゴンミラー２０によりレーザビームが走査される。こ
の場合、ポリゴンミラー２０の回転数は、回転数(r/s)＝副走査画素密度(line/mm) ×線速(mm/s)／ポリゴンミラー面数 …（１）と表わされる。そして、このような回転数でポリゴンミ
ラー２０がレーザビームを走査する際、感光体ドラム５
上を走査する前に同期検知器２２にそのレーザビームが
検知され、これにより同期検知信号ＤＥＴＰが発生す
る。この同期検知信号ＤＥＴＰは１ラインの走査に１回
発生する。この同期検知信号ＤＥＴＰの周期は画像デー
タの書込みのライン周期と同一である。このときのライ
ン周期は、ライン周期(s)＝１／(副走査画素密度(line/mm)×線速(mm/s)）…（２）となる。また、このときのＬＤ１７を変調駆動するＬＤ
書込周波数は、ＬＤ書込周波数(Hz)＝主走査画素密度(dot/mm)×主走査速度(mm/s) 又は、ＬＤ書込周波数(Hz)＝有効書込画素数(dot)／ライン周期(s) ／有効走査期間率 …（３）として表わされる。

【００３０】（１）〜（３）式のような条件のもとにレ
ーザビームが走査され、同期検知器２２により発生した
同期検知信号ＤＥＴＰが位相変更回路２６に入力される
と、その同期検知信号ＤＥＴＰとは位相がずれたタイミ
ングパルス信号が、画像入力部２３のＸＰＭＳＹＮＣ端
子に入力される。このタイミングパルス信号が書込開始
信号ＸＰＭＳＹＮＣとなる。この位相変更回路２６で位
相の量を調節することにより、ＦＩＦＯメモリ２４にお
けるデータ読出がデータ書込に追い着かないようにする
ことができる（詳細な説明は後述する）。

【００３１】図２は、画像入力部２３における入出力信
号を示す。この画像入力部２３には、水晶やセラミック
等の発振子からなるクロック発生回路２７が接続されて
いる。このクロック発生回路２７では入力画素クロック
ＳＣＬＫを発生する。この入力画素クロックＳＣＬＫの
入力画素周波数は、入力画素周波数(Hz)≧有効画素数(dot)／ライン周期(s)／有効画像率 …（４）により計算される。なお、ＣＣＤ１０にはダミー画素が
あり、無効な画素が存在するため、画像入力部２３も書
込制御部２５と同様に無効な期間を必要とするが、無効
な時間はせいぜい数パーセントしか必要としないため、
（４）式の有効画像率は１００％近くまでとることがで
きる。

【００３２】このような画像入力部２３では、書込開始
信号ＸＰＭＳＹＮＣを入力画素クロックＳＣＬＫで同期
をとり、ＣＣＤ１０にシフトパルスとして入力する。Ｃ
ＣＤ１０では、そのシフトパルスによりシフトレジスタ
がリセットされ、所定の数のダミー画素信号に続いて有
効画素の１画素目から順次画像データが入力画素クロッ
クＳＣＬＫに同期して出力される。この画像データはア
ンプ１１により増幅され、ＡＤ変換器１２によりデジタ
ル値に変換される（図８参照）。このデジタル化された
画像データ（８ビット）は画像処理部（図示せず）にお
いて、明度補正処理、変倍処理、編集処理等の各種処理
がなされた後、画像入力部２３からＦＩＦＯメモリ２４
へ出力される。この場合、画像データは、画像処理部で
ラインメモリやプリッフフロップ回路により遅延する。
この遅延量は、副走査方向Ｙの遅延量に合わせて、有効
画素の１画素目でＸＬＧＡＴＥ信号がアクティブにな
る。このＸＬＧＡＴＥ信号は主走査方向Ｘの有効画像領
域を示す信号である。このＸＬＧＡＴＥ信号がアクティ
ブになる所定のクロック数前にＸＬＳＹＮＣ信号が出力
される。このＸＬＳＹＮＣ信号は主走査同期信号であ
り、このＸＬＳＹＮＣ信号が画像入力部２３のライン開
始信号となる（以下、ライン開始信号ＸＬＳＹＮＣとす
る）。

【００３３】その画像入力部２３のライン開始信号ＸＬ
ＳＹＮＣは、ＸＷＲＥＳＦ信号として出力され、ＦＩＦ
Ｏメモリ２４のリセット入力端子ＸＷＲＥＳに入力され
ることにより、書込リセット信号ＸＷＲＥＳ信号とな
る。また、ＸＳＬＧＡＴＥ端子のＸＬＧＡＴＥ信号は、
ＸＷＥＦ信号として出力され、イネーブル入力端子ＸＷ
Ｅに入力されることにより、書込イネーブル信号ＸＷＥ
となる。入力画素クロックＳＣＬＫは、クロック入力端
子ＷＣＬＫに入力されることにより、書込クロックＷＣ
ＬＫとなる。これにより、ＦＩＦＯメモリ２４では、Ｃ
ＣＤ１０の１画素目から画像データが順次書込まれる。

【００３４】この場合、ＦＩＦＯメモリ２４における画
像データの書込動作は、次のように実行される。書込リ
セット信号ＸＷＲＥＳにより、書込アドレスポインタは
０になる。書込イネーブル端子ＸＷＥがアクティブなと
き、所定周期の書込クロックＷＣＬＫがローからハイに
遷移すると、書込アドレスポインタの示す番地のメモリ
セルに書込データ入力端子Ｄinからの画像データの書込
みが開始され、書込アドレスポインタはインクリメント
される。この場合、画像データは、書込アドレスが小さ
い方の０番地から順次書込みが行われる。そして、書込
アドレスがＦＩＦＯメモリ２４の記憶容量に相当する最
終アドレスに到達すると開始アドレスに戻り、さらに順
次インクリメントしていくことにより画像データのデー
タ書込が再開されることになる。

【００３５】一方、書込制御部２５のＸＤＥＴＰ端子か
ら得られた読出開始信号ＸＤＥＴＰは、ＸＲＲＥＳＦ端
子に送られ、このＸＲＲＥＳＦ端子から出力されたＸＲ
ＲＥＳＦ信号はＦＩＦＯメモリ２４のリセット入力端子
ＸＲＲＥＳに入力されることにより、読出リセット信号
ＸＲＲＥＳ信号となる。また、ＸＲＥＦ端子のＸＲＥＦ
信号は、イネーブル入力端子ＸＲＥに入力されることに
より、読出イネーブル信号ＸＲＥとなる。入力画素クロ
ックＲＣＬＫは、クロック入力端子ＲＣＬＫに入力され
ることにより、読出クロックＲＣＬＫとなる。これによ
り、ＦＩＦＯメモリ２４では、ＣＣＤ１０の１画素目か
ら画像データが順次読出される。

【００３６】この場合、ＦＩＦＯメモリ２４における画
像データの読出動作は、次のように実行される。読出リ
セット信号ＸＲＲＥＳにより、読出アドレスポインタは
０になる。読出イネーブル端子ＸＲＥがアクティブなと
き、所定周期の読出クロックＲＣＬＫがローからハイに
遷移すると、読出アドレスポインタの示す番地のメモリ
セルの画像データが読出データ出力端子Ｄout に出力さ
れ、画像データの読出しが開始され、読出アドレスポイ
ンタはインクリメントされる。この場合、画像データ
は、読出アドレスが小さい方の０番地から順次書込みが
行われる。そして、読出アドレスがＦＩＦＯメモリ２４
の記憶容量に相当する最終アドレスに到達すると開始ア
ドレスに戻り、さらに順次インクリメントしていくこと
により画像データのデータ読出が再開されることにな
る。

【００３７】図３は、これまで述べてきたようなＦＩＦ
Ｏメモリ２４への画像データの書込動作及び読出動作の
タイミングを示したものである。この場合、同期検知信
号ＤＥＴＰを位相変更回路２６を介して画像入力部２３
に入力させていることから、書込制御部２５の読出開始
信号ＸＤＥＴＰに対して、画像入力部２３の書込開始信
号ＸＰＭＳＹＮＣの位相を変えることができる。このた
め、ＦＩＦＯメモリ２４のデータ読出のタイミングがデ
ータ書込のタイミングに追い着かないように制御するこ
とによって、書込開始信号ＸＰＭＳＹＮＣの入力によ
り、例えばＮライン目の画像データをＦＩＦＯメモリ２
４に書込みを行っている最中に、書込開始信号ＸＰＭＳ
ＹＮＣとは位相の異なる読出開始信号ＸＤＥＴＰの入力
により、ＦＩＦＯメモリ２４からそのＮライン目の画像
データを順次読出していくことができる。これにより、
ＦＩＦＯメモリ２４が主走査方向一ライン未満の記憶容
量をもつような場合でも、任意のアドレスに対して画像
データの書込みと読出しとを交互に行うことができる。
従って、従来に比べ、ＦＩＦＯメモリ２４の部品点数を
削減できると共に、メモリ１個当たりの記憶容量も削減
できる。

【００３８】なお、本実施例では、デジタル複写機を例
に挙げ、ＣＣＤ１０で読み取った画像データをＦＩＦＯ
メモリ２４に書込む方式について説明したが、このＣＣ
Ｄ１０からのデータ入力に限るものではなく、他のデー
タ入力手段によるデータ、例えば、プリンタのようなホ
ストからのデータ、ファクシミリのような通信を介した
データ、一旦ページメモリに記憶したデータ、ハードウ
ェアで発生したデータ等を用いるようにしてもよい。

【００３９】次に、本発明の第二の実施例を図２及び図
４に基づいて説明する（請求項２，３，４記載の発明に
対応する）。なお、前記第一の実施例と同一部分につい
ての説明は省略し、その同一部分については同一符号を
用いる。

【００４０】まず、書込制御部２５の回路構成を図４に
基づいて述べる。本回路は、読出開始信号ＸＤＥＴＰが
入力されるクロック同期回路２８と、このクロック同期
回路２８に備えられたクロック発生回路２９と、主走査
カウンタ３０と、３個のコンパレータ３１，３２，３３
と、これらのコンパレータ３１，３２，３３に接続され
たＩ／Ｆレジスタ３４と、ＣＰＵ３５と、演算器３６，
３７とを備えている。

【００４１】クロック発生回路２９としては、水晶やセ
ラミック等の発振子、又は、画素密度や線速の変更に対
応できるようにＰＬＬ周波数のシンセサイザ等を用いる
ことができ、これにより基本クロックを発生する。クロ
ック同期回路２８は、クロック発生回路２９で発生した
基本クロックの位相を読出開始信号ＸＤＥＴＰのタイミ
ングに合わせ、書込画素クロックＰＣＬＫ、読出クロッ
クＲＣＬＫを発生する。また、このクロック同期回路２
８に入力される読出開始信号ＸＤＥＴＰは、書込画素ク
ロックＰＣＬＫと同期がとられ所定のパルス幅のＸＤＥ
ＴＰ１信号となり、このＸＤＥＴＰ１信号はＸＲＲＥＳ
Ｆ信号として用いられる。従って、クロック同期回路２
８は、読出リセット手段としても機能する。

【００４２】主走査カウンタ３０（読出カウンタ）は、
ＸＤＥＴＰ１信号によりカウント値がリセットされ、書
込画素クロックＰＣＬＫによりカウント値がインクリメ
ントされるバイナリーカウンタである。この主走査カウ
ンタ３０のビット数としては、１ラインの走査期間にオ
ーバーフローにならない数が必要となる。例えば、４０
０dpi のＡ３サイズの縦送り印字の場合には１３ビット
が必要で、８００dpiのＡ３サイズの縦送り印字の場合
には１４ビットが必要となる。

【００４３】コンパレータ３１（Ｃomp.１）は、同期検
知のためのＬＤ強制点灯信号を発生するコンパレータで
ある。また、コンパレータ３２（Ｃomp.２）は、画像デ
ータの書込タイミングと、有効画素領域とを決めるため
のコンパレータである。また、コンパレータ３３（Ｃom
p.３）は、主走査カウンタ３０のカウント値に対する基
準数値が設定されるようになっており、読出開始信号Ｘ
ＤＥＴＰに対して書込開始信号ＸＰＭＳＹＮＣを位相を
ずらして出力するカウント比較手段を構成する。このコ
ンパレータ３３により、書込動作に対して読出動作をず
らして処理することができる。なお、コンパレータ３３
と、主走査カウンタ３０とは、信号開始遅延手段を構成
している。また、ＣＰＵ３５は、数値設定手段を備えて
おり、これによりコンパレータ３３に基準数値を可変自
在に設定することができる。

【００４４】また、本実施例における画像入力部２３
（図２参照）には、書込リセット手段（図示せず）が設
けられている。この書込リセット手段は、書込制御部２
５から送出される書込開始信号ＸＰＭＳＹＮＣに基づい
て、ＦＩＦＯメモリ２４の書込アドレスをリセットする
ＸＷＲＥＳＦ信号を出力する。

【００４５】このような構成において、図４の書込制御
部２５を中心に動作について述べる。今、読出開始信号
ＸＤＥＴＰがクロック同期回路２８に入力されると、読
出開始信号ＸＤＥＴＰは書込画素クロックＰＣＬＫと同
期されて所定のパルス幅のＸＤＥＴＰ１信号が作成さ
れ、このＸＤＥＴＰ１信号はＸＲＲＥＳＦ信号としてＦ
ＩＦＯメモリ２４に出力され、これによりＦＩＦＯメモ
リ２４では読出リセット信号ＸＲＲＥＳとなって読出ア
ドレスをリセットする。また、ＸＤＥＴＰ１信号は、主
走査カウンタ３０のリセット端子ＸＣＬＲにも出力さ
れ、これにより、その主走査カウンタ３０もリセットさ
れる。この主走査カウンタ３０のカウント値から、走査
されるレーザビームの主走査方向Ｘの位置がわかる。こ
の主走査カウンタ３０のカウント値は、コンパレータ３
１，３２，３３にそれぞれ入力される。

【００４６】コンパレータ３１では、主走査カウンタ３
０のカウント値ＡはＣＰＵ３５からの設定値Ｂ（基準数
値）と比較され、カウント値Ａが設定値Ｂを超えたとき
にＢＤ（ビームデテクト）信号を出力し、そのＢＤ信号
とＦＩＦＯメモリ２４からの画像データとを演算器３７
において論理和をとり、これによりＬＤ１７を強制点灯
する。この強制点灯させるレーザビームの位置のタイミ
ングは、有効画像領域から次のラインの同期検知器２２
に到達するまでの間である必要があり、また、フレアを
避けるため同期検知器２２の数ｍｍから数十ｍｍ程度手
前の位置に設定する。そして、このようにＬＤ１７が強
制点灯され、レーザビームが同期検知器２２に入射する
と、ＸＤＥＴＰ信号がアクティブになり、主走査カウン
タ３０がリセットされ、再度カウントを開始する。この
ような動作はライン周期毎に繰り返して行われる。

【００４７】コンパレータ３２では、ＣＰＵ３５により
設定される２つの設定値Ｃ，Ｄ（Ｃ＜Ｄ）と、主走査カ
ウンタ３０のカウント値Ａとを比較して、カウント値Ａ
が設定値Ｃを超えたときにＸＲＧＡＴＥ信号をアクティ
ブにし、設定値Ｄに到達したときにネガティブにする。
この反転信号であるＸＲＧＡＴＥ信号の反転と、ＦＩＦ
Ｏメモリ２４からの画像データとを演算器３６において
論理積をとることにより、有効画像領域外のデータがマ
スクされる。また、そのＸＲＧＡＴＥ信号はＸＲＥＦ信
号として出力され、ＦＩＦＯメモリ２４のイネーブル入
力端子ＸＲＥに入力され読出イネーブル信号ＸＲＥとな
る。この場合、主走査カウンタ３０のリセットと同時
に、ＦＩＦＯメモリ２４の読出アドレスポインタがリセ
ットされ、これによりＸＲＧＡＴＥ信号がアクティブな
時にＦＩＦＯメモリ２４の０番地から画像データが順次
読出される。なお、コンパレータ３２の設定値Ｃは転写
紙のサイズによって変わり、その設定値Ｃの値により主
走査方向Ｘの画像データの書出し位置が決定され、さら
に、その設定値Ｃの値を調整することによって転写紙の
主走査方向Ｘの送り位置の機械的バラツキを調整するこ
とができる。また、設定値Ｄの値は、転写紙の主走査方
向Ｘの後端位置のセット用として利用される。

【００４８】コンパレータ３３では、ＣＰＵ３５により
設定値Ｅが予め可変自在に設定されており、設定値Ｅと
主走査カウンタ３０のカウント値Ａとが比較される。そ
して、両者の値が一致すると、ポリゴンミラー同期パル
ス信号である書込開始信号ＸＰＭＳＹＮＣが出力され、
画像入力部２３のＸＰＭＳＹＮＣ端子に入力される。

【００４９】その画像入力部２３では、書込制御部２５
から書込開始信号ＸＰＭＳＹＮＣが入力されることによ
り、ＸＬＳＹＮＣ端子からＸＷＲＥＳＦ信号が出力さ
れ、ＦＩＦＯメモリ２４のリセット入力端子ＸＷＲＥＳ
に入力される。これにより、書込リセット信号ＸＷＲＥ
Ｓが発生して書込アドレスがリセットされ、その後、画
像データの読出しが実行される。

【００５０】上述したように、書込制御部２５内におい
て、読出開始信号ＸＤＥＴＰを遅延させて画像入力部２
３の書込開始信号ＸＰＭＳＹＮＣを作成することによ
り、ＦＩＦＯメモリ２４において書込リセット信号ＸＷ
ＲＥＳと読出リセット信号ＸＲＲＥＳとの位相を異なら
せることができる。これにより、主走査方向一ライン未
満の記憶容量を有する記憶手段の任意のアドレスに対し
て画像データの書込みと読出しとを交互に行うことがで
きる。この場合、コンパレータ３１，３２，３３の設定
値Ｂ〜ＥをＣＰＵ３５により可変自在に設定することに
より、ＦＩＦＯメモリ２４におけるデータ読出とデータ
書込との周波数、動作開始タイミング、位相などの変化
に容易に対応させることができ、これによりＦＩＦＯメ
モリ２４の書込アドレスに対する読出アドレスの追越し
を避けるように制御することができる。

【００５１】次に、本発明の第三の実施例を図５及び図
６に基づいて説明する（請求項５，６記載の発明に対応
する）。なお、前記第一の実施例と同一部分についての
説明は省略し、その同一部分については同一符号を用い
る。

【００５２】本実施例は、前述した画像データ制御装置
（図１〜図３参照）を用いて、実際に印字用紙に画像デ
ータを印字する場合の例である。ただし、ここでは、印
字用紙幅又は画素密度の変更時において、読出開始信号
ＸＤＥＴＰと書込開始信号ＸＰＭＳＹＮＣとの位相を変
更するように設定されている。また、その読出開始信号
ＸＤＥＴＰと書込開始信号ＸＰＭＳＹＮＣとの位相を変
更する量を、印字用紙幅又は画素密度の変更時から徐々
に変更していくように設定されている。

【００５３】以下、その位相を変更する機能を備えた装
置の印字例について述べる。今、感光体ドラム５を備え
た画像作成ユニット６（図７参照）の印字用紙として、
縦送りするＡ３サイズを用い、８００dpi で画像データ
を印字する場合について述べる。ただし、印字用紙の印
字用紙幅は最大サイズとし、ＦＩＦＯメモリ２４として
は約５ｋワードのライン長のメモリを用いる。この場
合、有効印字画素数は、有効印字画素数＝有効印字幅(mm)×主走査画素密度(dot/mm) …（５）＝２９７×８００／２５．４＝９３５４（dot) となる。一方、約５Ｋワードのライン長のＦＩＦＯメモ
リ２４のワード数が５０４８ドットであるとすると、Ｆ
ＩＦＯメモリ２４は有効印字画素数の１／２強のライン
長しか記憶しないことになる。

【００５４】図５及び図６は、ＦＩＦＯメモリ２４の画
像データのアドレスを縦軸とし、画像作成ユニット６に
おける画像データの書込主走査位置を横軸とした場合に
おけるデータ書込とデータ読出の動作タイミングを示
す。図５は、データ書込の書込クロックＷＣＬＫの周波
数が、データ読出の読出クロックＲＣＬＫの周波数より
も低い場合の例である。図６は、データ書込の書込クロ
ックＷＣＬＫの周波数が、データ読出の読出クロックＲ
ＣＬＫの周波数よりも高い場合の例である。なお、横軸
の１周期は、画像印字のライン周期に相当し、これは副
走査方向Ｙの画素密度と線速とにより決定される。ま
た、縦軸の最大値ＡＰmax は、ＦＩＦＯメモリ２４のワ
ード数、すなわち、アドレスポインタの最大値で決定さ
れる値である。このアドレスポインタの最大値は、ワー
ド数が５０４８のＦＩＦＯメモリ２４を使用した場合、
ＡＰmax ＝５０４７となる。グラフの破線は、ＦＩＦＯ
メモリ２４に書込む画像データの書込アドレスを意味
し、また、グラフの実線は、ＦＩＦＯメモリ２４から読
出す画像データの読出アドレスを意味する。

【００５５】まず、画像入力部２３からＦＩＦＯメモリ
２４に画像データを書込む場合について述べる。今、Ｆ
ＩＦＯメモリ２４にＮライン目の画像データを書込むと
き、Ｎ−１ライン目の読出開始信号ＸＤＥＴＰを遅延し
て作られた書込リセット信号ＸＷＲＥＳにより書込アド
レスをリセットし、書込イネーブル信号ＸＷＥがアクテ
ィブな状態で、書込クロックＷＣＬＫに従ってＦＩＦＯ
メモリ２４に所定の書込アドレスから画像データを書込
む。この書込動作を実行する毎に書込アドレスがインク
リメントされていく。そして、書込アドレスがＦＩＦＯ
メモリ２４の書込アドレスポインタの最大値ＡＰmax に
達すると、この例ではＡＰmax ＝５０４７になった次の
書込クロックＷＣＬＫで、書込アドレスポインタは
‘０’の値に復帰し、さらにインクリメントしながら書
込動作を行っていく。このような書込アドレスポインタ
のインクリメントは、書込イネーブル信号ＸＷＥがアク
ティブな期間に従って繰り返して行われる。この例で
は、Ａ３サイズの短辺の８００dpi に対応する画素数で
ある９３５４画素を書込む場合、書込アドレスポインタ
が４３０５に達するまでインクリメントされる。

【００５６】次に、書込制御部２５がＦＩＦＯメモリ２
４から画像データを読出す場合について述べる。今、Ｆ
ＩＦＯメモリ２４からＮライン目の画像データを読出す
とき、Ｎライン目の読出開始信号ＸＤＥＴＰに同期して
作られた読出リセット信号ＸＲＲＥＳで読出アドレスを
リセットし、読出イネーブル信号ＸＲＥがアクティブな
状態で、読出クロックＲＣＬＫに従ってＦＩＦＯメモリ
２４の所定の書込アドレスから画像データを読出す。こ
の読出動作を実行する毎に読出アドレスをインクリメン
トする。そして、読出アドレスがＦＩＦＯメモリ２４の
読出アドレスポインタの最大値ＡＰmax に達すると、こ
の例ではＡＰmax ＝５０４７になった次の読出クロック
ＲＣＬＫで、読出アドレスポインタは‘０’の値に復帰
し、さらにインクリメントしながら読出動作を行ってい
く。このような読出アドレスポインタのインクリメント
は、読出イネーブル信号ＸＲＥがアクティブな期間に従
って繰り返して行われる。この例では、Ａ３サイズの短
辺の８００dpi に対応する画素数である９３５４画素を
読出す場合、読出アドレスポインタが４３０５に達する
までインクリメントされる。

【００５７】なお、読出イネーブル信号ＸＲＥは、主走
査方向Ｘの印字用紙幅に対応して開始タイミングと終了
タイミングが制御されるため、印字用紙が最大サイズの
場合には、有効走査期間の最初にアクティブとされ最後
にネガティブとされるような信号波形となる。これに対
して、書込イネーブル信号ＸＷＥは、読出イネーブル信
号ＸＲＥのように開始・終了のタイミング制御を行う必
要がないため、最大画像の期間だけアクティブとなるよ
うな信号波形でよい。すなわち、書込イネーブル信号Ｘ
ＷＥは、書込リセット信号ＸＷＲＥＳの出力後の予め設
定された数クロックから数十クロックの期間後にアクテ
ィブとなり、最大画像の書込クロックＷＣＬＫ後にネガ
ティブとなるような信号波形でよい。この他に、印字用
紙幅に対応して書込イネーブル信号ＸＷＥのアクティブ
期間を変えるようにしてもよい。

【００５８】次に、上述した図５及び図６の印字例にお
いて、ＦＩＦＯメモリ２４のデータ書込とデータ読出と
を、アドレスで表現する場合について述べる。図５及び
図６中、破線はＦＩＦＯメモリ２４の書込アドレスを示
し、実線はＦＩＦＯメモリ２４の読出アドレスを示す。
この場合、破線、実線の傾斜量は、書込周波数ｆｗと読
出周波数ｆｒとの比率により決定され、例えば、書込周
波数ｆｗが高くなるに従って書込アドレスの傾斜は徐々
に増大する。図５は書込周波数ｆｗが読出周波数ｆｒよ
りも低い場合の例であり、図６は書込周波数ｆｗが読出
周波数ｆｒよりも高い場合の例である。

【００５９】今、画像データのＮライン目の書込動作及
び読出動作において、１度目の書込動作を示す破線の書
込アドレスＡａと２度目の書込動作を示す破線の書込ア
ドレスＡｂとの間で、１度目の読出動作を示す実線の読
出アドレスＡｃが交差しないように傾きを調整すると共
に、２度目の書込動作を示す破線の書込アドレスＡｂと
２度目の読出動作を示す実線の読出アドレスＡｄとが交
差することがないように傾きを調整する。これにより、
ＦＩＦＯメモリ２４の最終アドレスに達した後開始アド
レスに戻って２度目の画像データを書込みながら、２度
目の読出動作時に新しい画像データを読出すことが可能
となる。このようなことから、読出リセット信号ＸＲＲ
ＥＳに対して書込リセット信号ＸＷＲＥＳの出力タイミ
ングを適宜調整することによって、データ書込にデータ
読出が追い着くことを防止することができ、これによ
り、データ書込とデータ読出とを互いに干渉させること
なく同時に独立して実行することができる。

【００６０】なお、書込周波数ｆｗが読出周波数ｆｒに
比較してあまりにも高すぎる場合、上述した出力タイミ
ングの条件を満たすことは不可能となるため、両者の比
率を考慮する必要がある。例えば、１ラインの画像デー
タの１／２のメモリ長のＦＩＦＯメモリ２４を使用する
場合には、書込周波数ｆｗが読出周波数ｆｒの２倍以下
の周波数となるように調整する。また、１ラインの画像
データの１／２のメモリ長のＦＩＦＯメモリ２４であっ
ても、上述した出力タイミングの条件を満たせば、同一
のアドレスを３度以上アクセスして書込動作、読出動作
を実行することが可能である。

【００６１】また、この印字例では、Ｎライン目の画像
データを書込む場合の書込リセット信号ＸＷＲＥＳを、
Ｎ−１ライン目の読出開始信号ＸＤＥＴＰを遅延して作
る場合の例について述べたが、書込アドレスＡａ，Ａｂ
と、読出アドレスＡｃ，Ａｄとの交差が生じなければ、
Ｎライン目の読出開始信号ＸＤＥＴＰから作ったり、さ
らには数ライン前の読出開始信号ＸＤＥＴＰから作るよ
うにしてもよい。

【００６２】また、デシタル複写機の１機能としてダブ
ルコピー機能を有する場合、有効ライン画像データ長は
ノーマルコピーの１／２になるため、ＦＩＦＯメモリ２
４のデータ長が１ラインの画像データの１／２以上であ
れば、上記印字例と同様にして容易に実行できる。

【００６３】これまでの印字例では、印字用紙の主走査
方向Ｘの印字用紙幅が最大の場合について述べたが、以
下、その印字用紙幅を変更（小さく）した場合について
述べる。読出イネーブル信号ＸＲＥは、前述したように
主走査方向Ｘの印字用紙幅に対応して開始・終了のタイ
ミングが制御される。主走査方向Ｘの印字用紙幅が小さ
くなった場合には、レーザビームの主走査方向Ｘの動作
と感光体ドラム５との中央が一致するようにアクティブ
とネガティブの調整がなされる。すなわち、読出イネー
ブル信号ＸＲＥの読出開始タイミングは遅れ、その終了
タイミングは早まるように調整される。この読出イネー
ブル信号ＸＲＥの読出開始タイミングの遅れにより、書
込アドレスと読出アドレスとの交差が生じてエラーが発
生するおそれがある。そこで、その読出開始タイミング
の遅れに合わせて、ＦＩＦＯメモリ２４への書込開始タ
イミングも遅らせる必要がある。このようなことから、
書込開始信号ＸＰＭＳＹＮＣのタイミングを、印字用紙
の主走査方向Ｘの印字用紙幅に対応して調整する。この
印字用紙幅の変更に伴うタイミング調整は、書込開始信
号ＸＰＭＳＹＮＣと、読出開始信号ＸＤＥＴＰとの位相
を変更することによって行うことができる。

【００６４】また、このような位相の変更によるタイミ
ング調整は、印字用紙幅の変更時のみならず画素密度の
変更時においても行われるが、その位相の変更は、予め
テーブルとして設定しておくか、その変更時に計算で求
めるようにしてもよい。計算で求める場合には、書込開
始信号ＸＰＭＳＹＮＣの書込開始タイミングを決定する
コンパレータ３３の設定値Ｅを、印字用紙が最大サイズ
の時の値に、読出イネーブル信号ＸＲＥの読出開始タイ
ミングを決める設定値Ｃの変更量を加算して求めるよう
にしてもよい（図４参照）。ただし、この例では、読出
開始信号ＸＤＥＴＰを一ライン周期以上遅延させること
はできないため、Ｎライン目の画像データを書込む場合
の書込リセット信号ＸＷＲＥＳを、Ｎライン目の読出開
始信号ＸＤＥＴＰを遅延させて作るようにする。

【００６５】また、書込開始信号ＸＰＭＳＹＮＣと読出
開始信号ＸＤＥＴＰとの位相を変更するための設定値の
変更は、印字ジョブ間（＝紙間）において行われ、ま
た、このように設定値を変更することによって、書込開
始信号ＸＰＭＳＹＮＣの周期Ｔが乱れるため、印字ジョ
ブ間においてもその書込開始信号ＸＰＭＳＹＮＣを使用
する場合には、その周期Ｔの乱れを考慮する必要があ
る。この場合、ＣＰＵ３５等により設定される設定値を
徐々に変化させることによって、その周期Ｔの乱れをな
くすことができる。

【００６６】なお、前述した各実施例では、画像データ
制御装置としてデジタル複写機を例にとり、ＣＣＤ１０
で読取った画像データをＦＩＦＯメモリ２４に書込み、
ＦＩＦＯメモリ２４から読出された画像データを感光体
ドラム５に印字出力する方式について説明したが、この
ような方式に限定されるものではない。例えば、ホスト
コンピュータから受信する画像データをＦＩＦＯメモリ
２４に書込むデータ書込手段や、ＦＩＦＯメモリ２４か
ら読出された画像データをディスプレイ上に表示出力す
るデータ読出手段を備えたＤＴＰ（Ｄesk Ｔop Ｐublis
hing）システムなども画像データ制御装置として実現す
ることが可能である。

【００６７】

【発明の効果】請求項１記載の発明は、データ読出手段
の読出開始信号（ＸＤＥＴＰ信号）に対してデータ書込
手段の書込開始信号（ＸＰＭＳＹＮＣ信号）の位相を可
変させ、これら互いに位相の異なる書込開始信号（ＸＰ
ＭＳＹＮＣ信号）と読出開始信号（ＸＤＥＴＰ信号）と
を基準として、主走査方向一ライン未満の記憶容量を有
する記憶手段の任意のアドレスに対して画像データの書
込みと読出しとを交互に行うようにしたので、記憶手段
におけるデータ読出がデータ書込に追い着かないような
画像データの制御を行うことができ、これにより、記憶
手段を従来のような一ライン分以上の記憶容量をもつ二
系統以上の回路構成とする必要がなくなり、簡易な構造
で低コストな画像データ制御装置を得ることができる。

【００６８】請求項２記載の発明は、データ読出手段の
読出開始信号（ＸＤＥＴＰ信号）を遅延させてデータ書
込手段の書込開始信号（ＸＰＭＳＹＮＣ信号）を作成
し、これら互いに位相の異なる書込開始信号（ＸＰＭＳ
ＹＮＣ信号）と読出開始信号（ＸＤＥＴＰ信号）とを基
準として、書込リセット信号（ＸＷＲＥＳ信号）と読出
リセット信号（ＸＲＲＥＳ信号）とを出力し、主走査方
向一ライン未満の記憶容量を有する記憶手段の任意のア
ドレスに対して画像データの書込みと読出しとを交互に
行うようにしたので、記憶手段におけるデータ読出がデ
ータ書込に追い着かないような画像データの制御を行う
ことができ、これにより、記憶手段を従来のような一ラ
イン分以上の記憶容量をもつ二系統以上の回路構成とす
る必要がなくなり、簡易な構造で低コストな画像データ
制御装置を得ることができる。

【００６９】請求項３記載の発明は、読出開始信号（Ｘ
ＤＥＴＰ信号）により読出カウンタのカウント値をリセ
ットした後、読出クロック（ＲＣＬＫ信号）をカウント
して得られた読出カウンタのカウント値が基準数値に一
致した時点でデータ書込手段の書込開始信号（ＸＰＭＳ
ＹＮＣ信号）として出力するようにしたので、読出開始
信号（ＸＤＥＴＰ信号）に対して書込開始信号（ＸＰＭ
ＳＹＮＣ信号）を適正な値で遅延させることができ、こ
れにより、開始信号遅延手段を安易な構成で実現するこ
とができる。

【００７０】請求項４記載の発明は、カウント比較手段
の基準数値を可変自在に設定する数値設定手段を設けた
ので、データ読出とデータ書込との開始タイミング、そ
れら開始信号間の位相、周波数などの変化に対して適切
に対応させることができ、これにより、開始信号遅延手
段の汎用性を高めることができる。

【００７１】請求項５記載の発明は、印字用紙幅又は画
素密度の変更時に、読出開始信号（ＸＤＥＴＰ信号）と
書込開始信号（ＸＰＭＳＹＮＣ信号）との位相を変更す
るようにしたので、データ読出の開始タイミングの変更
量に合わせてデータ書込の開始タイミングを調整するこ
とができ、これにより、読出アドレスと書込アドレスと
が交差するようなことがなくなり、画像処理におけるエ
ラー発生率を低減させることができる。

【００７２】請求項６記載の発明は、読出開始信号（Ｘ
ＤＥＴＰ信号）と書込開始信号（ＸＰＭＳＹＮＣ信号）
との位相を変更する量を、印字用紙幅又は画素密度の変
更時から徐々に変更するようにしたので、同期検知信号
（ＤＥＴＰ信号）の乱れの影響をなくすことができ、こ
れにより、画像処理におけるエラー発生率を格段に低減
させることが可能となる。

【図面の簡単な説明】

【図１】本発明の第一の実施例である画像データ制御装
置の構成を示すブロック図である。

【図２】画像入力部の構成を示すブロック図である。

【図３】データ書込とデータ読出との動作タイミングを
示すタイミングチャートである。

【図４】本発明の第二の実施例である書込制御部の構成
を示すブロック図である。

【図５】本発明の第三の実施例を示すものであり、書込
周波数が読出周波数よりも低い場合におけるデータ書込
とデータ読出との動作タイミングをアドレスに対応して
示すタイミングチャートである。

【図６】書込周波数が読出周波数よりも高い場合におけ
るデータ書込とデータ読出との動作タイミングをアドレ
スに対応して示すタイミングチャートである。

【図７】画像データ制御装置を備えたデジタル複写機の
断面図である。

【図８】デジタル複写機における画像データ処理の様子
を示すブロック図である。

【符号の説明】

２３データ書込手段２４記憶手段２５データ読出手段２６開始信号位相可変手段２８読出リセット手段３０読出カウンタ（開始信号遅延手
段）３３カウント比較手段（開始信号遅
延手段）ＸＰＭＳＹＮＣ書込開始信号ＸＤＥＴＰ読出開始信号ＸＷＲＥＳ書込リセット信号ＸＲＲＥＳ読出リセット信号Ｘ主走査方向

Claims

【特許請求の範囲】

【請求項１】画像データの主走査方向一ライン未満の
記憶容量を有し所定周期の書込クロックで書込アドレス
に対応したデータ書込と前記書込クロックとは独立した
所定周期の読出クロックで読出アドレスに対応したデー
タ読出とが同時に実行される記憶手段と、この記憶手段
への前記データ書込を書込開始信号の入力により開始し
前記書込アドレスが最終アドレスに達した時点で開始ア
ドレスに戻って前記データ書込を再開するデータ書込手
段と、前記記憶手段からの前記データ読出を読出開始信
号の入力により開始し前記読出アドレスが前記最終アド
レスに達した時点で前記開始アドレスに戻って前記デー
タ読出を再開するデータ読出手段と、前記データ読出手
段の前記読出開始信号と前記データ書込手段の前記書込
開始信号との位相を相対的に可変する開始信号位相可変
手段とを備え、前記記憶手段の任意のアドレスに対して
書込みと読出しとを交互に行うことを特徴とする画像デ
ータ制御装置。
【請求項２】画像データの主走査方向一ライン未満の
記憶容量を有し所定周期の書込クロックで書込アドレス
に対応したデータ書込と前記書込クロックとは独立した
所定周期の読出クロックで読出アドレスに対応したデー
タ読出とが同時に実行される記憶手段と、この記憶手段
への前記データ書込を書込開始信号の入力により開始し
前記書込アドレスが最終アドレスに達した時点で開始ア
ドレスに戻って前記データ書込を再開するデータ書込手
段と、前記記憶手段からの前記データ読出を読出開始信
号の入力により開始し前記読出アドレスが前記最終アド
レスに達した時点で前記開始アドレスに戻って前記デー
タ読出を再開するデータ読出手段と、前記記憶手段の前
記書込アドレスをリセットする書込リセット信号を前記
データ書込手段の前記書込開始信号に基づいて出力する
書込リセット手段と、前記記憶手段の前記読出アドレス
をリセットする読出リセット信号を前記データ読出手段
の前記読出開始信号に基づいて出力する読出リセット手
段と、前記読出リセット手段の前記読出開始信号を遅延
させて前記データ書込手段の前記書込開始信号として出
力する開始信号遅延手段とを備え、前記記憶手段の任意
のアドレスに対して書込みと読出しとを交互に行うこと
を特徴とする画像データ制御装置。
【請求項３】開始信号遅延手段は、読出リセット手段
の読出開始信号によりリセットされ読出クロックでカウ
ントが開始される読出カウンタと、この読出カウンタの
カウント値と基準数値とを比較し両者が一致した時点で
データ書込手段の書込開始信号を出力するカウント比較
手段とにより構成されることを特徴とする請求項２記載
の画像データ制御装置。
【請求項４】読出カウンタのカウント値と比較される
カウント比較手段の基準数値を可変自在に設定する数値
設定手段を設けたことを特徴とする請求項３記載の画像
データ制御装置。
【請求項５】印字用紙幅又は画素密度の変更時に、読
出開始信号と書込開始信号との位相を変更することを特
徴とする請求項１，２，３又は４記載の画像データ制御
装置。
【請求項６】読出開始信号と書込開始信号との位相を
変更する量を、印字用紙幅又は画素密度の変更時から徐
々に変更していくことを特徴とする請求項５記載の画像
データ制御装置。