JP3631512B2 - データ処理装置 - Google Patents
データ処理装置 Download PDFInfo
- Publication number
- JP3631512B2 JP3631512B2 JP13841594A JP13841594A JP3631512B2 JP 3631512 B2 JP3631512 B2 JP 3631512B2 JP 13841594 A JP13841594 A JP 13841594A JP 13841594 A JP13841594 A JP 13841594A JP 3631512 B2 JP3631512 B2 JP 3631512B2
- Authority
- JP
- Japan
- Prior art keywords
- read
- data
- write
- signal
- fifo memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Storing Facsimile Image Data (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、画像データをＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）メモリに書き込んでから読み出すデジタル複写機等のデータ処理装置に関するものである。
【０００２】
【従来の技術】
データ処理装置の一従来例として、本出願人が想定したデジタル複写機を図８に基づいて以下に順次説明する。まず、このデータ処理装置であるデジタル複写機１は、原稿（図示せず）の印刷画像を読取入力する画像読取部２と、この画像読取部２で入力される画像データに各種処理を実行する信号処理部３と、この信号処理部３から出力させる画像データを印刷用紙（図示せず）に印刷出力する画像印刷部４とを順次接続した構造となっている。
【０００３】
より詳細には、前記画像読取部２は、コンタクトガラス５下に、主走査方向に細長いライン光源６と反射ミラー７とからなる第一走査ユニット８と、一対の反射ミラー９，１０からなる第二走査ユニット１１とを、速度比が二対一となるよう副走査方向に移動自在に支持し、結像光学系１２とＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）センサ１３とを順次配置した構造となっている。
【０００４】
また、前記信号処理部３は、前記画像読取部２のＣＣＤセンサ１３に接続されたアンプ１４に、Ａ／ＤＣ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｏｒ）１５、画像データに各種処理を実行する画像処理部１６、画像データを一時記憶するバッファメモリ１７、データ読出の開始タイミングを制御する印刷制御部１８、画像データに基づいて画像印刷部４を駆動制御するＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ）変調部１９等を、順次接続した構造となっている。
【０００５】
さらに、前記画像印刷部４は、前記信号処理部３のＬＤ変調部１９に接続されたＬＤ２０の出射光路に、コリメータレンズ２１やシリンドリカルレンズ２２を介して主走査方向に回転自在なポリゴンミラー２３の反射面を位置させ、このポリゴンミラー２３の主走査光路にｆθレンズ２４や反射ミラー２５を介して副走査方向に回転自在な感光ドラム２６の被走査面を位置させた構造となっている。なお、この画像印刷部４は、前記ポリゴンミラー２３の主走査光が前記感光ドラム２６に入射する直前の位置にフォトセンサからなる同期検知器２７が配置されており、この同期検知器２７の出力端子が前記信号処理部２の印刷制御部１８にフィードバック接続されている。
【０００６】
このような構成において、このデジタル複写機１は、原稿から画像データを画像読取部２で読取入力して画像印刷部４で印刷用紙に印刷出力するようになっており、この過程で画像データを信号処理部３で一時記憶して画像読取部２の入力速度と画像印刷部４の出力速度とを調停するようになっている。
【０００７】
より詳細には、このデジタル複写機１では、画像読取部２は、コンタクトガラス５に載置された原稿の印刷画像を第一・第二走査ユニット８，１１で副走査方向に読取走査して結像光学系１２でＣＣＤセンサ１３に結像するので、このＣＣＤセンサ１３は、副走査方向に連続する主走査ラインとしてドットマトリクスの画像データを一ラインずつ信号処理部３に出力する。この時、ＣＣＤセンサ１３は、一ラインの画像データをライン同期信号 ＬＳＹＮＣによりアドレスをリセットしてから所定の画素クロックで副走査方向に一画素ずつ出力することになり、この画像データは、第一・第二走査ユニット８，１１の走査速度やＣＣＤセンサ１３の読取周期などに起因した所定のライン周期で信号処理部３に一ラインずつ出力される。
【０００８】
そこで、この信号処理部３では、一ラインずつ入力される画像データをアンプ１４で増幅してＡ／ＤＣ１５でアナログ値からデジタル値に変換し、画像処理部１６で明度補正処理や変倍処理や編集処理などの各種処理を実行してからバッファメモリ１７に入力する。すると、後述するように、このバッファメモリ１７に、印刷制御部１８がタイミング制御信号を出力するので、このタイミング制御信号に従ってバッファメモリ１７の画像データが印刷制御部１８に読み出される。そこで、この印刷制御部１８は、範囲制限やパターン合成などの各種処理を実行してから画像データをＬＤ変調部１９に出力するので、このＬＤ変調部１９は、画像データに対応して変調する駆動電流を画像印刷部４のＬＤ２０に出力することになる。
【０００９】
そして、この画像印刷部４では、画像データに対応して駆動されるＬＤ２０の出射光を各種レンズ２１，２２で収束してポリゴンミラー２３で偏向走査し、この走査光をｆθレンズ２４で補正して感光ドラム２６の副走査方向に移動する被走査面に結像する。そこで、この感光ドラム２６の被走査面にドットマトリクスの静電潜像が形成されるので、これをトナー（図示せず）で現像して印刷用紙に転写することで画像印刷が実行される。
【００１０】
ここで、この画像印刷部４では、ポリゴンミラー２３の主走査光が感光ドラム２６の直前に入射する同期検知器２７が同期検知信号ＤＥＴＰを出力するので、これが入力される信号処理部３の印刷制御部１８がバッファメモリ１７にタイミング制御信号を出力するようになっている。このようにすることで、信号処理部３のバッファメモリ１７で一時記憶された画像データは、画像印刷部４の印刷出力に適正なタイミングで順次読み出されることになる。
【００１１】
なお、このようなデジタル複写機１は、画像読取部２から信号処理部３に画像データを書き込むことと、この信号処理部３から画像印刷部４に画像データを読み出すこととを連続的に実行するため、信号処理部３のバッファメモリ１７を二系統として二ラインの画像データを一ラインずつ別個に入出力できるようにしている。そこで、一方のバッファメモリ１７に一ラインの画像データを書き込んでいる時間に、他方のバッファメモリ１７から事前に書き込まれた一ラインの画像データを読み出すようにし、このようなデータ読出とデータ書込とを二系統のバッファメモリ１７で交互に実行するようになっている。また、本出願人が提案した方式では、データ書込の切替タイミングより以前にデータ読出が終了するよう設定しているが、これではデータ読出の速度がデータ書込より遅い場合には対応不能である。
【００１２】
そこで、上述のような課題を解決するため、本出願人が提案した特開平４−１７０８５７号公報のデータ処理装置では、バッファメモリを二系統のＦＩＦＯメモリとして、データ書込とデータ読出とを非同期に開始して同一周期で実行できるようにし、データ書込よりデータ読出が高速となるようにしている。このようにすることで、一方のバッファメモリにデータ書込とデータ読出とが同時に実行される場合でも、データ書込よりデータ読出が高速なので書込アドレスが読出アドレスに追い着いたり追い越すようなことがない。
【００１３】
【発明が解決しようとする課題】
上述したデータ処理装置では、データ書込とデータ読出とを二系統のバッファメモリに交互に実行する場合に、一方のバッファメモリにデータ書込とデータ読出とが同時に実行される事態が発生しても、書込アドレスが読出アドレスに追い着くようなことがない。
【００１４】
しかし、これでは二ラインの画像データが一ラインずつ書き込まれる二系統としてバッファメモリを形成する必要があるので、このバッファメモリの記憶容量が増大してデータ処理装置の小型軽量化や生産性向上が阻害されている。
【００１５】
【課題を解決するための手段】
【００１６】
請求項１記載の発明は、ドットマトリクスの画像データの一ライン以上の記憶容量を具備して書込アドレスに対応したデータ書込と読出アドレスに対応したデータ読出とが同時に独立して実行されるＦＩＦＯメモリと、書込開始信号から所定周波数の書込クロックで書込アドレスを順次インクリメントして前記ＦＩＦＯメモリに画像データを一ラインずつ書き込むデータ書込手段と、このデータ書込手段とは独立した所定周波数の読出クロックで読出開始信号から読出アドレスを順次インクリメントして前記ＦＩＦＯメモリから画像データを一ラインずつ読み出すデータ読出手段とを具備し、印刷用紙として各種サイズを利用できて同一画像を主走査方向に並列に印刷するダブルコピーを実行できるデータ処理装置において、
前記ＦＩＦＯメモリの書込アドレスをリセットする書込リセット信号を前記データ書込手段の書込開始信号に基づいて出力する書込リセット手段を設け、前記ＦＩＦＯメモリの読出アドレスをリセットする読出リセット信号を前記データ読出手段の読出開始信号に基づいて出力する読出リセット手段を設け、前記データ読出手段の読出開始信号を遅延させて前記データ書込手段の書込開始信号として出力する信号遅延手段を設け、前記ダブルコピーの実行に際して、前記書込クロックの周波数fw≦前記読出クロックの周波数frの場合には、データ読出手段が画像データを一ラインの略中央まで読み出してから前記ＦＩＦＯメモリのデータ書込を開始すると共に、前記データ読出手段が次の一ラインを終端まで読み出す以前に前記ＦＩＦＯメモリのデータ書込を終了するように、前記信号遅延手段の遅延時間を設定した。
請求項２記載の発明は、請求項１記載のデータ処理装置において、前記ダブルコピーの実行に際して、前記書込クロック周波数fw≧前記読出クロック周波数frの場合には、データ読出手段が画像データを一ラインの終端まで読み出した時点での書込アドレスが一ラインの略半分以下の書込アドレスとなるようにデータ書込を開始すると共に、データ読出手段が次の一ラインを読み出す以前にＦＩＦＯメモリのデータ書込を開始するように、前記信号遅延手段の遅延時間を設定した。
【００１７】
請求項３記載の発明は、ドットマトリクスの画像データの一ライン以上の記憶容量を具備して書込アドレスに対応したデータ書込と読出アドレスに対応したデータ読出とが同時に独立して実行されるＦＩＦＯメモリと、書込開始信号から所定周波数の書込クロックで書込アドレスを順次インクリメントして前記ＦＩＦＯメモリに画像データを一ラインずつ書き込むデータ書込手段と、このデータ書込手段とは独立した所定周波数の読出クロックで読出開始信号から読出アドレスを順次インクリメントして前記ＦＩＦＯメモリから画像データを一ラインずつ読み出すデータ読出手段とを具備したデータ処理装置において、前記ＦＩＦＯメモリの書込アドレスをリセットする書込リセット信号を前記データ書込手段の書込開始信号に基づいて出力する書込リセット手段と、前記ＦＩＦＯメモリの読出アドレスをリセットする読出リセット信号を前記データ読出手段の読出開始信号に基づいて出力する読出リセット手段と、前記データ読出手段の読出開始信号を遅延させて前記データ書込手段の書込開始信号として出力する前記第２の信号遅延手段とを設け、前記データ読出手段の読出開始信号と第２の信号遅延手段が遅延させた読出開始信号との論理和を読出リセット信号として前記ＦＩＦＯメモリに出力する論理和手段を設けた。
【００１８】
請求項４記載の発明は、請求項１記載の発明において、信号遅延手段が遅延させた読出開始信号を予め設定された数回に一回のみデータ書込手段の書込開始信号として出力するカウンタ手段を設けた。
【００１９】
請求項５記載の発明は、請求項１記載の発明において、データ読出手段の読出クロックを数分の一に分周してから読出アドレスをインクリメントする信号分周手段を設けた。
【００２０】
請求項６記載の発明は、ドットマトリクスの画像データの一ライン以上の記憶容量を具備して書込アドレスに対応したデータ書込と読出アドレスに対応したデータ読出とが同時に独立して実行されるＦＩＦＯメモリと、書込開始信号から所定周波数の書込クロックで書込アドレスを順次インクリメントして前記ＦＩＦＯメモリに画像データを一ラインずつ書き込むデータ書込手段と、このデータ書込手段とは独立した所定周波数の読出クロックで読出開始信号から読出アドレスを順次インクリメントして前記ＦＩＦＯメモリから画像データを一ラインずつ読み出すデータ読出手段とを具備したデータ処理装置において、前記ＦＩＦＯメモリの書込アドレスをリセットする書込リセット信号を前記データ書込手段の書込開始信号に基づいて出力する書込リセット手段と、前記ＦＩＦＯメモリの読出アドレスをリセットする読出リセット信号を前記データ読出手段の読出開始信号に基づいて出力する読出リセット手段と、前記データ読出手段の読出開始信号を遅延させて前記データ書込手段の書込開始信号として出力する信号遅延手段とを設け、前記データ読出手段の読出開始信号でリセットされて前記データ読出手段の読出クロックでカウント値がインクリメントされる読出カウンタを設け、この読出カウンタのカウント値と予め設定された数値とを比較して一致を検知すると前記データ書込手段の書込開始信号を出力するカウント比較手段を設け、このカウント比較手段と前記読出カウンタとで信号遅延手段を形成した。
【００２１】
請求項７記載の発明は、請求項６記載の発明において、前記読出カウンタのカウント値と比較する前記カウント比較手段の数値を可変自在に設定する数値設定手段を設けた。
【００２３】
【作用】
【００２４】
請求項１記載の発明は、ＦＩＦＯメモリの書込アドレスをリセットする書込リセット信号を書込リセット手段がデータ書込手段の書込開始信号に基づいて出力し、ＦＩＦＯメモリの読出アドレスをリセットする読出リセット信号を読出リセット手段がデータ読出手段の読出開始信号に基づいて出力し、信号遅延手段がデータ読出手段の読出開始信号を遅延させてデータ書込手段の書込開始信号として出力することにより、ＦＩＦＯメモリのデータ読出がデータ書込に追い着かないようにする。また、前記書込クロックの周波数 fw ≦前記読出クロックの周波数 fr の場合には、データ読出手段が画像データを一ラインの略中央まで読み出してからＦＩＦＯメモリのデータ書込を開始すると共に、データ読出手段が次の一ラインを終端まで読み出す以前にＦＩＦＯメモリのデータ書込を終了し、ダブルコピーを実行する場合でもＦＩＦＯメモリのデータ読出がデータ書込に追い着かない条件を規定する。
請求項３記載の発明は、前記書込クロック周波数 fw ≧前記読出クロック周波数 fr の場合には、データ読出手段が画像データを一ラインの終端まで読み出した時点での書込アドレスが一ラインの略半分の書込アドレスとなるようにデータ書込を開始すると共に、データ読出手段が次の一ラインを読み出す以前にＦＩＦＯメモリのデータ書込を開始するように、前記信号遅延手段の遅延時間を設定したことにより、ダブルコピーを実行する場合でもＦＩＦＯメモリのデータ読出がデータ書込に追い着かない条件を規定する。
【００２５】
請求項３記載の発明は、データ読出手段の読出開始信号と信号遅延手段が遅延させた読出開始信号との論理和を論理和手段が読出リセット信号としてＦＩＦＯメモリに出力することにより、論理和した読出開始信号の個数だけＦＩＦＯメモリから画像データの各ラインをデータ読出手段の一ライン周期中に繰り返し読み出す。
【００２６】
請求項４記載の発明は、信号遅延手段が遅延させた読出開始信号をカウンタ手段が予め設定された数回に一回のみデータ書込手段の書込開始信号として出力することにより、ＦＩＦＯメモリから画像データの各ラインをデータ読出手段の一ライン周期に一回として繰り返し読み出す。
【００２７】
請求項５記載の発明は、データ読出手段の読出クロックを信号分周手段が数分の一に分周してから読出アドレスをインクリメントすることにより、ＦＩＦＯメモリから画像データの各画素をデータ読出手段の一ライン周期中に繰り返し読み出す。
【００２８】
請求項６記載の発明は、読出カウンタのカウント値がデータ読出手段の読出開始信号でリセットされてデータ読出手段の読出クロックでインクリメントされると、この読出カウンタのカウント値と予め設定された数値とをカウント比較手段が比較して一致を検知するとデータ書込手段の書込開始信号を出力することにより、ＦＩＦＯメモリのデータ読出がデータ書込に追い着かないように書込開始信号を適正に設定する。
【００２９】
請求項７記載の発明は、読出カウンタのカウント値と比較するカウント比較手段の数値を数値設定手段が可変自在に設定することにより、ＦＩＦＯメモリのデータ読出とデータ書込との周波数や開始タイミングや位相などの変化に信号遅延手段を対応させることができる。
【００３１】
【実施例】
本発明の一実施例を図面に基づいて以下に説明する。なお、本実施例でデータ処理装置として例示するデジタル複写機２８に関し、データ処理装置の一従来例として前述したデジタル複写機１と同一の部分は、同一の名称と符号とを利用して詳細な説明は省略する。
【００３２】
まず、このデータ処理装置であるデジタル複写機２８は、図１に例示するように、信号処理部２９と画像印刷部４とを接続した構造となっており、前記信号処理部２９は、データ書込手段であり書込リセット手段でもある画像入力部３０と、ＦＩＦＯメモリ３１と、データ読出手段であり読出リセット手段でもある印刷制御部３２とを、順次接続した構造となっている。そして、この印刷制御部３２と共に画像印刷部４の同期検知器２７が位相可変手段である位相変更回路３３に接続されており、この位相変更回路３３が前記画像入力部３０に接続されている。
【００３３】
ここで、このデジタル複写機２８では、前記ＦＩＦＯメモリ３１は、ドットマトリクスの画像データの一ライン以上の記憶容量を具備しており、書込アドレスに対応したデータ書込と読出アドレスに対応したデータ読出とが同時に独立して実行されるようになっている。また、前記画像入力部３０は、書込開始信号から所定周期の書込クロックで書込アドレスを順次インクリメントして前記ＦＩＦＯメモリ３１に画像データを書き込むようになっており、前記印刷制御部３２は、前記画像入力部３０とは独立した所定周期の読出クロックで読出開始信号から読出アドレスを順次インクリメントして前記ＦＩＦＯメモリ３１から画像データを読み出すようになっている。
【００３４】
より詳細には、前記ＦＩＦＯメモリ３１は、書き込まれる画像データＤｉｎ の入力端子、読み出される画像データＤｏｕｔの出力端子、書込イネーブル信号ＸＷＥ の入力端子、読出イネーブル信号ＸＲＥ の入力端子、書込リセット信号ＸＷＲＥＳ の入力端子、読出リセット信号ＸＲＲＥＳ の入力端子、書込クロックＷＣＬＫの入力端子、読出クロックＲＣＬＫの入力端子、書込アドレスをポイントする書込アドレスポインタ（図示せず）、読出アドレスをポイントする読出アドレスポインタ（図示せず）等を具備している。
【００３５】
なお、ここでは前記ＦＩＦＯメモリ３１の入力端子で先頭がＸのものは、その信号がアクティブローであることを意味している。そして、書込アドレスポインタでポイントされる書込アドレスは、書込リセット信号ＸＷＲＥＳ により“０”にリセットされ、書込イネーブル信号ＸＷＥ がアクティブの場合に書込クロックＷＣＬＫでインクリメントされるようになっている。同様に、読出アドレスポインタでポイントされる読出アドレスは、読出リセット信号ＸＲＲＥＳ により“０”にリセットされ、読出イネーブル信号ＸＲＥ がアクティブの場合に読出クロックＲＣＬＫでインクリメントされるようになっている。
【００３６】
そこで、前記ＦＩＦＯメモリ３１に画像データが書き込まれる場合は、図４に例示するように、最初に書込リセット信号ＸＷＲＥＳＦで書込アドレスがリセットされてから、書込イネーブル信号ＸＷＥ がアクティブな状態で書込クロックＷＣＬＫ（ＳＣＬＫ）がローからハイに遷移すると、前記ＦＩＦＯメモリ３１に書込アドレスで画像データが書き込まれる。そして、この書込動作を実行する毎に書込アドレスがインクリメントされるので、画像データはＦＩＦＯメモリ３１に書込アドレス“０”から順番に書き込まれる。
【００３７】
また、前記ＦＩＦＯメモリ３１から画像データが読み出される場合は、最初に読出リセット信号ＸＲＲＥＳＦで読出アドレスがリセットされてから、読出イネーブル信号ＸＲＥＦがアクティブな状態で読出クロックＲＣＬＫがローからハイに遷移すると、前記ＦＩＦＯメモリ３１から読出アドレスで画像データが読み出される。そして、この読出動作を実行する毎に読出アドレスがインクリメントされるので、画像データはＦＩＦＯメモリ３１の読出アドレス“０”から順番に読み出される。
【００３８】
つまり、このデジタル複写機２８では、前記画像入力部３０は、入力されるポリゴンモータ同期パルス信号ＸＰＭＳＹＮＣ を書込クロックとして画像データを前記ＦＩＦＯメモリ３１に書き込み、前記印刷制御部３２は、同期検知パルス信号 ＸＤＥＴＰを読出クロックとして前記ＦＩＦＯメモリ３１から画像データを読み出すが、このようなＦＩＦＯメモリ３１のデータ書込とデータ読出とは、周期が相違したクロックで独立して実行されるので、これを無秩序に実行すると先行するデータ書込にデータ読出が追い着くいてエラーが発生することになる。
【００３９】
そこで、このデジタル複写機２８では、一例ではあるが、前記画像入力部３０のポリゴンモータ同期パルス信号XPMSYNCと、印刷制御部３２の同期検知パルス信号XDETPとの位相を位相変更回路３３で相対的に可変することで、先行するデータ書込にデータ読出が追い着くことが発生しないようになっている。
【００４０】
なお、このデジタル複写機２８の画像入力部３０は、ここでは画像読取部２にアンプ１４やＡ／ＤＣ１５を介して画像処理部１６を接続したような構造となっており、図２に例示するように、前記ＦＩＦＯメモリ３１の書込クロックＷＣＬＫとなる入力画素クロックＳＣＬＫを発生するクロック発生回路３４を具備している。さらに、この画像入力部３０は、ポリゴンモータ同期パルス信号ＸＰＭＳＹＮＣ の入力端子、前記ＦＩＦＯメモリ３１に書き込む画像データの出力端子、前記ＦＩＦＯメモリ３１の書込イネーブル信号ＸＷＥ となる ＸＳＬＧＡＴＥ信号の出力端子、前記ＦＩＦＯメモリ３１の書込リセット信号ＸＷＲＥＳ となるＸＬＳＹＮＣ信号の出力端子等を具備している。
【００４１】
また、このデジタル複写機２８の印刷制御部３２は、前記ＦＩＦＯメモリ３１から読み出す画像データの入力端子、前記ＦＩＦＯメモリ３１の読出イネーブル信号ＸＲＥ となるＸＲＥＦ信号の出力端子、前記ＦＩＦＯメモリ３１の読出リセット信号ＸＲＲＥＳ となるＸＲＲＥＳＦ信号の出力端子、前記ＦＩＦＯメモリ３１の読出クロックＲＣＬＫの出力端子、前記ＬＤ変調器１９を介して前記画像印刷部４に画像データを伝送する出力端子、前記ＬＤ変調器１９を介して前記画像印刷部４に画像データを伝送する印刷画素クロックＰＣＬＫの出力端子、読出開始信号となる前記画像印刷部４の同期検知パルス信号ＸＤＥＴＰ の入力端子等を具備している。
【００４２】
そこで、このデジタル複写機２８の各部の詳細な説明を、その作用と共に以下に順次説明する。まず、このデジタル複写機２８の画像印刷部４では、ポリゴンミラー２３の回転数は、
回転数（ｒ／ｓ）＝副走査画素密度（ｌｉｎｅ／ｍｍ）×線速（ｍｍ／ｓ）／ポリゴン面数
として設定されている。そこで、このようなポリゴンミラー２３がＬＤ２０の出射光を偏向走査して主走査光を形成するが、この主走査光は感光ドラム２６に入射する直前に同期検知器２７に入射するので、この同期検知器２７は受光に対応して印刷制御部３２に同期検知パルス信号 ＸＤＥＴＰを出力する。つまり、この同期検知パルス信号 ＸＤＥＴＰは、画像印刷部４の一ラインの主走査毎に一回ずつ出力されることになり、その周期は画像印刷のライン周期と同一である。そこで、このライン周期は、
ライン周期（ｓ）＝１／｛副走査画素密度（ｌｉｎｅ／ｍｍ）×線速（ｍｍ／ｓ）｝
となる。そして、このようなライン周期で画像印刷部４が出力する同期検知パルス信号 ＸＤＥＴＰが、印刷制御部３２に読出開始信号として入力されることになる。
【００４３】
そこで、この印刷制御部３２は、図３に例示するように、画像印刷部４から同期検知パルス信号 ＸＤＥＴＰが入力されるクロック同期回路３５にクロック発生回路３６が接続されており、このクロック発生回路３６が印刷画素クロックＰＣＬＫを出力するようになっている。ここで、この印刷画素クロックＰＣＬＫはＬＤ印刷周波数でもあり、
となる。なお、この有効走査期間率は、レーザプリンタの場合は通常７０〜８０（％）である。そこで、この印刷制御部３２では、上述のようにしてクロック発生回路３６が発生する印刷画素クロックＰＣＬＫを、クロック同期回路３５が同期検知パルス信号 ＸＤＥＴＰの入力タイミングに位相を同期させて出力する。なお、クロック発生回路３６は、水晶やセラミックの発振器を利用しても良いが、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）周波数シンセサイザを利用すれば周波数を可変できるので、画素密度や線速の変更に対応することができる。
【００４４】
また、図１に例示したように、画像印刷部４が出力する同期検知パルス信号XDETPは位相変更回路３３にも入力されるので、この位相変更回路３３は、本発明の一実施例として、同期検知パルス信号XDETPの周期は変更することなく位相を変更し、ポリゴンモータ同期パルス信号XPMSYNCとして画像入力部３０に出力する。
【００４５】
ここで、この画像入力部３０は、クロック発生回路３４が発生する入力画素クロックＳＣＬＫの入力画素周波数が、
入力画素周波数（Ｈｚ）≧有効画素数（ｄｏｔ）／ライン周期（ｓ）／有効画像率
となる。なお、ＣＣＤセンサ１３に存在する無効な素子のために発生する期間から算定されるが、この無効な期間は全体の数％しか必要でないので、有効画像率は１００（％）に近くなる。そして、この画像入力部３０では、入力されるポリゴンモータ同期パルス信号ＸＰＭＳＹＮＣ を入力画素クロックＳＣＬＫに同期させ、ＣＣＤセンサ１３にシフトパルスとして出力する。
【００４６】
そこで、このＣＣＤセンサ１３では、内蔵したシフトレジスタ（図示せず）がシフトパルスでリセットされ、無効なＣＣＤに連続して有効なＣＣＤで画像データを順次出力するので、この画像データは画像入力部３０で各種処理を実行されてからＦＩＦＯメモリ３１に書き込まれる。この時、この画像入力部３０では、データ伝送が各種処理のために、副走査方向で数ライン、主走査方向で数十から数百ドット遅延するので、この遅延量に対応して有効な一画素目で ＸＳＬＧＡＴＥ信号がアクティブとなる。なお、この ＸＳＬＧＡＴＥ信号は、主走査方向の有効画像領域を示し、これがアクティブになる所定のクロック数前に主走査同期信号ＸＬＳＹＮＣが出力される。そこで、上述のようにして画像入力部３０からＸＳＬＧＡＴＥ信号とＸＬＳＹＮＣ信号とが入力されるＦＩＦＯメモリ３１は、画像入力部３０の入力画素クロックＳＣＬＫに同期した書込クロックＷＣＬＫに従って画像データを順次記憶することになる。
【００４７】
そこで、印刷制御部３２は、上述のようにして画像入力部３０からＦＩＦＯメモリ３１に書き込まれた画像データを読み出してＬＤ変調部１９から画像印刷部４に伝送する機能と、ＦＩＦＯメモリ３１のデータ読出を制御する機能とを具備している。まず、図３に例示するように、前述のようにクロック発生回路３６が発生する印刷画素クロックは、クロック同期回路３５で画像印刷部４から入力される同期検知パルス信号 ＸＤＥＴＰの入力タイミングに位相が同期されてＰＣＬＫとなり、 ＸＤＥＴＰはＰＣＬＫと同期されて所定のパルス幅のＸＤＥＴＰ１信号となる。そこで、このクロック同期回路３５が出力するＸＤＥＴＰ１信号は、後述するセレクタ回路３７からＸＲＲＥＳＦ信号としてＦＩＦＯメモリ３１に出力され、このＦＩＦＯメモリ３１で読出リセット信号ＸＲＲＥＳ となって読出アドレスをリセットすることになる。また、このクロック同期回路３５が出力するＸＤＥＴＰ１信号は、読出カウンタである主走査カウンタ３８や分周器３９のリセット端子にも出力され、これら主走査カウンタ３８や分周器３９もリセットすることになる。
【００４８】
ここで、主走査カウンタ３８は、ＸＤＥＴＰ１信号でリセットされてＰＣＬＫでインクリメントされるバイナリカウンタで、そのカウント値によりレーザビームの主走査位置が判明するようになっている。そして、この主走査カウンタ３８は、一ラインの走査中にオーバーフローしないビット数を具備しているので、このビット数は、画像印刷部４が縦送りするＡ３サイズの印刷用紙に４００ｄｐｉで画像を印刷するならば１３ビットは必要である。
【００４９】
そして、この主走査カウンタ３８には、各々が本発明の信号遅延手段の一実施例である四個のコンパレータ４０〜４３が接続されており、第一のコンパレータ４０は、同期検知のためのＬＤ２０の強制駆動信号を発生するようになっている。そこで、この第一のコンパレータ４０には、これに数値を可変自在に設定する数値設定手段であるＣＰＵ(Central Processing Unit）４４がＩ／Ｆ(Interface）レジスタ４５を介して接続されており、主走査カウンタ３８のカウント値ＡとＣＰＵ４４で可変自在に予め設定された数値Ｂとを比較し、この設定数値Ｂをカウント値Ａが超過すると出力がアクティブとなる。そこで、この出力はＢＤ(Beam Detect）信号として論理和手段である論理和ゲート４６で画像データと論理和され、この出力によってＬＤ２０は強制的に発光駆動される。
【００５０】
この時、このＬＤ２０の強制駆動のタイミングは、主走査光が有効印刷領域を通過してから次の主走査光が同期検知器２７に到達する以前とする必要があり、フレアを防止する必要もあるので、通常は同期検知器２７より数（ｍｍ）から数十（ｍｍ）ほど手前に設定する。そして、上述のようにして強制的に駆動されるＬＤ２０の主走査光が同期検知器２７に入射すると、この同期検知器２７が出力する同期検知パルス信号 ＸＤＥＰＴがアクティブとなって主走査カウンタ３８がリセットされる。そこで、この主走査カウンタ３８はリセットされるとカウントを再開するので、このカウントは画像印刷部４のライン周期毎に繰り返されることになる。
【００５１】
また、本実施例のデジタル複写機２８の第二のコンパレータ４１は、画像データの印刷タイミングと有効印刷領域とを規定するために設けられており、ＣＰＵ４４で予め可変自在に設定される二つの数値Ｃ，Ｄ（Ｃ＜Ｄ）と主走査カウンタ３８のカウント値Ａとを比較する。そして、このカウント値Ａが設定数値Ｃを超過すると、出力信号XRGATEがアクティブとなり設定数値Ｄを超過するとネゲートとなる。この時、この出力信号XRGATEは反転信号であり、この反転とＦＩＦＯメモリ３１から読み出される画像データとを論理積ゲート４７で論理積することで、画像データが選択的にマスクされて有効印刷領域より外方の位置の画像データは遮断される。つまり、設定数値Ｃにより画像データの主走査の開始位置が決定され、設定数値Ｄにより主走査の終了位置が決定されるので、これらの数値は印刷用紙の横幅や搬送位置により変更され、機械誤差の調整にも利用される。
【００５２】
そして、第二のコンパレータ４１の出力信号ＸＲＧＡＴＥは、読出イネーブル信号ＸＲＥ としてＦＩＦＯメモリ３１に出力されるので、このＦＩＦＯメモリ３１は、読出リセット信号ＸＲＲＥＳ で読出アドレスがリセットされてから、読出イネーブル信号ＸＲＥ がアクティブな状態で読出クロックＲＣＬＫがローからハイに遷移すると、読出アドレスの先頭から順番に画像データが読み出される。
【００５３】
また、本発明の信号遅延手段である第２の信号遅延手段としての第三のコンパレータ４２は、同一画像を主走査方向に並列に印刷するダブルコピーを実現するために設けられており、ＣＰＵ４４で予め可変自在に設定される数値Ｅと主走査カウンタ３８のカウント値Ａとを比較し、このカウント値Ａが設定数値Ｅに一致すると第三のコンパレータ４２はパルス信号を遅延した読出開始信号として出力する。そこで、この第三のコンパレータ４２のパルス信号は同期検知パルス信号XDETP1と論理和ゲート４８で論理和され、この論理和ゲート４８の出力信号がＣＰＵ４４で制御されるセレクタ回路３７に同期検知パルス信号XDETP1と共に出力される。
【００５４】
そこで、このデジタル複写機２８では、ノーマルコピーを実行する場合には、ＣＰＵ４４の制御でセレクタ回路３７が同期検知パルス信号ＸＤＥＴＰ１を選択し、ダブルコピーを実行する場合には、ＣＰＵ４４の制御でセレクタ回路３７が論理和ゲート４８の出力信号を選択する。そして、この出力信号をＦＩＦＯメモリ３１の読出リセット信号ＸＲＲＥＳ として読出アドレスをリセットすることで、図５に例示するように、画像印刷部４のライン周期に二回ずつＦＩＦＯメモリ３１の読出アドレスがリセットされて画像データの各ラインが二回ずつ読み出される。
【００５５】
このようにすることで、このデジタル複写機２８では、簡易な構成でダブルコピーを実現することができ、このような場合にもＦＩＦＯメモリ３１のデータ書込がデータ読出に追い着くようなことはない。なお、第三のコンパレータ４２の設定数値Ｅは、印刷画像を主走査方向に並列に配置するために印刷用紙の中央を検知できるよう設定されるので、画像印刷部４の用紙搬送機構（図示せず）がセンタ基準であるならば印刷用紙のサイズとは無関係に固定的に設定される。また、このような設定数値Ｅを二つ以上とすることで、三つ以上の画像を主走査方向に連続印刷することもできる。
【００５６】
また、本実施例のデジタル複写機２８の第三のコンパレータ４２は、カウンタなどの一般的な遅延回路でも実現可能である。
【００５７】
同様に、本実施例のデジタル複写機２８の第四のコンパレータ４３は、ＣＰＵ４４で可変自在に予め設定される数値Ｆと主走査カウンタ３８のカウント値とを比較し、これが一致するとパルス信号を遅延した読出開始信号として出力する。そこで、この第四のコンパレータ４３のパルス信号は、カウンタ手段である間引回路４９に出力され、ＣＰＵ４４で可変自在に予め設定された数回に一回のみ、書込開始信号であるポリゴンモータ同期パルス信号XPMSYNC として画像入力部３０に入力される。
【００５８】
例えば、第四のコンパレータ４３のパルス信号をポリゴンモータ同期パルス信号ＸＰＭＳＹＮＣ として間引回路４９で二回に一回のみ画像入力部３０に出力する場合、図６に例示するように、この画像入力部３０がＦＩＦＯメモリ３１に書き込む画像データのライン数の二倍のライン数の画像データを画像印刷部４が印刷出力することになる。このようにすることで、この画像印刷部４は、画像データの各ラインを二回ずつ印刷出力することになるので、これはポリゴンミラー２３の回転速度を下限速度より低下させることなく印刷密度を低下させることや、ドット直径を変更することなく副走査密度を向上させるようなことに、利用可能である。
【００５９】
なお、このデジタル複写機２８では、上述のようなコンパレータ４０〜４３の設定数値Ａ〜ＦをＣＰＵ４４で可変自在に設定することができるので、ＦＩＦＯメモリ３１のデータ読出とデータ書込との周波数や開始タイミングや位相などの変化に簡易に対応することができる。
【００６０】
また、本実施例のデジタル複写機２８の分周器３９は、信号分周手段であり、この印刷制御部３２の読出クロックCLKをＣＰＵ４４で可変自在に予め設定された数分の一に分周する。そこで、この分周された読出クロックRCLKがＦＩＦＯメモリ３１に出力されるので、このＦＩＦＯメモリ３１は、印刷制御部３２の読出クロックRCLKに同期してインクリメントされる読出アドレスから画像データが順次読み出される。なお、この分周器３９は、同期検知パルス信号XDETP1がリセット端子に入力されるようになっているので、分周した読出クロックRCLKの位相を一ライン毎に調整するようになっている。
【００６１】
例えば、分周器３９が読出クロックＲＣＬＫを二分の一に分周すると、通常の二倍の周期でＦＩＦＯメモリ３１から画像データが読み出されるので、この読み出される画像データの一画素を画像印刷部４が主走査方向に連続した二画素として印刷出力されることになる。このようにすることで、この画像印刷部４は、画像データの各画素を主走査方向に二倍に印刷出力することになるので、これはクロック周波数を下限速度より低下させることなく印刷密度を低下させることや、ドット直径を変更することなく主走査密度を向上させるようなことに利用可能である。
【００６２】
ここで、このデジタル複写機２８において、ＦＩＦＯメモリ３１の画像データのアドレスを縦軸として時間を横軸としたグラフをタイムチャートと共に特性図として図７に例示する。なお、このグラフの横軸の一周期Ｔは、画像印刷部４のライン周期に相当し、これは副走査方向の画素密度と線速とで決定される。また、このグラフの縦軸の最大値APmaxは、主走査方向の画素密度で決定され、
ＡＰｍａｘ＝主走査画素密度×主走査有効印刷領域幅
として表現される。なお、このグラフでは、破線はＦＩＦＯメモリ３１に書き込む画像データの書込アドレスを意味しており、実線はＦＩＦＯメモリ３１から読み出す画像データの読出アドレスを意味している。また、この読出アドレスは、最小サイズの印刷用紙の場合と、最大サイズの印刷用紙の場合と、最大サイズの印刷用紙にダブルコピーを実行する場合となっている。さらに、このグラフでは、データ書込の書込クロックWCLKとデータ読出の読出クロックXREとの周波数が相違する場合を例示している。
【００６３】
そこで、このデジタル複写機２８において、印刷制御部３２がＦＩＦＯメモリ３１から画像データを読み出す場合は、最初に読出リセット信号ＸＲＲＥＳ で読出アドレスをリセットしてから、読出イネーブル信号ＸＲＥ がアクティブな状態で読出クロックＲＣＬＫに従って読出アドレスで画像データを読み出し、この読出動作を実行する毎に読出アドレスをインクリメントする。
【００６４】
ここで、読出イネーブル信号ＸＲＥ は、印刷用紙の主走査方向幅に対応して開始と終了とのタイミングが制御されるので、印刷用紙が最大サイズの場合には、有効走査期間の最初にアクティブとなって最後にネゲートとなり、この時点の読出アドレスは最大値ＡＰｍａｘ である。また、印刷用紙が最小サイズの場合には、主走査動作と感光ドラム２６との中央が一致するようアクティブとネゲートとのタイミングが調整され、この時点の読出アドレスは最大値ＡＰｍａｘ より以前の所定位置である。また、ダブルコピーの場合には、感光ドラム２６の中央位置を走査する時点で読出リセット信号ＸＲＲＥＳ を出力してＦＩＦＯメモリ３１の読出アドレスをリセットするので、この時点の読出アドレスは通常の最大値ＡＰｍａｘ の半分である。
【００６５】
そして、このデジタル複写機２８において、図７に例示したグラフでは、書込クロックＷＣＬＫの周波数が最低で画像入力部３０の有効画像率が１００（％）に近い場合となっているので、これは▲１▼として例示するように、書込アドレスの図示の傾斜が最も緩慢となっている。つまり、この書込アドレスの傾斜は書込周波数ｆｗと読出周波数ｆｒとの比率で決定されるので、例えば、これら書込周波数ｆｗと読出周波数ｆｒとが同一の場合▲２▼や、書込周波数ｆｗが読出周波数ｆｒを超過する場合▲３▼では、図示するように書込アドレスの傾斜は順次増大する。
【００６６】
そして、このデジタル複写機２８において、ＦＩＦＯメモリ３１に画像データが書き込まれる場合は、最初に書込リセット信号ＸＷＲＥＳ で書込アドレスがリセットされてから書込イネーブル信号ＸＷＥ がアクティブな状態で書込クロックＷＣＬＫに従ってＦＩＦＯメモリ３１に書込アドレスで画像データが書き込まれ、この書込動作を実行する毎に書込アドレスがインクリメントされる。
【００６７】
ここで、書込イネーブル信号ＸＷＥ は、読出イネーブル信号ＸＲＥ のように用紙幅に対応して開始や終了のタイミングが制御されることはなく、最大画像の期間だけアクティブとなる。つまり、書込イネーブル信号ＸＷＥ は、書込リセット信号ＸＷＲＥＳ の出力後に予め設定された数クロックから数十クロックの期間後にアクティブとなり、最大画像の書込クロックＷＣＬＫの出力後にネゲートとなるので、この時点での書込アドレスは最大値ＡＰｍａｘ である。
【００６８】
そして、上述のようなＦＩＦＯメモリ３１のデータ書込とデータ読出とをアドレスで表現すると図７のグラフとなるので、このグラフにおいて書込アドレスの破線と読出アドレスの実線とが交差しなければ、同時に独立して実行するデータ書込とデータ読出とが干渉しないことになる。そこで、同図から容易に確認できるように、書込リセット信号ＸＷＲＥＳ の出力タイミングを適正に調整することで、書込クロックＷＣＬＫの書込周波数ｆｗとは無関係に、ＦＩＦＯメモリ３１のデータ書込にデータ読出が追い着くことを防止できる。
【００６９】
ここで、このデジタル複写機２８において、上述のようなことを実現する各種条件を具体的に例示する。なお、ここでは印刷用紙として各種サイズを利用できることと、ダブルコピーを実行できることを考慮するので、これが不要な場合には条件も変化する。
【００７０】
まず、書込周波数ｆｗ≦読出周波数ｆｒの場合には、
１．印刷制御部３２が画像データを一ラインの略中央まで読み出してからＦＩＦＯメモリ３１のデータ書込を開始し、
２．印刷制御部３２が次の一ラインを終端まで読み出す以前にＦＩＦＯメモリ３１のデータ書込を終了する。
【００７１】
また、書込周波数fw≧読出周波数frの場合には、
３．印刷制御部３２が画像データを一ラインの終端まで読み出した時点での書込アドレスが一ラインの略半分の書込アドレスとなるようにデータ書込を開始し、
４．印刷制御部３２が次の一ラインを読み出す以前にＦＩＦＯメモリ３１のデータ書込を開始する。
【００７２】
そこで、上述した１〜４の条件を満足するように書込リセット信号ＸＷＲＥＳ の出力タイミングを適正に調整すれば、ＦＩＦＯメモリ３１のデータ書込にデータ読出が追い着くことを防止できる。
【００７３】
そこで、上述のような条件を実現する具体的な内容を以下に順次詳述する。まず、書込周波数ｆｗ≦読出周波数ｆｒの場合は、図７のグラフで▲１▼として例示したように、書込アドレスは読出アドレスより傾斜が緩慢となるので、この書込アドレスは読出アドレスに交差しやすいことになる。しかし、このような場合でも、ＦＩＦＯメモリ３１のデータ書込を、直前のダブルコピーの二回目のデータ読出の開始より以後に開始し、次の一ラインのデータ読出の終了より以前に終了すれば、データ書込がデータ読出に干渉することはない。例えば、書込周波数ｆｗが最低の場合、図７のグラフで▲１▼のように書込アドレスの傾斜は緩慢であるが、この場合でもライン周期の略三分の一をマージンとして確保することができ、このマージンは書込周波数ｆｗが向上すると増加する。
【００７４】
また、書込周波数ｆｗ≧読出周波数ｆｒの場合は、図７のグラフで▲３▼として例示したように、書込アドレスは読出アドレスより傾斜が急激となるので、この書込アドレスは読出アドレスに交差しやすいことになる。そして、このような状態でダブルコピーを実行するならば、二回目のデータ読出の終了時の読出アドレスは一ラインの半分であるので、このアドレスでのデータ書込は上述した時点より以後に実行する必要がある。つまり、ＦＩＦＯメモリ３１の一ラインの終端のデータ読出を実行している時点では、データ書込は開始していないか、一ラインの半分以下の書込アドレスで実行しているならば問題はなく、また、次の一ラインの先端のデータ読出を開始する以前にデータ書込を開始するならば問題はない。
【００７５】
なお、実際にはＦＩＦＯメモリ３１のデータ書込からデータ読出までは若干の時間を必要とするので、これを考慮する必要はあるが、この範囲は少なくとも無効走査期間より長く、データ書込の開始タイミングにはマージンを十分に確保することができる。
【００７６】
また、書込周波数ｆｗ＝読出周波数ｆｒの場合は、図７のグラフで▲２▼として例示したように、書込アドレスと読出アドレスとの傾斜が一致するので、この書込アドレスと読出アドレスとは交差しにくいことになる。そして、このような場合には、上述した“ｆｗ≦ｆｒ”と“ｆｗ≧ｆｒ”との両方の条件を満足することが最適であるが、ダブルコピーを実行しないならばデータ書込とデータ読出との開始時間が相違しているだけで良い。また、ダブルコピーを実行する場合には、ＦＩＦＯメモリ３１のデータ書込の開始を、直前のラインの二回目のデータ読出の開始位置から次のラインデータ読出の開始位置までに実行すれば良い。
【００７７】
なお、本実施例ではデータ処理装置としてデジタル複写機２８を例示し、ＣＣＤセンサ１３で光学入力する画像データをＦＩＦＯメモリ３１にデータ書込する画像入力部３０をデータ書込手段として例示し、ＦＩＦＯメモリ３１からデータ読み出する画像データを画像印刷部４で印刷出力する印刷制御部３２をデータ読出手段として例示したが、本発明は上記実施例に限定されるものではない。例えば、ホストコンピュータから受信する画像データをＦＩＦＯメモリにデータ書込するデータ書込手段や、ＦＩＦＯメモリからデータ読み出する画像データをディスプレイで表示出力するデータ読出手段を具備したＤＴＰ（Ｄｅｓｋ Ｔｏｐ Ｐｕｂｌｉｓｈｉｎｇ）システムなどもデータ処理装置として実現可能である。
【００７８】
【発明の効果】
【００７９】
請求項１記載の発明は、ドットマトリクスの画像データの一ライン以上の記憶容量を具備して書込アドレスに対応したデータ書込と読出アドレスに対応したデータ読出とが同時に独立して実行されるＦＩＦＯメモリと、書込開始信号から所定周波数の書込クロックで書込アドレスを順次インクリメントして前記ＦＩＦＯメモリに画像データを一ラインずつ書き込むデータ書込手段と、このデータ書込手段とは独立した所定周波数の読出クロックで読出開始信号から読出アドレスを順次インクリメントして前記ＦＩＦＯメモリから画像データを一ラインずつ読み出すデータ読出手段とを具備し、印刷用紙として各種サイズを利用できて同一画像を主走査方向に並列に印刷するダブルコピーを実行できるデータ処理装置において、
前記ＦＩＦＯメモリの書込アドレスをリセットする書込リセット信号を前記データ書込手段の書込開始信号に基づいて出力する書込リセット手段を設け、前記ＦＩＦＯメモリの読出アドレスをリセットする読出リセット信号を前記データ読出手段の読出開始信号に基づいて出力する読出リセット手段を設け、前記データ読出手段の読出開始信号を遅延させて前記データ書込手段の書込開始信号として出力する信号遅延手段を設けたことにより、
ＦＩＦＯメモリのデータ読出がデータ書込に追い着かないようにすることができ、このようなことを実現するために二ラインの画像データが一ラインずつ書き込まれる二系統としてＦＩＦＯメモリを形成する必要がないので、簡易な構造で実用的なデータ処理装置を得ることができる等の効果を有するものである。
また、前記ダブルコピーの実行に際して、書込クロックの周波数fw≦読出クロックの周波数frの場合には、データ読出手段が画像データを一ラインの略中央まで読み出してからＦＩＦＯメモリのデータ書込を開始すると共に、データ読出手段が次の一ラインを終端まで読み出す以前にＦＩＦＯメモリのデータ書込を終了するように信号遅延手段の遅延時間を設定したことにより、ダブルコピーを実行する場合でもＦＩＦＯメモリのデータ読出がデータ書込に追い着かない条件を規定することができるので、各種の条件に対応してデータ処理装置を簡易に実現することができる等の効果を有するものである。
請求項２記載の発明は、請求項１記載の発明において、前記ダブルコピーの実行に際して、書込クロックの周波数fw≧読出クロックの周波数frの場合には、データ読出手段が画像データを一ラインの終端まで読み出してからＦＩＦＯメモリに一ラインの略半分の書込アドレスでデータ書込を開始すると共に、データ読出手段が次の一ラインを読み出す以前にＦＩＦＯメモリのデータ書込を開始するように信号遅延手段の遅延時間を設定したことにより、ダブルコピーを実行する場合でもＦＩＦＯメモリのデータ読出がデータ書込に追い着かない条件を規定することができるので、各種の条件に対応してデータ処理装置を簡易に実現することができる等の効果を有するものである。
【００８０】
請求項３記載の発明は、データ読出手段の読出開始信号と第２の信号遅延手段が遅延させた読出開始信号との論理和を読出リセット信号としてＦＩＦＯメモリに出力する論理和手段を設けたことにより、
論理和した読出開始信号の個数だけＦＩＦＯメモリから画像データの各ラインをデータ読出手段の一ライン周期中に繰り返し読み出すことができるので、同一画像を主走査方向に連続印刷するダブルコピーなどを簡易に実現することができる等の効果を有するものである。
【００８１】
請求項４記載の発明は、請求項１記載の発明において、信号遅延手段が遅延させた読出開始信号を予め設定された数回に一回のみデータ書込手段の書込開始信号として出力するカウンタ手段を設けたことにより、
ＦＩＦＯメモリから画像データの各ラインをデータ読出手段の一ライン周期に一回として繰り返し読み出すことができるので、簡易な構造で画像印刷の副走査密度を向上させることができる等の効果を有するものである。
【００８２】
請求項５記載の発明は、請求項１記載の発明において、データ読出手段の読出クロックを数分の一に分周してから読出アドレスをインクリメントする信号分周手段を設けたことにより、
ＦＩＦＯメモリから画像データの各画素をデータ読出手段の一ライン周期中に繰り返し読み出すことができるので、簡易な構造で画像印刷の主走査密度を向上させることができる等の効果を有するものである。
【００８３】
請求項６記載の発明は、データ読出手段の読出開始信号でリセットされて前記データ読出手段の読出クロックでカウント値がインクリメントされる読出カウンタを設け、予め所定の数値が可変自在に設定される数値設定手段を設け、この数値設定手段の数値と前記読出カウンタのカウント値とを比較して一致を検知するとデータ書込手段の書込開始信号を出力するカウント比較手段を設け、このカウント比較手段と前記読出カウンタとで信号遅延手段を形成したことにより、
この信号遅延手段でＦＩＦＯメモリのデータ読出がデータ書込に追い着かないように書込開始信号を適正に設定することができ、この信号遅延手段を簡易かつ実用的な構造で形成することができる等の効果を有するものである。
【００８４】
請求項７記載の発明は、請求項６記載の発明において、読出カウンタのカウント値と比較するカウント比較手段の数値を可変自在に設定する数値設定手段を設けたことにより、ＦＩＦＯメモリのデータ読出とデータ書込との周波数や開始タイミングや位相などの変化に信号遅延手段を対応させることができるので、信号遅延手段の汎用性の向上に寄与することができる等の効果を有するものである。
【図面の簡単な説明】
【図１】本発明のデータ処理装置の一実施例であるデジタル複写機を例示するブロック図である。
【図２】データ書込手段である画像入力部を例示するブロック図である。
【図３】データ読出手段である印刷制御部を例示するブロック図である。
【図４】デジタル複写機でノーマルコピーを実行する場合の各種信号を例示するタイムチャートである。
【図５】ダブルコピーを実行する場合の各種信号を例示するタイムチャートである。
【図６】副走査密度を向上させる場合の各種信号を例示するタイムチャートである。
【図７】書込アドレスと読出アドレスとの遷移を表現したグラフを各種信号のタイムチャートと共に例示する特性図である。
【図８】データ処理装置の一従来例であるデジタル複写機の内部機構とブロック構造とを例示する模式図である。
【符号の説明】
２８ データ処理装置
３０ データ書込手段、書込リセット手段
３１ ＦＩＦＯメモリ
３２ データ読出手段、読出リセット手段
３３ 位相可変手段
３８ 読出カウンタ
３９ 信号分周手段
４０〜４３ 信号遅延手段、カウント比較手段、信号遅延手段
４６ 論理和手段
４５ 数値設定手段
４９ カウンタ手段
【産業上の利用分野】
本発明は、画像データをＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）メモリに書き込んでから読み出すデジタル複写機等のデータ処理装置に関するものである。
【０００２】
【従来の技術】
データ処理装置の一従来例として、本出願人が想定したデジタル複写機を図８に基づいて以下に順次説明する。まず、このデータ処理装置であるデジタル複写機１は、原稿（図示せず）の印刷画像を読取入力する画像読取部２と、この画像読取部２で入力される画像データに各種処理を実行する信号処理部３と、この信号処理部３から出力させる画像データを印刷用紙（図示せず）に印刷出力する画像印刷部４とを順次接続した構造となっている。
【０００３】
より詳細には、前記画像読取部２は、コンタクトガラス５下に、主走査方向に細長いライン光源６と反射ミラー７とからなる第一走査ユニット８と、一対の反射ミラー９，１０からなる第二走査ユニット１１とを、速度比が二対一となるよう副走査方向に移動自在に支持し、結像光学系１２とＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）センサ１３とを順次配置した構造となっている。
【０００４】
また、前記信号処理部３は、前記画像読取部２のＣＣＤセンサ１３に接続されたアンプ１４に、Ａ／ＤＣ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｏｒ）１５、画像データに各種処理を実行する画像処理部１６、画像データを一時記憶するバッファメモリ１７、データ読出の開始タイミングを制御する印刷制御部１８、画像データに基づいて画像印刷部４を駆動制御するＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ）変調部１９等を、順次接続した構造となっている。
【０００５】
さらに、前記画像印刷部４は、前記信号処理部３のＬＤ変調部１９に接続されたＬＤ２０の出射光路に、コリメータレンズ２１やシリンドリカルレンズ２２を介して主走査方向に回転自在なポリゴンミラー２３の反射面を位置させ、このポリゴンミラー２３の主走査光路にｆθレンズ２４や反射ミラー２５を介して副走査方向に回転自在な感光ドラム２６の被走査面を位置させた構造となっている。なお、この画像印刷部４は、前記ポリゴンミラー２３の主走査光が前記感光ドラム２６に入射する直前の位置にフォトセンサからなる同期検知器２７が配置されており、この同期検知器２７の出力端子が前記信号処理部２の印刷制御部１８にフィードバック接続されている。
【０００６】
このような構成において、このデジタル複写機１は、原稿から画像データを画像読取部２で読取入力して画像印刷部４で印刷用紙に印刷出力するようになっており、この過程で画像データを信号処理部３で一時記憶して画像読取部２の入力速度と画像印刷部４の出力速度とを調停するようになっている。
【０００７】
より詳細には、このデジタル複写機１では、画像読取部２は、コンタクトガラス５に載置された原稿の印刷画像を第一・第二走査ユニット８，１１で副走査方向に読取走査して結像光学系１２でＣＣＤセンサ１３に結像するので、このＣＣＤセンサ１３は、副走査方向に連続する主走査ラインとしてドットマトリクスの画像データを一ラインずつ信号処理部３に出力する。この時、ＣＣＤセンサ１３は、一ラインの画像データをライン同期信号 ＬＳＹＮＣによりアドレスをリセットしてから所定の画素クロックで副走査方向に一画素ずつ出力することになり、この画像データは、第一・第二走査ユニット８，１１の走査速度やＣＣＤセンサ１３の読取周期などに起因した所定のライン周期で信号処理部３に一ラインずつ出力される。
【０００８】
そこで、この信号処理部３では、一ラインずつ入力される画像データをアンプ１４で増幅してＡ／ＤＣ１５でアナログ値からデジタル値に変換し、画像処理部１６で明度補正処理や変倍処理や編集処理などの各種処理を実行してからバッファメモリ１７に入力する。すると、後述するように、このバッファメモリ１７に、印刷制御部１８がタイミング制御信号を出力するので、このタイミング制御信号に従ってバッファメモリ１７の画像データが印刷制御部１８に読み出される。そこで、この印刷制御部１８は、範囲制限やパターン合成などの各種処理を実行してから画像データをＬＤ変調部１９に出力するので、このＬＤ変調部１９は、画像データに対応して変調する駆動電流を画像印刷部４のＬＤ２０に出力することになる。
【０００９】
そして、この画像印刷部４では、画像データに対応して駆動されるＬＤ２０の出射光を各種レンズ２１，２２で収束してポリゴンミラー２３で偏向走査し、この走査光をｆθレンズ２４で補正して感光ドラム２６の副走査方向に移動する被走査面に結像する。そこで、この感光ドラム２６の被走査面にドットマトリクスの静電潜像が形成されるので、これをトナー（図示せず）で現像して印刷用紙に転写することで画像印刷が実行される。
【００１０】
ここで、この画像印刷部４では、ポリゴンミラー２３の主走査光が感光ドラム２６の直前に入射する同期検知器２７が同期検知信号ＤＥＴＰを出力するので、これが入力される信号処理部３の印刷制御部１８がバッファメモリ１７にタイミング制御信号を出力するようになっている。このようにすることで、信号処理部３のバッファメモリ１７で一時記憶された画像データは、画像印刷部４の印刷出力に適正なタイミングで順次読み出されることになる。
【００１１】
なお、このようなデジタル複写機１は、画像読取部２から信号処理部３に画像データを書き込むことと、この信号処理部３から画像印刷部４に画像データを読み出すこととを連続的に実行するため、信号処理部３のバッファメモリ１７を二系統として二ラインの画像データを一ラインずつ別個に入出力できるようにしている。そこで、一方のバッファメモリ１７に一ラインの画像データを書き込んでいる時間に、他方のバッファメモリ１７から事前に書き込まれた一ラインの画像データを読み出すようにし、このようなデータ読出とデータ書込とを二系統のバッファメモリ１７で交互に実行するようになっている。また、本出願人が提案した方式では、データ書込の切替タイミングより以前にデータ読出が終了するよう設定しているが、これではデータ読出の速度がデータ書込より遅い場合には対応不能である。
【００１２】
そこで、上述のような課題を解決するため、本出願人が提案した特開平４−１７０８５７号公報のデータ処理装置では、バッファメモリを二系統のＦＩＦＯメモリとして、データ書込とデータ読出とを非同期に開始して同一周期で実行できるようにし、データ書込よりデータ読出が高速となるようにしている。このようにすることで、一方のバッファメモリにデータ書込とデータ読出とが同時に実行される場合でも、データ書込よりデータ読出が高速なので書込アドレスが読出アドレスに追い着いたり追い越すようなことがない。
【００１３】
【発明が解決しようとする課題】
上述したデータ処理装置では、データ書込とデータ読出とを二系統のバッファメモリに交互に実行する場合に、一方のバッファメモリにデータ書込とデータ読出とが同時に実行される事態が発生しても、書込アドレスが読出アドレスに追い着くようなことがない。
【００１４】
しかし、これでは二ラインの画像データが一ラインずつ書き込まれる二系統としてバッファメモリを形成する必要があるので、このバッファメモリの記憶容量が増大してデータ処理装置の小型軽量化や生産性向上が阻害されている。
【００１５】
【課題を解決するための手段】
【００１６】
請求項１記載の発明は、ドットマトリクスの画像データの一ライン以上の記憶容量を具備して書込アドレスに対応したデータ書込と読出アドレスに対応したデータ読出とが同時に独立して実行されるＦＩＦＯメモリと、書込開始信号から所定周波数の書込クロックで書込アドレスを順次インクリメントして前記ＦＩＦＯメモリに画像データを一ラインずつ書き込むデータ書込手段と、このデータ書込手段とは独立した所定周波数の読出クロックで読出開始信号から読出アドレスを順次インクリメントして前記ＦＩＦＯメモリから画像データを一ラインずつ読み出すデータ読出手段とを具備し、印刷用紙として各種サイズを利用できて同一画像を主走査方向に並列に印刷するダブルコピーを実行できるデータ処理装置において、
前記ＦＩＦＯメモリの書込アドレスをリセットする書込リセット信号を前記データ書込手段の書込開始信号に基づいて出力する書込リセット手段を設け、前記ＦＩＦＯメモリの読出アドレスをリセットする読出リセット信号を前記データ読出手段の読出開始信号に基づいて出力する読出リセット手段を設け、前記データ読出手段の読出開始信号を遅延させて前記データ書込手段の書込開始信号として出力する信号遅延手段を設け、前記ダブルコピーの実行に際して、前記書込クロックの周波数fw≦前記読出クロックの周波数frの場合には、データ読出手段が画像データを一ラインの略中央まで読み出してから前記ＦＩＦＯメモリのデータ書込を開始すると共に、前記データ読出手段が次の一ラインを終端まで読み出す以前に前記ＦＩＦＯメモリのデータ書込を終了するように、前記信号遅延手段の遅延時間を設定した。
請求項２記載の発明は、請求項１記載のデータ処理装置において、前記ダブルコピーの実行に際して、前記書込クロック周波数fw≧前記読出クロック周波数frの場合には、データ読出手段が画像データを一ラインの終端まで読み出した時点での書込アドレスが一ラインの略半分以下の書込アドレスとなるようにデータ書込を開始すると共に、データ読出手段が次の一ラインを読み出す以前にＦＩＦＯメモリのデータ書込を開始するように、前記信号遅延手段の遅延時間を設定した。
【００１７】
請求項３記載の発明は、ドットマトリクスの画像データの一ライン以上の記憶容量を具備して書込アドレスに対応したデータ書込と読出アドレスに対応したデータ読出とが同時に独立して実行されるＦＩＦＯメモリと、書込開始信号から所定周波数の書込クロックで書込アドレスを順次インクリメントして前記ＦＩＦＯメモリに画像データを一ラインずつ書き込むデータ書込手段と、このデータ書込手段とは独立した所定周波数の読出クロックで読出開始信号から読出アドレスを順次インクリメントして前記ＦＩＦＯメモリから画像データを一ラインずつ読み出すデータ読出手段とを具備したデータ処理装置において、前記ＦＩＦＯメモリの書込アドレスをリセットする書込リセット信号を前記データ書込手段の書込開始信号に基づいて出力する書込リセット手段と、前記ＦＩＦＯメモリの読出アドレスをリセットする読出リセット信号を前記データ読出手段の読出開始信号に基づいて出力する読出リセット手段と、前記データ読出手段の読出開始信号を遅延させて前記データ書込手段の書込開始信号として出力する前記第２の信号遅延手段とを設け、前記データ読出手段の読出開始信号と第２の信号遅延手段が遅延させた読出開始信号との論理和を読出リセット信号として前記ＦＩＦＯメモリに出力する論理和手段を設けた。
【００１８】
請求項４記載の発明は、請求項１記載の発明において、信号遅延手段が遅延させた読出開始信号を予め設定された数回に一回のみデータ書込手段の書込開始信号として出力するカウンタ手段を設けた。
【００１９】
請求項５記載の発明は、請求項１記載の発明において、データ読出手段の読出クロックを数分の一に分周してから読出アドレスをインクリメントする信号分周手段を設けた。
【００２０】
請求項６記載の発明は、ドットマトリクスの画像データの一ライン以上の記憶容量を具備して書込アドレスに対応したデータ書込と読出アドレスに対応したデータ読出とが同時に独立して実行されるＦＩＦＯメモリと、書込開始信号から所定周波数の書込クロックで書込アドレスを順次インクリメントして前記ＦＩＦＯメモリに画像データを一ラインずつ書き込むデータ書込手段と、このデータ書込手段とは独立した所定周波数の読出クロックで読出開始信号から読出アドレスを順次インクリメントして前記ＦＩＦＯメモリから画像データを一ラインずつ読み出すデータ読出手段とを具備したデータ処理装置において、前記ＦＩＦＯメモリの書込アドレスをリセットする書込リセット信号を前記データ書込手段の書込開始信号に基づいて出力する書込リセット手段と、前記ＦＩＦＯメモリの読出アドレスをリセットする読出リセット信号を前記データ読出手段の読出開始信号に基づいて出力する読出リセット手段と、前記データ読出手段の読出開始信号を遅延させて前記データ書込手段の書込開始信号として出力する信号遅延手段とを設け、前記データ読出手段の読出開始信号でリセットされて前記データ読出手段の読出クロックでカウント値がインクリメントされる読出カウンタを設け、この読出カウンタのカウント値と予め設定された数値とを比較して一致を検知すると前記データ書込手段の書込開始信号を出力するカウント比較手段を設け、このカウント比較手段と前記読出カウンタとで信号遅延手段を形成した。
【００２１】
請求項７記載の発明は、請求項６記載の発明において、前記読出カウンタのカウント値と比較する前記カウント比較手段の数値を可変自在に設定する数値設定手段を設けた。
【００２３】
【作用】
【００２４】
請求項１記載の発明は、ＦＩＦＯメモリの書込アドレスをリセットする書込リセット信号を書込リセット手段がデータ書込手段の書込開始信号に基づいて出力し、ＦＩＦＯメモリの読出アドレスをリセットする読出リセット信号を読出リセット手段がデータ読出手段の読出開始信号に基づいて出力し、信号遅延手段がデータ読出手段の読出開始信号を遅延させてデータ書込手段の書込開始信号として出力することにより、ＦＩＦＯメモリのデータ読出がデータ書込に追い着かないようにする。また、前記書込クロックの周波数 fw ≦前記読出クロックの周波数 fr の場合には、データ読出手段が画像データを一ラインの略中央まで読み出してからＦＩＦＯメモリのデータ書込を開始すると共に、データ読出手段が次の一ラインを終端まで読み出す以前にＦＩＦＯメモリのデータ書込を終了し、ダブルコピーを実行する場合でもＦＩＦＯメモリのデータ読出がデータ書込に追い着かない条件を規定する。
請求項３記載の発明は、前記書込クロック周波数 fw ≧前記読出クロック周波数 fr の場合には、データ読出手段が画像データを一ラインの終端まで読み出した時点での書込アドレスが一ラインの略半分の書込アドレスとなるようにデータ書込を開始すると共に、データ読出手段が次の一ラインを読み出す以前にＦＩＦＯメモリのデータ書込を開始するように、前記信号遅延手段の遅延時間を設定したことにより、ダブルコピーを実行する場合でもＦＩＦＯメモリのデータ読出がデータ書込に追い着かない条件を規定する。
【００２５】
請求項３記載の発明は、データ読出手段の読出開始信号と信号遅延手段が遅延させた読出開始信号との論理和を論理和手段が読出リセット信号としてＦＩＦＯメモリに出力することにより、論理和した読出開始信号の個数だけＦＩＦＯメモリから画像データの各ラインをデータ読出手段の一ライン周期中に繰り返し読み出す。
【００２６】
請求項４記載の発明は、信号遅延手段が遅延させた読出開始信号をカウンタ手段が予め設定された数回に一回のみデータ書込手段の書込開始信号として出力することにより、ＦＩＦＯメモリから画像データの各ラインをデータ読出手段の一ライン周期に一回として繰り返し読み出す。
【００２７】
請求項５記載の発明は、データ読出手段の読出クロックを信号分周手段が数分の一に分周してから読出アドレスをインクリメントすることにより、ＦＩＦＯメモリから画像データの各画素をデータ読出手段の一ライン周期中に繰り返し読み出す。
【００２８】
請求項６記載の発明は、読出カウンタのカウント値がデータ読出手段の読出開始信号でリセットされてデータ読出手段の読出クロックでインクリメントされると、この読出カウンタのカウント値と予め設定された数値とをカウント比較手段が比較して一致を検知するとデータ書込手段の書込開始信号を出力することにより、ＦＩＦＯメモリのデータ読出がデータ書込に追い着かないように書込開始信号を適正に設定する。
【００２９】
請求項７記載の発明は、読出カウンタのカウント値と比較するカウント比較手段の数値を数値設定手段が可変自在に設定することにより、ＦＩＦＯメモリのデータ読出とデータ書込との周波数や開始タイミングや位相などの変化に信号遅延手段を対応させることができる。
【００３１】
【実施例】
本発明の一実施例を図面に基づいて以下に説明する。なお、本実施例でデータ処理装置として例示するデジタル複写機２８に関し、データ処理装置の一従来例として前述したデジタル複写機１と同一の部分は、同一の名称と符号とを利用して詳細な説明は省略する。
【００３２】
まず、このデータ処理装置であるデジタル複写機２８は、図１に例示するように、信号処理部２９と画像印刷部４とを接続した構造となっており、前記信号処理部２９は、データ書込手段であり書込リセット手段でもある画像入力部３０と、ＦＩＦＯメモリ３１と、データ読出手段であり読出リセット手段でもある印刷制御部３２とを、順次接続した構造となっている。そして、この印刷制御部３２と共に画像印刷部４の同期検知器２７が位相可変手段である位相変更回路３３に接続されており、この位相変更回路３３が前記画像入力部３０に接続されている。
【００３３】
ここで、このデジタル複写機２８では、前記ＦＩＦＯメモリ３１は、ドットマトリクスの画像データの一ライン以上の記憶容量を具備しており、書込アドレスに対応したデータ書込と読出アドレスに対応したデータ読出とが同時に独立して実行されるようになっている。また、前記画像入力部３０は、書込開始信号から所定周期の書込クロックで書込アドレスを順次インクリメントして前記ＦＩＦＯメモリ３１に画像データを書き込むようになっており、前記印刷制御部３２は、前記画像入力部３０とは独立した所定周期の読出クロックで読出開始信号から読出アドレスを順次インクリメントして前記ＦＩＦＯメモリ３１から画像データを読み出すようになっている。
【００３４】
より詳細には、前記ＦＩＦＯメモリ３１は、書き込まれる画像データＤｉｎ の入力端子、読み出される画像データＤｏｕｔの出力端子、書込イネーブル信号ＸＷＥ の入力端子、読出イネーブル信号ＸＲＥ の入力端子、書込リセット信号ＸＷＲＥＳ の入力端子、読出リセット信号ＸＲＲＥＳ の入力端子、書込クロックＷＣＬＫの入力端子、読出クロックＲＣＬＫの入力端子、書込アドレスをポイントする書込アドレスポインタ（図示せず）、読出アドレスをポイントする読出アドレスポインタ（図示せず）等を具備している。
【００３５】
なお、ここでは前記ＦＩＦＯメモリ３１の入力端子で先頭がＸのものは、その信号がアクティブローであることを意味している。そして、書込アドレスポインタでポイントされる書込アドレスは、書込リセット信号ＸＷＲＥＳ により“０”にリセットされ、書込イネーブル信号ＸＷＥ がアクティブの場合に書込クロックＷＣＬＫでインクリメントされるようになっている。同様に、読出アドレスポインタでポイントされる読出アドレスは、読出リセット信号ＸＲＲＥＳ により“０”にリセットされ、読出イネーブル信号ＸＲＥ がアクティブの場合に読出クロックＲＣＬＫでインクリメントされるようになっている。
【００３６】
そこで、前記ＦＩＦＯメモリ３１に画像データが書き込まれる場合は、図４に例示するように、最初に書込リセット信号ＸＷＲＥＳＦで書込アドレスがリセットされてから、書込イネーブル信号ＸＷＥ がアクティブな状態で書込クロックＷＣＬＫ（ＳＣＬＫ）がローからハイに遷移すると、前記ＦＩＦＯメモリ３１に書込アドレスで画像データが書き込まれる。そして、この書込動作を実行する毎に書込アドレスがインクリメントされるので、画像データはＦＩＦＯメモリ３１に書込アドレス“０”から順番に書き込まれる。
【００３７】
また、前記ＦＩＦＯメモリ３１から画像データが読み出される場合は、最初に読出リセット信号ＸＲＲＥＳＦで読出アドレスがリセットされてから、読出イネーブル信号ＸＲＥＦがアクティブな状態で読出クロックＲＣＬＫがローからハイに遷移すると、前記ＦＩＦＯメモリ３１から読出アドレスで画像データが読み出される。そして、この読出動作を実行する毎に読出アドレスがインクリメントされるので、画像データはＦＩＦＯメモリ３１の読出アドレス“０”から順番に読み出される。
【００３８】
つまり、このデジタル複写機２８では、前記画像入力部３０は、入力されるポリゴンモータ同期パルス信号ＸＰＭＳＹＮＣ を書込クロックとして画像データを前記ＦＩＦＯメモリ３１に書き込み、前記印刷制御部３２は、同期検知パルス信号 ＸＤＥＴＰを読出クロックとして前記ＦＩＦＯメモリ３１から画像データを読み出すが、このようなＦＩＦＯメモリ３１のデータ書込とデータ読出とは、周期が相違したクロックで独立して実行されるので、これを無秩序に実行すると先行するデータ書込にデータ読出が追い着くいてエラーが発生することになる。
【００３９】
そこで、このデジタル複写機２８では、一例ではあるが、前記画像入力部３０のポリゴンモータ同期パルス信号XPMSYNCと、印刷制御部３２の同期検知パルス信号XDETPとの位相を位相変更回路３３で相対的に可変することで、先行するデータ書込にデータ読出が追い着くことが発生しないようになっている。
【００４０】
なお、このデジタル複写機２８の画像入力部３０は、ここでは画像読取部２にアンプ１４やＡ／ＤＣ１５を介して画像処理部１６を接続したような構造となっており、図２に例示するように、前記ＦＩＦＯメモリ３１の書込クロックＷＣＬＫとなる入力画素クロックＳＣＬＫを発生するクロック発生回路３４を具備している。さらに、この画像入力部３０は、ポリゴンモータ同期パルス信号ＸＰＭＳＹＮＣ の入力端子、前記ＦＩＦＯメモリ３１に書き込む画像データの出力端子、前記ＦＩＦＯメモリ３１の書込イネーブル信号ＸＷＥ となる ＸＳＬＧＡＴＥ信号の出力端子、前記ＦＩＦＯメモリ３１の書込リセット信号ＸＷＲＥＳ となるＸＬＳＹＮＣ信号の出力端子等を具備している。
【００４１】
また、このデジタル複写機２８の印刷制御部３２は、前記ＦＩＦＯメモリ３１から読み出す画像データの入力端子、前記ＦＩＦＯメモリ３１の読出イネーブル信号ＸＲＥ となるＸＲＥＦ信号の出力端子、前記ＦＩＦＯメモリ３１の読出リセット信号ＸＲＲＥＳ となるＸＲＲＥＳＦ信号の出力端子、前記ＦＩＦＯメモリ３１の読出クロックＲＣＬＫの出力端子、前記ＬＤ変調器１９を介して前記画像印刷部４に画像データを伝送する出力端子、前記ＬＤ変調器１９を介して前記画像印刷部４に画像データを伝送する印刷画素クロックＰＣＬＫの出力端子、読出開始信号となる前記画像印刷部４の同期検知パルス信号ＸＤＥＴＰ の入力端子等を具備している。
【００４２】
そこで、このデジタル複写機２８の各部の詳細な説明を、その作用と共に以下に順次説明する。まず、このデジタル複写機２８の画像印刷部４では、ポリゴンミラー２３の回転数は、
回転数（ｒ／ｓ）＝副走査画素密度（ｌｉｎｅ／ｍｍ）×線速（ｍｍ／ｓ）／ポリゴン面数
として設定されている。そこで、このようなポリゴンミラー２３がＬＤ２０の出射光を偏向走査して主走査光を形成するが、この主走査光は感光ドラム２６に入射する直前に同期検知器２７に入射するので、この同期検知器２７は受光に対応して印刷制御部３２に同期検知パルス信号 ＸＤＥＴＰを出力する。つまり、この同期検知パルス信号 ＸＤＥＴＰは、画像印刷部４の一ラインの主走査毎に一回ずつ出力されることになり、その周期は画像印刷のライン周期と同一である。そこで、このライン周期は、
ライン周期（ｓ）＝１／｛副走査画素密度（ｌｉｎｅ／ｍｍ）×線速（ｍｍ／ｓ）｝
となる。そして、このようなライン周期で画像印刷部４が出力する同期検知パルス信号 ＸＤＥＴＰが、印刷制御部３２に読出開始信号として入力されることになる。
【００４３】
そこで、この印刷制御部３２は、図３に例示するように、画像印刷部４から同期検知パルス信号 ＸＤＥＴＰが入力されるクロック同期回路３５にクロック発生回路３６が接続されており、このクロック発生回路３６が印刷画素クロックＰＣＬＫを出力するようになっている。ここで、この印刷画素クロックＰＣＬＫはＬＤ印刷周波数でもあり、
【００４４】
また、図１に例示したように、画像印刷部４が出力する同期検知パルス信号XDETPは位相変更回路３３にも入力されるので、この位相変更回路３３は、本発明の一実施例として、同期検知パルス信号XDETPの周期は変更することなく位相を変更し、ポリゴンモータ同期パルス信号XPMSYNCとして画像入力部３０に出力する。
【００４５】
ここで、この画像入力部３０は、クロック発生回路３４が発生する入力画素クロックＳＣＬＫの入力画素周波数が、
入力画素周波数（Ｈｚ）≧有効画素数（ｄｏｔ）／ライン周期（ｓ）／有効画像率
となる。なお、ＣＣＤセンサ１３に存在する無効な素子のために発生する期間から算定されるが、この無効な期間は全体の数％しか必要でないので、有効画像率は１００（％）に近くなる。そして、この画像入力部３０では、入力されるポリゴンモータ同期パルス信号ＸＰＭＳＹＮＣ を入力画素クロックＳＣＬＫに同期させ、ＣＣＤセンサ１３にシフトパルスとして出力する。
【００４６】
そこで、このＣＣＤセンサ１３では、内蔵したシフトレジスタ（図示せず）がシフトパルスでリセットされ、無効なＣＣＤに連続して有効なＣＣＤで画像データを順次出力するので、この画像データは画像入力部３０で各種処理を実行されてからＦＩＦＯメモリ３１に書き込まれる。この時、この画像入力部３０では、データ伝送が各種処理のために、副走査方向で数ライン、主走査方向で数十から数百ドット遅延するので、この遅延量に対応して有効な一画素目で ＸＳＬＧＡＴＥ信号がアクティブとなる。なお、この ＸＳＬＧＡＴＥ信号は、主走査方向の有効画像領域を示し、これがアクティブになる所定のクロック数前に主走査同期信号ＸＬＳＹＮＣが出力される。そこで、上述のようにして画像入力部３０からＸＳＬＧＡＴＥ信号とＸＬＳＹＮＣ信号とが入力されるＦＩＦＯメモリ３１は、画像入力部３０の入力画素クロックＳＣＬＫに同期した書込クロックＷＣＬＫに従って画像データを順次記憶することになる。
【００４７】
そこで、印刷制御部３２は、上述のようにして画像入力部３０からＦＩＦＯメモリ３１に書き込まれた画像データを読み出してＬＤ変調部１９から画像印刷部４に伝送する機能と、ＦＩＦＯメモリ３１のデータ読出を制御する機能とを具備している。まず、図３に例示するように、前述のようにクロック発生回路３６が発生する印刷画素クロックは、クロック同期回路３５で画像印刷部４から入力される同期検知パルス信号 ＸＤＥＴＰの入力タイミングに位相が同期されてＰＣＬＫとなり、 ＸＤＥＴＰはＰＣＬＫと同期されて所定のパルス幅のＸＤＥＴＰ１信号となる。そこで、このクロック同期回路３５が出力するＸＤＥＴＰ１信号は、後述するセレクタ回路３７からＸＲＲＥＳＦ信号としてＦＩＦＯメモリ３１に出力され、このＦＩＦＯメモリ３１で読出リセット信号ＸＲＲＥＳ となって読出アドレスをリセットすることになる。また、このクロック同期回路３５が出力するＸＤＥＴＰ１信号は、読出カウンタである主走査カウンタ３８や分周器３９のリセット端子にも出力され、これら主走査カウンタ３８や分周器３９もリセットすることになる。
【００４８】
ここで、主走査カウンタ３８は、ＸＤＥＴＰ１信号でリセットされてＰＣＬＫでインクリメントされるバイナリカウンタで、そのカウント値によりレーザビームの主走査位置が判明するようになっている。そして、この主走査カウンタ３８は、一ラインの走査中にオーバーフローしないビット数を具備しているので、このビット数は、画像印刷部４が縦送りするＡ３サイズの印刷用紙に４００ｄｐｉで画像を印刷するならば１３ビットは必要である。
【００４９】
そして、この主走査カウンタ３８には、各々が本発明の信号遅延手段の一実施例である四個のコンパレータ４０〜４３が接続されており、第一のコンパレータ４０は、同期検知のためのＬＤ２０の強制駆動信号を発生するようになっている。そこで、この第一のコンパレータ４０には、これに数値を可変自在に設定する数値設定手段であるＣＰＵ(Central Processing Unit）４４がＩ／Ｆ(Interface）レジスタ４５を介して接続されており、主走査カウンタ３８のカウント値ＡとＣＰＵ４４で可変自在に予め設定された数値Ｂとを比較し、この設定数値Ｂをカウント値Ａが超過すると出力がアクティブとなる。そこで、この出力はＢＤ(Beam Detect）信号として論理和手段である論理和ゲート４６で画像データと論理和され、この出力によってＬＤ２０は強制的に発光駆動される。
【００５０】
この時、このＬＤ２０の強制駆動のタイミングは、主走査光が有効印刷領域を通過してから次の主走査光が同期検知器２７に到達する以前とする必要があり、フレアを防止する必要もあるので、通常は同期検知器２７より数（ｍｍ）から数十（ｍｍ）ほど手前に設定する。そして、上述のようにして強制的に駆動されるＬＤ２０の主走査光が同期検知器２７に入射すると、この同期検知器２７が出力する同期検知パルス信号 ＸＤＥＰＴがアクティブとなって主走査カウンタ３８がリセットされる。そこで、この主走査カウンタ３８はリセットされるとカウントを再開するので、このカウントは画像印刷部４のライン周期毎に繰り返されることになる。
【００５１】
また、本実施例のデジタル複写機２８の第二のコンパレータ４１は、画像データの印刷タイミングと有効印刷領域とを規定するために設けられており、ＣＰＵ４４で予め可変自在に設定される二つの数値Ｃ，Ｄ（Ｃ＜Ｄ）と主走査カウンタ３８のカウント値Ａとを比較する。そして、このカウント値Ａが設定数値Ｃを超過すると、出力信号XRGATEがアクティブとなり設定数値Ｄを超過するとネゲートとなる。この時、この出力信号XRGATEは反転信号であり、この反転とＦＩＦＯメモリ３１から読み出される画像データとを論理積ゲート４７で論理積することで、画像データが選択的にマスクされて有効印刷領域より外方の位置の画像データは遮断される。つまり、設定数値Ｃにより画像データの主走査の開始位置が決定され、設定数値Ｄにより主走査の終了位置が決定されるので、これらの数値は印刷用紙の横幅や搬送位置により変更され、機械誤差の調整にも利用される。
【００５２】
そして、第二のコンパレータ４１の出力信号ＸＲＧＡＴＥは、読出イネーブル信号ＸＲＥ としてＦＩＦＯメモリ３１に出力されるので、このＦＩＦＯメモリ３１は、読出リセット信号ＸＲＲＥＳ で読出アドレスがリセットされてから、読出イネーブル信号ＸＲＥ がアクティブな状態で読出クロックＲＣＬＫがローからハイに遷移すると、読出アドレスの先頭から順番に画像データが読み出される。
【００５３】
また、本発明の信号遅延手段である第２の信号遅延手段としての第三のコンパレータ４２は、同一画像を主走査方向に並列に印刷するダブルコピーを実現するために設けられており、ＣＰＵ４４で予め可変自在に設定される数値Ｅと主走査カウンタ３８のカウント値Ａとを比較し、このカウント値Ａが設定数値Ｅに一致すると第三のコンパレータ４２はパルス信号を遅延した読出開始信号として出力する。そこで、この第三のコンパレータ４２のパルス信号は同期検知パルス信号XDETP1と論理和ゲート４８で論理和され、この論理和ゲート４８の出力信号がＣＰＵ４４で制御されるセレクタ回路３７に同期検知パルス信号XDETP1と共に出力される。
【００５４】
そこで、このデジタル複写機２８では、ノーマルコピーを実行する場合には、ＣＰＵ４４の制御でセレクタ回路３７が同期検知パルス信号ＸＤＥＴＰ１を選択し、ダブルコピーを実行する場合には、ＣＰＵ４４の制御でセレクタ回路３７が論理和ゲート４８の出力信号を選択する。そして、この出力信号をＦＩＦＯメモリ３１の読出リセット信号ＸＲＲＥＳ として読出アドレスをリセットすることで、図５に例示するように、画像印刷部４のライン周期に二回ずつＦＩＦＯメモリ３１の読出アドレスがリセットされて画像データの各ラインが二回ずつ読み出される。
【００５５】
このようにすることで、このデジタル複写機２８では、簡易な構成でダブルコピーを実現することができ、このような場合にもＦＩＦＯメモリ３１のデータ書込がデータ読出に追い着くようなことはない。なお、第三のコンパレータ４２の設定数値Ｅは、印刷画像を主走査方向に並列に配置するために印刷用紙の中央を検知できるよう設定されるので、画像印刷部４の用紙搬送機構（図示せず）がセンタ基準であるならば印刷用紙のサイズとは無関係に固定的に設定される。また、このような設定数値Ｅを二つ以上とすることで、三つ以上の画像を主走査方向に連続印刷することもできる。
【００５６】
また、本実施例のデジタル複写機２８の第三のコンパレータ４２は、カウンタなどの一般的な遅延回路でも実現可能である。
【００５７】
同様に、本実施例のデジタル複写機２８の第四のコンパレータ４３は、ＣＰＵ４４で可変自在に予め設定される数値Ｆと主走査カウンタ３８のカウント値とを比較し、これが一致するとパルス信号を遅延した読出開始信号として出力する。そこで、この第四のコンパレータ４３のパルス信号は、カウンタ手段である間引回路４９に出力され、ＣＰＵ４４で可変自在に予め設定された数回に一回のみ、書込開始信号であるポリゴンモータ同期パルス信号XPMSYNC として画像入力部３０に入力される。
【００５８】
例えば、第四のコンパレータ４３のパルス信号をポリゴンモータ同期パルス信号ＸＰＭＳＹＮＣ として間引回路４９で二回に一回のみ画像入力部３０に出力する場合、図６に例示するように、この画像入力部３０がＦＩＦＯメモリ３１に書き込む画像データのライン数の二倍のライン数の画像データを画像印刷部４が印刷出力することになる。このようにすることで、この画像印刷部４は、画像データの各ラインを二回ずつ印刷出力することになるので、これはポリゴンミラー２３の回転速度を下限速度より低下させることなく印刷密度を低下させることや、ドット直径を変更することなく副走査密度を向上させるようなことに、利用可能である。
【００５９】
なお、このデジタル複写機２８では、上述のようなコンパレータ４０〜４３の設定数値Ａ〜ＦをＣＰＵ４４で可変自在に設定することができるので、ＦＩＦＯメモリ３１のデータ読出とデータ書込との周波数や開始タイミングや位相などの変化に簡易に対応することができる。
【００６０】
また、本実施例のデジタル複写機２８の分周器３９は、信号分周手段であり、この印刷制御部３２の読出クロックCLKをＣＰＵ４４で可変自在に予め設定された数分の一に分周する。そこで、この分周された読出クロックRCLKがＦＩＦＯメモリ３１に出力されるので、このＦＩＦＯメモリ３１は、印刷制御部３２の読出クロックRCLKに同期してインクリメントされる読出アドレスから画像データが順次読み出される。なお、この分周器３９は、同期検知パルス信号XDETP1がリセット端子に入力されるようになっているので、分周した読出クロックRCLKの位相を一ライン毎に調整するようになっている。
【００６１】
例えば、分周器３９が読出クロックＲＣＬＫを二分の一に分周すると、通常の二倍の周期でＦＩＦＯメモリ３１から画像データが読み出されるので、この読み出される画像データの一画素を画像印刷部４が主走査方向に連続した二画素として印刷出力されることになる。このようにすることで、この画像印刷部４は、画像データの各画素を主走査方向に二倍に印刷出力することになるので、これはクロック周波数を下限速度より低下させることなく印刷密度を低下させることや、ドット直径を変更することなく主走査密度を向上させるようなことに利用可能である。
【００６２】
ここで、このデジタル複写機２８において、ＦＩＦＯメモリ３１の画像データのアドレスを縦軸として時間を横軸としたグラフをタイムチャートと共に特性図として図７に例示する。なお、このグラフの横軸の一周期Ｔは、画像印刷部４のライン周期に相当し、これは副走査方向の画素密度と線速とで決定される。また、このグラフの縦軸の最大値APmaxは、主走査方向の画素密度で決定され、
ＡＰｍａｘ＝主走査画素密度×主走査有効印刷領域幅
として表現される。なお、このグラフでは、破線はＦＩＦＯメモリ３１に書き込む画像データの書込アドレスを意味しており、実線はＦＩＦＯメモリ３１から読み出す画像データの読出アドレスを意味している。また、この読出アドレスは、最小サイズの印刷用紙の場合と、最大サイズの印刷用紙の場合と、最大サイズの印刷用紙にダブルコピーを実行する場合となっている。さらに、このグラフでは、データ書込の書込クロックWCLKとデータ読出の読出クロックXREとの周波数が相違する場合を例示している。
【００６３】
そこで、このデジタル複写機２８において、印刷制御部３２がＦＩＦＯメモリ３１から画像データを読み出す場合は、最初に読出リセット信号ＸＲＲＥＳ で読出アドレスをリセットしてから、読出イネーブル信号ＸＲＥ がアクティブな状態で読出クロックＲＣＬＫに従って読出アドレスで画像データを読み出し、この読出動作を実行する毎に読出アドレスをインクリメントする。
【００６４】
ここで、読出イネーブル信号ＸＲＥ は、印刷用紙の主走査方向幅に対応して開始と終了とのタイミングが制御されるので、印刷用紙が最大サイズの場合には、有効走査期間の最初にアクティブとなって最後にネゲートとなり、この時点の読出アドレスは最大値ＡＰｍａｘ である。また、印刷用紙が最小サイズの場合には、主走査動作と感光ドラム２６との中央が一致するようアクティブとネゲートとのタイミングが調整され、この時点の読出アドレスは最大値ＡＰｍａｘ より以前の所定位置である。また、ダブルコピーの場合には、感光ドラム２６の中央位置を走査する時点で読出リセット信号ＸＲＲＥＳ を出力してＦＩＦＯメモリ３１の読出アドレスをリセットするので、この時点の読出アドレスは通常の最大値ＡＰｍａｘ の半分である。
【００６５】
そして、このデジタル複写機２８において、図７に例示したグラフでは、書込クロックＷＣＬＫの周波数が最低で画像入力部３０の有効画像率が１００（％）に近い場合となっているので、これは▲１▼として例示するように、書込アドレスの図示の傾斜が最も緩慢となっている。つまり、この書込アドレスの傾斜は書込周波数ｆｗと読出周波数ｆｒとの比率で決定されるので、例えば、これら書込周波数ｆｗと読出周波数ｆｒとが同一の場合▲２▼や、書込周波数ｆｗが読出周波数ｆｒを超過する場合▲３▼では、図示するように書込アドレスの傾斜は順次増大する。
【００６６】
そして、このデジタル複写機２８において、ＦＩＦＯメモリ３１に画像データが書き込まれる場合は、最初に書込リセット信号ＸＷＲＥＳ で書込アドレスがリセットされてから書込イネーブル信号ＸＷＥ がアクティブな状態で書込クロックＷＣＬＫに従ってＦＩＦＯメモリ３１に書込アドレスで画像データが書き込まれ、この書込動作を実行する毎に書込アドレスがインクリメントされる。
【００６７】
ここで、書込イネーブル信号ＸＷＥ は、読出イネーブル信号ＸＲＥ のように用紙幅に対応して開始や終了のタイミングが制御されることはなく、最大画像の期間だけアクティブとなる。つまり、書込イネーブル信号ＸＷＥ は、書込リセット信号ＸＷＲＥＳ の出力後に予め設定された数クロックから数十クロックの期間後にアクティブとなり、最大画像の書込クロックＷＣＬＫの出力後にネゲートとなるので、この時点での書込アドレスは最大値ＡＰｍａｘ である。
【００６８】
そして、上述のようなＦＩＦＯメモリ３１のデータ書込とデータ読出とをアドレスで表現すると図７のグラフとなるので、このグラフにおいて書込アドレスの破線と読出アドレスの実線とが交差しなければ、同時に独立して実行するデータ書込とデータ読出とが干渉しないことになる。そこで、同図から容易に確認できるように、書込リセット信号ＸＷＲＥＳ の出力タイミングを適正に調整することで、書込クロックＷＣＬＫの書込周波数ｆｗとは無関係に、ＦＩＦＯメモリ３１のデータ書込にデータ読出が追い着くことを防止できる。
【００６９】
ここで、このデジタル複写機２８において、上述のようなことを実現する各種条件を具体的に例示する。なお、ここでは印刷用紙として各種サイズを利用できることと、ダブルコピーを実行できることを考慮するので、これが不要な場合には条件も変化する。
【００７０】
まず、書込周波数ｆｗ≦読出周波数ｆｒの場合には、
１．印刷制御部３２が画像データを一ラインの略中央まで読み出してからＦＩＦＯメモリ３１のデータ書込を開始し、
２．印刷制御部３２が次の一ラインを終端まで読み出す以前にＦＩＦＯメモリ３１のデータ書込を終了する。
【００７１】
また、書込周波数fw≧読出周波数frの場合には、
３．印刷制御部３２が画像データを一ラインの終端まで読み出した時点での書込アドレスが一ラインの略半分の書込アドレスとなるようにデータ書込を開始し、
４．印刷制御部３２が次の一ラインを読み出す以前にＦＩＦＯメモリ３１のデータ書込を開始する。
【００７２】
そこで、上述した１〜４の条件を満足するように書込リセット信号ＸＷＲＥＳ の出力タイミングを適正に調整すれば、ＦＩＦＯメモリ３１のデータ書込にデータ読出が追い着くことを防止できる。
【００７３】
そこで、上述のような条件を実現する具体的な内容を以下に順次詳述する。まず、書込周波数ｆｗ≦読出周波数ｆｒの場合は、図７のグラフで▲１▼として例示したように、書込アドレスは読出アドレスより傾斜が緩慢となるので、この書込アドレスは読出アドレスに交差しやすいことになる。しかし、このような場合でも、ＦＩＦＯメモリ３１のデータ書込を、直前のダブルコピーの二回目のデータ読出の開始より以後に開始し、次の一ラインのデータ読出の終了より以前に終了すれば、データ書込がデータ読出に干渉することはない。例えば、書込周波数ｆｗが最低の場合、図７のグラフで▲１▼のように書込アドレスの傾斜は緩慢であるが、この場合でもライン周期の略三分の一をマージンとして確保することができ、このマージンは書込周波数ｆｗが向上すると増加する。
【００７４】
また、書込周波数ｆｗ≧読出周波数ｆｒの場合は、図７のグラフで▲３▼として例示したように、書込アドレスは読出アドレスより傾斜が急激となるので、この書込アドレスは読出アドレスに交差しやすいことになる。そして、このような状態でダブルコピーを実行するならば、二回目のデータ読出の終了時の読出アドレスは一ラインの半分であるので、このアドレスでのデータ書込は上述した時点より以後に実行する必要がある。つまり、ＦＩＦＯメモリ３１の一ラインの終端のデータ読出を実行している時点では、データ書込は開始していないか、一ラインの半分以下の書込アドレスで実行しているならば問題はなく、また、次の一ラインの先端のデータ読出を開始する以前にデータ書込を開始するならば問題はない。
【００７５】
なお、実際にはＦＩＦＯメモリ３１のデータ書込からデータ読出までは若干の時間を必要とするので、これを考慮する必要はあるが、この範囲は少なくとも無効走査期間より長く、データ書込の開始タイミングにはマージンを十分に確保することができる。
【００７６】
また、書込周波数ｆｗ＝読出周波数ｆｒの場合は、図７のグラフで▲２▼として例示したように、書込アドレスと読出アドレスとの傾斜が一致するので、この書込アドレスと読出アドレスとは交差しにくいことになる。そして、このような場合には、上述した“ｆｗ≦ｆｒ”と“ｆｗ≧ｆｒ”との両方の条件を満足することが最適であるが、ダブルコピーを実行しないならばデータ書込とデータ読出との開始時間が相違しているだけで良い。また、ダブルコピーを実行する場合には、ＦＩＦＯメモリ３１のデータ書込の開始を、直前のラインの二回目のデータ読出の開始位置から次のラインデータ読出の開始位置までに実行すれば良い。
【００７７】
なお、本実施例ではデータ処理装置としてデジタル複写機２８を例示し、ＣＣＤセンサ１３で光学入力する画像データをＦＩＦＯメモリ３１にデータ書込する画像入力部３０をデータ書込手段として例示し、ＦＩＦＯメモリ３１からデータ読み出する画像データを画像印刷部４で印刷出力する印刷制御部３２をデータ読出手段として例示したが、本発明は上記実施例に限定されるものではない。例えば、ホストコンピュータから受信する画像データをＦＩＦＯメモリにデータ書込するデータ書込手段や、ＦＩＦＯメモリからデータ読み出する画像データをディスプレイで表示出力するデータ読出手段を具備したＤＴＰ（Ｄｅｓｋ Ｔｏｐ Ｐｕｂｌｉｓｈｉｎｇ）システムなどもデータ処理装置として実現可能である。
【００７８】
【発明の効果】
【００７９】
請求項１記載の発明は、ドットマトリクスの画像データの一ライン以上の記憶容量を具備して書込アドレスに対応したデータ書込と読出アドレスに対応したデータ読出とが同時に独立して実行されるＦＩＦＯメモリと、書込開始信号から所定周波数の書込クロックで書込アドレスを順次インクリメントして前記ＦＩＦＯメモリに画像データを一ラインずつ書き込むデータ書込手段と、このデータ書込手段とは独立した所定周波数の読出クロックで読出開始信号から読出アドレスを順次インクリメントして前記ＦＩＦＯメモリから画像データを一ラインずつ読み出すデータ読出手段とを具備し、印刷用紙として各種サイズを利用できて同一画像を主走査方向に並列に印刷するダブルコピーを実行できるデータ処理装置において、
前記ＦＩＦＯメモリの書込アドレスをリセットする書込リセット信号を前記データ書込手段の書込開始信号に基づいて出力する書込リセット手段を設け、前記ＦＩＦＯメモリの読出アドレスをリセットする読出リセット信号を前記データ読出手段の読出開始信号に基づいて出力する読出リセット手段を設け、前記データ読出手段の読出開始信号を遅延させて前記データ書込手段の書込開始信号として出力する信号遅延手段を設けたことにより、
ＦＩＦＯメモリのデータ読出がデータ書込に追い着かないようにすることができ、このようなことを実現するために二ラインの画像データが一ラインずつ書き込まれる二系統としてＦＩＦＯメモリを形成する必要がないので、簡易な構造で実用的なデータ処理装置を得ることができる等の効果を有するものである。
また、前記ダブルコピーの実行に際して、書込クロックの周波数fw≦読出クロックの周波数frの場合には、データ読出手段が画像データを一ラインの略中央まで読み出してからＦＩＦＯメモリのデータ書込を開始すると共に、データ読出手段が次の一ラインを終端まで読み出す以前にＦＩＦＯメモリのデータ書込を終了するように信号遅延手段の遅延時間を設定したことにより、ダブルコピーを実行する場合でもＦＩＦＯメモリのデータ読出がデータ書込に追い着かない条件を規定することができるので、各種の条件に対応してデータ処理装置を簡易に実現することができる等の効果を有するものである。
請求項２記載の発明は、請求項１記載の発明において、前記ダブルコピーの実行に際して、書込クロックの周波数fw≧読出クロックの周波数frの場合には、データ読出手段が画像データを一ラインの終端まで読み出してからＦＩＦＯメモリに一ラインの略半分の書込アドレスでデータ書込を開始すると共に、データ読出手段が次の一ラインを読み出す以前にＦＩＦＯメモリのデータ書込を開始するように信号遅延手段の遅延時間を設定したことにより、ダブルコピーを実行する場合でもＦＩＦＯメモリのデータ読出がデータ書込に追い着かない条件を規定することができるので、各種の条件に対応してデータ処理装置を簡易に実現することができる等の効果を有するものである。
【００８０】
請求項３記載の発明は、データ読出手段の読出開始信号と第２の信号遅延手段が遅延させた読出開始信号との論理和を読出リセット信号としてＦＩＦＯメモリに出力する論理和手段を設けたことにより、
論理和した読出開始信号の個数だけＦＩＦＯメモリから画像データの各ラインをデータ読出手段の一ライン周期中に繰り返し読み出すことができるので、同一画像を主走査方向に連続印刷するダブルコピーなどを簡易に実現することができる等の効果を有するものである。
【００８１】
請求項４記載の発明は、請求項１記載の発明において、信号遅延手段が遅延させた読出開始信号を予め設定された数回に一回のみデータ書込手段の書込開始信号として出力するカウンタ手段を設けたことにより、
ＦＩＦＯメモリから画像データの各ラインをデータ読出手段の一ライン周期に一回として繰り返し読み出すことができるので、簡易な構造で画像印刷の副走査密度を向上させることができる等の効果を有するものである。
【００８２】
請求項５記載の発明は、請求項１記載の発明において、データ読出手段の読出クロックを数分の一に分周してから読出アドレスをインクリメントする信号分周手段を設けたことにより、
ＦＩＦＯメモリから画像データの各画素をデータ読出手段の一ライン周期中に繰り返し読み出すことができるので、簡易な構造で画像印刷の主走査密度を向上させることができる等の効果を有するものである。
【００８３】
請求項６記載の発明は、データ読出手段の読出開始信号でリセットされて前記データ読出手段の読出クロックでカウント値がインクリメントされる読出カウンタを設け、予め所定の数値が可変自在に設定される数値設定手段を設け、この数値設定手段の数値と前記読出カウンタのカウント値とを比較して一致を検知するとデータ書込手段の書込開始信号を出力するカウント比較手段を設け、このカウント比較手段と前記読出カウンタとで信号遅延手段を形成したことにより、
この信号遅延手段でＦＩＦＯメモリのデータ読出がデータ書込に追い着かないように書込開始信号を適正に設定することができ、この信号遅延手段を簡易かつ実用的な構造で形成することができる等の効果を有するものである。
【００８４】
請求項７記載の発明は、請求項６記載の発明において、読出カウンタのカウント値と比較するカウント比較手段の数値を可変自在に設定する数値設定手段を設けたことにより、ＦＩＦＯメモリのデータ読出とデータ書込との周波数や開始タイミングや位相などの変化に信号遅延手段を対応させることができるので、信号遅延手段の汎用性の向上に寄与することができる等の効果を有するものである。
【図面の簡単な説明】
【図１】本発明のデータ処理装置の一実施例であるデジタル複写機を例示するブロック図である。
【図２】データ書込手段である画像入力部を例示するブロック図である。
【図３】データ読出手段である印刷制御部を例示するブロック図である。
【図４】デジタル複写機でノーマルコピーを実行する場合の各種信号を例示するタイムチャートである。
【図５】ダブルコピーを実行する場合の各種信号を例示するタイムチャートである。
【図６】副走査密度を向上させる場合の各種信号を例示するタイムチャートである。
【図７】書込アドレスと読出アドレスとの遷移を表現したグラフを各種信号のタイムチャートと共に例示する特性図である。
【図８】データ処理装置の一従来例であるデジタル複写機の内部機構とブロック構造とを例示する模式図である。
【符号の説明】
２８ データ処理装置
３０ データ書込手段、書込リセット手段
３１ ＦＩＦＯメモリ
３２ データ読出手段、読出リセット手段
３３ 位相可変手段
３８ 読出カウンタ
３９ 信号分周手段
４０〜４３ 信号遅延手段、カウント比較手段、信号遅延手段
４６ 論理和手段
４５ 数値設定手段
４９ カウンタ手段
Claims (7)
- ドットマトリクスの画像データの一ライン以上の記憶容量を具備して書込アドレスに対応したデータ書込と読出アドレスに対応したデータ読出とが同時に独立して実行されるＦＩＦＯメモリと、
書込開始信号から所定周波数の書込クロックで書込アドレスを順次インクリメントして前記ＦＩＦＯメモリに画像データを一ラインずつ書き込むデータ書込手段と、
このデータ書込手段とは独立した所定周波数の読出クロックで読出開始信号から読出アドレスを順次インクリメントして前記ＦＩＦＯメモリから画像データを一ラインずつ読み出すデータ読出手段とを具備し、印刷用紙として各種サイズを利用できて同一画像を主走査方向に並列に印刷するダブルコピーを実行できるデータ処理装置において、
前記ＦＩＦＯメモリの書込アドレスをリセットする書込リセット信号を前記データ書込手段の書込開始信号に基づいて出力する書込リセット手段と、
前記ＦＩＦＯメモリの読出アドレスをリセットする読出リセット信号を前記データ読出手段の読出開始信号に基づいて出力する読出リセット手段と、
前記データ読出手段の読出開始信号を遅延させて前記データ書込手段の書込開始信号として出力する信号遅延手段とを設け、
前記ダブルコピーの実行に際して、前記書込クロックの周波数fw≦前記読出クロックの周波数frの場合には、データ読出手段が画像データを一ラインの略中央まで読み出してから前記ＦＩＦＯメモリのデータ書込を開始すると共に、前記データ読出手段が次の一ラインを終端まで読み出す以前に前記ＦＩＦＯメモリのデータ書込を終了するように、前記信号遅延手段の遅延時間を設定したことを特徴とするデータ処理装置。 - 前記ダブルコピーの実行に際して、前記書込クロック周波数fw≧前記読出クロック周波数frの場合には、データ読出手段が画像データを一ラインの終端まで読み出した時点での書込アドレスが一ラインの略半分以下の書込アドレスとなるようにデータ書込を開始すると共に、データ読出手段が次の一ラインを読み出す以前にＦＩＦＯメモリのデータ書込を開始するように、前記信号遅延手段の遅延時間を設定したことを特徴とする請求項１記載のデータ処理装置。
- ドットマトリクスの画像データの一ライン以上の記憶容量を具備して書込アドレスに対応したデータ書込と読出アドレスに対応したデータ読出とが同時に独立して実行されるＦＩＦＯメモリと、
書込開始信号から所定周波数の書込クロックで書込アドレスを順次インクリメントして前記ＦＩＦＯメモリに画像データを一ラインずつ書き込むデータ書込手段と、
このデータ書込手段とは独立した所定周波数の読出クロックで読出開始信号から読出アドレスを順次インクリメントして前記ＦＩＦＯメモリから画像データを一ラインずつ読み出すデータ読出手段とを具備したデータ処理装置において、
前記ＦＩＦＯメモリの書込アドレスをリセットする書込リセット信号を前記データ書込手段の書込開始信号に基づいて出力する書込リセット手段と、
前記ＦＩＦＯメモリの読出アドレスをリセットする読出リセット信号を前記データ読出手段の読出開始信号に基づいて出力する読出リセット手段と、
前記データ読出手段の読出開始信号を遅延させて前記データ書込手段の書込開始信号として出力する第２の信号遅延手段とを設け、
前記データ読出手段の読出開始信号と前記第２の信号遅延手段が遅延させた読出開始信号との論理和を読出リセット信号として前記ＦＩＦＯメモリに出力する論理和手段を設けたことを特徴とするデータ処理装置。 - 前記信号遅延手段が遅延させた読出開始信号を予め設定された数回に一回のみデータ書込手段の書込開始信号として出力するカウンタ手段を設けたことを特徴とする請求項１記載のデータ処理装置。
- データ読出手段の読出クロックを数分の一に分周してから読出アドレスをインクリメントする信号分周手段を設けたことを特徴とする請求項１記載のデータ処理装置。
- ドットマトリクスの画像データの一ライン以上の記憶容量を具備して書込アドレスに対応したデータ書込と読出アドレスに対応したデータ読出とが同時に独立して実行されるＦＩＦＯメモリと、
書込開始信号から所定周波数の書込クロックで書込アドレスを順次インクリメントして前記ＦＩＦＯメモリに画像データを一ラインずつ書き込むデータ書込手段と、
このデータ書込手段とは独立した所定周波数の読出クロックで読出開始信号から読出アドレスを順次インクリメントして前記ＦＩＦＯメモリから画像データを一ラインずつ読み出すデータ読出手段とを具備したデータ処理装置において、
前記ＦＩＦＯメモリの書込アドレスをリセットする書込リセット信号を前記データ書込手段の書込開始信号に基づいて出力する書込リセット手段と、
前記ＦＩＦＯメモリの読出アドレスをリセットする読出リセット信号を前記データ読出手段の読出開始信号に基づいて出力する読出リセット手段と、
前記データ読出手段の読出開始信号を遅延させて前記データ書込手段の書込開始信号として出力する信号遅延手段とを設け、
前記データ読出手段の読出開始信号でリセットされて前記データ読出手段の読出クロックでカウント値がインクリメントされる読出カウンタを設け、この読出カウンタのカウント値と予め設定された数値とを比較して一致を検知すると前記データ書込手段の書込開始信号を出力するカウント比較手段を設け、このカウント比較手段と前記読出カウンタとで前記信号遅延手段を形成したことを特徴とするデータ処理装置。 - 前記読出カウンタのカウント値と比較する前記カウント比較手段の数値を可変自在に設定する数値設定手段を設けたことを特徴とする請求項６記載のデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13841594A JP3631512B2 (ja) | 1994-06-21 | 1994-06-21 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13841594A JP3631512B2 (ja) | 1994-06-21 | 1994-06-21 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH089119A JPH089119A (ja) | 1996-01-12 |
| JP3631512B2 true JP3631512B2 (ja) | 2005-03-23 |
Family
ID=15221433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13841594A Expired - Fee Related JP3631512B2 (ja) | 1994-06-21 | 1994-06-21 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3631512B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002356008A (ja) | 2001-02-02 | 2002-12-10 | Ricoh Co Ltd | 画像形成装置及び方法 |
| JP4646787B2 (ja) * | 2005-11-29 | 2011-03-09 | 株式会社リコー | 画像データ処理装置 |
-
1994
- 1994-06-21 JP JP13841594A patent/JP3631512B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH089119A (ja) | 1996-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5572335A (en) | Method and system for transferring image data between two devices having different bandwidths | |
| US5117243A (en) | Scanner with electronic non-linearity compensation and method of processing image data | |
| JPH0813082B2 (ja) | ラスタ入力スキャナの非同期動作方法及び走査装置 | |
| US6268929B1 (en) | Data processing device for simultaneously reading out plural lines of image and a method therefor | |
| EP0416832A2 (en) | Image forming apparatus | |
| US6774902B2 (en) | Memory control apparatus and method | |
| JP2000013594A (ja) | 画像処理装置および画像処理方法、並びに記録媒体 | |
| JP3631512B2 (ja) | データ処理装置 | |
| US5604608A (en) | Device and method for controlling the scan speed of an image input terminal to match the throughput constraints of an image processing module | |
| JP4597719B2 (ja) | ビーム光走査装置、画像形成装置 | |
| EP1307040A1 (en) | Image forming apparatus | |
| US5764370A (en) | Enlargement and reduction apparatus for an image forming apparatus | |
| JPH099021A (ja) | 画像データ制御装置 | |
| JP4646787B2 (ja) | 画像データ処理装置 | |
| JP2882532B2 (ja) | 画像データ処理装置 | |
| JPH07156443A (ja) | 画像形成装置 | |
| JPH09185132A (ja) | データ処理装置 | |
| US6449059B1 (en) | Interface device and image forming apparatus | |
| JP3035874B2 (ja) | 画像読取装置及び画像複写装置 | |
| JP3634940B2 (ja) | 画像記録装置 | |
| JP2002152475A (ja) | 画像データ処理装置 | |
| JPH09275478A (ja) | データ処理装置 | |
| JP3165707B2 (ja) | 光走査型画像形成装置 | |
| US5790164A (en) | Image scanning and writing apparatus which uses different synchronizing signals for scanning and writing | |
| JP2001212999A (ja) | 画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041217 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |