JPH08252942A - 画像形成装置 - Google Patents

Abstract

(57)【要約】 【目的】 画像形成中に副走査画像領域信号ＦＧＡＴＥ
がノンアクティブになっても、再びアクティブになった
時に正常な動作を再開する。 【構成】 ナンド回路４８，４９及び５６，５７は、そ
れぞれ１ライン毎に反転するＤ−ＦＦ４６，５３の出力
レベルに応じて、図示しない２個のＦＩＦＯ１０ａ，１
０ｂに交互にライト及びリードのイネーブル信号ＷＥ及
びＲＥを出力して、画像データを一方のＦＩＦＯにライ
トし、他方のＦＩＦＯからリードすることを交互に繰返
して画像を形成する。信号ＦＧＡＴＥの入力によりＤ−
ＦＦ４６がスタートしてライトが始まる。その信号ＦＧ
ＡＴＥはＤ−ＦＦ４７でライン同期信号ＬＳＹＮＣによ
りラッチされ、さらにＤ−ＦＦ５１，５２でそれぞれポ
リゴン同期信号ＰＭ，画像幅信号ＲＧＡＴＥによりラッ
チされる。そのラッチ信号ＲＥＭによりＤ−ＦＦ５３が
スタートしてリードが始まる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、１ライン毎の画像デ
ータを記憶させるラインバッファを備えた光走査型の画
像形成装置に関る。

【０００２】

【従来の技術】画像データに応じて発光するレーザ光
を、ポリゴンミラーを回転させて主走査方向に偏向し、
副走査方向に移動する感光体上に形成した静電潜像を、
現像によりトナー像に変換して用紙上に転写した後、用
紙上のトナー像を定着して画像を形成するレーザプリン
タは、その高解像度による高画質と高速性とによって広
く使用されている。

【０００３】用紙のサイズに応じて静電潜像のサイズを
決定する手段は、例えば特開昭６０−４８６６５号公報
に示された幅（主走査）方向についての提案等のよう
に、画像の幅方向についても長さ方向についても、各種
の手段がよく知られている。

【０００４】また、図１４に示すように、幅，長さをそ
れぞれ制御する信号ＲＧＡＴＥ，ＦＧＡＴＥによって決
定された画像の四周に白ヌキの部分（白枠）を形成する
手段も知られている。すなわち、図１５に示すように、
４個のコンパレータ９２，９３，９６，９７にそれぞれ
予め閾値ＦＡ，ＦＢ，ＬＡ，ＬＢを設定して置く。カウ
ンタ９１はスタート時にクリアされて１ライン毎のＰＭ
信号を、カウンタ９５はＰＭ信号でクリアされて１画素
毎の画像クロックＷＣＬＫをそれぞれカウントアップす
る。

【０００５】ＲＳ−ＦＦ（フリップフロップ）９４はカ
ウンタ９１のカウント値ＦＣが閾値ＦＡになった時にコ
ンパレータ９２によってセットされ、閾値ＦＢになった
時にコンパレータ９３によってリセットされる。同様
に、ＲＳ−ＦＦ９８はカウンタ９５のカウント値ＬＣが
閾値ＬＡになった時にコンパレータ９６によってセット
され、閾値ＬＢになった時にコンパレータ９７によって
リセットされる。

【０００６】ＲＳ−ＦＦ９４，９８の各Ｑ出力ＴＲＩＭ
−Ｆ，Ｌは、ビデオデータＶＤＡＴＡと共に３入力のア
ンド回路９９に入力されるから、アンド回路９９はＲＳ
−ＦＦ９４，９８の出力ＴＲＩＭ−Ｆ，Ｌが共にハイ
（アクティブ）の時だけビデオデータＶＤＡＴＡを出力
し、図１４に示したように、白枠を備えた画像が形成さ
れる。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
ラインバッファを備えた画像形成装置は、ライン同期信
号が副走査画像領域信号アクティブ期間内でのみアクテ
ィブになることを前提として、すべての回路が構成され
ているため、ノイズ等によって副走査画像領域信号がノ
ンアクティブになったり、時間ズレが生じたりするとエ
ラーが発生して、異常画像例えば白画像になってしまう
等の異常が現れる可能性が大きかった。

【０００８】また、上記の前提があるために、画像に白
ヌキ部分又は白枠等を作成する場合に、従来例として示
したように、特別な回路を設けて行う必要があった。

【０００９】この発明は上記の点に鑑みてなされたもの
であり、画像形成中に副走査画像領域信号がノンアクテ
ィブになっても、再びアクティブになった時に正常な動
作を再開出来るようにすることを目的とする。

【００１０】

【課題を解決するための手段】この発明は上記の目的を
達成するため、１ライン分の画像データを記憶するライ
ンバッファと、該ラインバッファから読み出される画像
データに応じて発光するレーザ光を主走査方向に偏向し
て副走査方向に移動する感光体上に静電潜像を形成させ
るポリゴンミラーとを備えた画像形成装置において、ポ
リゴンミラーにより偏向されたレーザ光を検知して１ラ
イン毎に該ポリゴンミラーの位相に同期したポリゴン同
期信号を出力する手段と、１ページ分の画像データが入
力している間はアクティブになって入力する副走査画像
領域信号を１ライン分の画像データと共に入力する該画
像データの始端を示すライン同期信号でラッチする第１
のラッチ手段と、該手段によりラッチされた信号をさら
にポリゴン同期信号でラッチする第２のラッチ手段と、
該手段によりラッチされた信号をラインバッファのリー
ドイネーブル信号として出力する手段とを設けたもので
ある。

【００１１】さらに、用紙ジャム等の異常発生時に副走
査画像領域信号をネゲートする手段と、該手段により副
走査画像領域信号がネゲートされてからライン同期信号
をカウントするライン同期カウンタと、該カウンタのカ
ウント値が予め設定されたカウント値に達した時に副走
査画像領域信号のネゲートを解除する手段とを設けると
よい。

【００１２】あるいは、副走査画像領域信号が入力した
時からライン同期信号又はポリゴン同期信号をカウント
するライン数カウンタと、該カウンタのカウント値が予
め設定した第１の閾値に達した時に副走査画像領域信号
をノンアクティブにし、第１の閾値より大きく設定した
第２の閾値に達した時に副走査画像領域信号をアクティ
ブにする手段とを設けてもよい。

【００１３】

【作用】上記のように構成した画像形成装置は、ポリゴ
ン同期信号を出力する手段が１ライン毎にポリゴンミラ
ーの位相に同期したポリゴン同期信号を出力し、第１の
ラッチ手段は１ライン分の画像データに先立って入力す
るライン同期信号によって副走査画像領域信号をラッチ
し、そのラッチした信号をさらに第２のラッチ手段がポ
リゴン同期信号でラッチする。リードイネーブル信号を
出力する手段は第２のラッチ手段がラッチした信号をリ
ードイネーブル信号としてラインバッファに出力する。

【００１４】すなわち、ライン同期信号又はポリゴン同
期信号と副走査画像領域信号とが互いに独立に変化して
も、副走査画像領域信号がノンアクティブになったり互
いに時間ズレが生じても、エラーが発生することがな
く、副走査画像領域信号がアクティブになればライン同
期信号とポリゴン同期信号とによって順次ラッチされ
て、正しい位相状態でリードイネーブル信号がアクティ
ブになる。

【００１５】さらに、用紙ジャム等の異常発生によって
副走査画像領域信号をネゲートする手段が他の信号と同
時に該領域信号をネゲートすると、動作再開時にライン
同期カウンタがライン同期信号のカウントを開始し、ネ
ゲートを解除する手段はカウンタのカウント値が予め設
定したカウント値に達すると副走査画像領域信号のネゲ
ートを解除する。

【００１６】以上の作用によって、異常発生後に画像形
成を再開する時に発生する恐れがある１ページ目の白画
像等の異常を、確実に防止することが出来る。

【００１７】あるいは、副走査画像領域信号が入力した
時すなわち１ページ分の画像形成がスタートした時から
ライン数カウンタがライン同期信号又はポリゴン同期信
号のカウントを開始し、副走査画像領域信号をアクティ
ブ／ノンアクティブにする手段は、ライン数カウンタの
カウント値が、第１の閾値に達した時から第２の閾値に
達するまでの間だけ副走査画像領域信号をノンアクティ
ブにするから、第１，第２の閾値をソフト的に設定する
だけで、副走査方向の白ヌキ部分を任意の位置，幅で簡
単に形成することが出来る。

【００１８】

【実施例】以下、この発明の一実施例を図面を参照して
具体的に説明する。なお、以下この実施例の文中で用い
るアルファベットの組合せからなる信号名（データ，ク
ロックを含む）又はその略号のうち、頭にＸを付した信
号名は、そのＸの右に続く信号名（図及び数式中ではオ
ーバラインを付して示す）のノット（否定）又は負論理
であることを示す。

【００１９】また、頭にＳ又はＰを付した信号名はイメ
ージスキャナ又は他のアプリケーションから入力するデ
ータ及びコマンドを、Ｗ又はＲを付した信号名は原則と
してラインバッファに対するライト（書き込み）又はリ
ード（読み出し）に関する信号を示す。ただし、ＷＣ
Ｋ，ＲＣＫはそれぞれラインバッファに対する書込クロ
ック，読出クロックであるが、レーザによる画像書き込
み（形成）のための画像クロックＷＣＬＫは、ラインバ
ッファに対しては読み出しのクロックになるから、読出
クロックＲＣＫと同じものである。

【００２０】図３は、ポリゴンミラーにより偏向された
レーザ光を検出する同期センサの配置の一例を示す概略
構成図である。レーザ光源であるレーザダイオード（以
下「ＬＤ」ともいう）１は、ＬＤドライバ２に入力する
多値のビデオデータの値に応じた発光量で発光し、出力
されるレーザ光はコリメートレンズ３によって平行光束
になり、図示しないポリゴンモータにより反時計方向
（矢示Ａ）に回転するポリゴンミラー４によって同方向
（矢示Ｂ）に２倍の角速度で偏向される。

【００２１】偏向された平行レーザ光は、ｆθレンズ５
によって集光され、副走査方向に回転するドラム状の感
光体６の主走査線６ａ上にスポットとして結像し、主走
査方向（矢示Ｃ）に走査されて、静電潜像を形成する。
フォトダイオードからなる同期センサ７は、主走査線６
ａの延長上の下方に固定的に配設され、スポットは感光
体６に達する直前に同期センサ７を照射する。

【００２２】図４は同期センサ７がレーザスポットを検
出した時に同期検知信号ＤＥＴＰを出力する回路の一例
を示す回路図であり、図５は同期センサ７の出力信号Ｖ
ｒと同期検知信号ＤＥＴＰ、およびポリゴン同期信号Ｐ
Ｍの位相関係の一例を示す波形図である。

【００２３】図４に示した同期センサ７にレーザ光が入
射した時に、同期センサ７に直列に接続した抵抗Ｒに電
流が流れて、図５の（Ａ）に示したようにその端子電圧
Ｖｒが変化する。コンパレータ８は端子電圧Ｖｒを予め
設定した参照電圧Ｖｒｅｆと比較して、ＶｒがＶｒｅｆ
以上の間だけ図５の（Ｂ）に示したように同期検知信号
ＤＥＴＰを出力する。

【００２４】後述するＧＡＶＤ（ビデオ変調ゲートアレ
イ）は、同期検知信号ＤＥＴＰの立上りを検出し、その
立上りに同期して図５の（Ｃ）に示したように、画像ク
ロックＷＣＬＫの１６パルス分（１６ＷＣＬＫ）の幅を
有するポリゴン同期信号ＰＭを発生し、１ライン毎のす
べての信号の基準となる同期信号として出力する。

【００２５】図６は、ラインバッファの構成の一例を示
すブロック図である。図６に示したラインバッファであ
るＦＩＦＯ（ファーストイン・ファーストアウト・メモ
リ）１０は、メモリアレイ１１を主体として、それぞれ
８ビットの入力バッファ１２，出力バッファ１３と、ラ
イトコントロール回路１４，ライトアドレスカウンタ１
５と、リードコントロール回路１６，リードアドレスカ
ウンタ１７とにより構成されている。

【００２６】ライトコントロール回路１４には書き込み
に関係するそれぞれ負論理のライトイネーブル信号ＸＷ
Ｅ，ライトリセット信号ＸＷＲＥＳと書込クロックＷＣ
Ｋとが入力し、リードコントロール回路１６には読み出
しに関係するそれぞれ負論理のリードイネーブル信号Ｘ
ＲＥ，リードリセット信号ＸＲＲＥＳと読出クロックＲ
ＣＫとが入力する。

【００２７】ライトリセット信号ＸＷＲＥＳがロー（ア
クティブ）になると、ライトコントロール回路１４はラ
イトアドレスカウンタ１５をリセットし、リードリセッ
ト信号ＸＲＲＥＳがローになると、リードコントロール
回路１６はリードアドレスカウンタ１７をリセットし
て、それぞれカウンタの内容を０にする。

【００２８】ライトイネーブル信号ＸＷＥがロー（アク
ティブ）になると、ＦＩＦＯ１０はライトモードにな
り、書込クロックＷＣＫに同期して入力バッファ１２に
入力した８ビットの入力データＤ０〜７を、ライトアド
レスカウンタ１５が示すメモリアレイ１１のアドレスに
書き込む。ライトアドレスカウンタ１５は書込クロック
ＷＣＫをカウントすることにより、その内容であるメモ
リアドレスをインクリメントする。

【００２９】同様に、リードイネーブル信号ＸＲＥがロ
ーになると、ＦＩＦＯ１０はリードモードになり、読出
クロックＲＣＫに同期してリードアドレスカウンタ１７
が示すメモリアレイ１１のアドレスからデータを読み出
し、出力バッファ１３を介して出力データＱ０〜７を出
力する。リードアドレスカウンタ１７も読出クロックＲ
ＣＫをカウントすることにより、その内容をインクリメ
ントする。

【００３０】したがって、ライトイネーブル信号ＸＷＥ
とリードイネーブル信号ＸＲＥとが同時にローになり、
必ずしも同一周波数とは限らず、同期しているとも限ら
ないライトクロックＷＣＫとリードクロックＲＣＫとが
一緒に入力してくると、ＦＩＦＯ１０は正規の動作をし
なくなって、エラーが発生する。

【００３１】図７は、ライトモード及びリードモードの
時の各信号と動作のタイミングの一例を示す波形図であ
り、図７の（Ａ）はライトモード、同図の（Ｂ）はリー
ドモードの状態をそれぞれ示している。ライトモードも
リードモードも、信号名及びデータ名が異なるだけで作
用は同じであるから、ライトモードの場合について簡単
に説明し、リードモードの説明は省略する。

【００３２】図７の（Ａ）において、ライトイネーブル
信号ＸＷＥがローの間は、書込クロックＷＣＫの立上り
に同期して入力データＤはメモリアレイ１１のアドレス
ｎ（その時のアドレス）からアドレスｎ＋１，ｎ＋２ま
で書込まれ、ライトリセット信号ＸＷＲＥＳがローにな
った時にライトアドレスカウンタ１５がクリアされて０
になる。

【００３３】再びライトイネーブル信号ＸＷＥがローに
なると、入力データＤはアドレス０からアドレス２に書
き込まれる。次に信号ＸＷＥがローになった時には、入
力データＤはその直前のアドレスに続くアドレスである
３から書き込まれてゆく。

【００３４】図２は、この発明による画像形成装置の一
実施例であるレーザプリンタの画像データ処理系の構成
を、レーザプリンタと共にシステムを構成してそれぞれ
プリントすべき画像データを出力してくる外部装置であ
るイメージスキャナ及びアプリケーションと共に示すブ
ロック図である。

【００３５】図２に示したレーザプリンタ２０は、図示
しないＲＯＭ，ＲＡＭを含むＣＰＵ２１と、ビデオ変調
ゲートアレイ（以下「ＧＡＶＤ」という）２２及びＧＡ
ＶＤ２２に入力する各信号と画像データを選択するセレ
クタ２３と、交互に画像データの入出力を行う２個のラ
インバッファであるＦＩＦＯ１０ａ，１０ｂと、読出ク
ロックＲＣＫでもある画像クロックＷＣＬＫを出力する
オシレータ２４と、ＬＤ（レーザダイオード）１及びＬ
Ｄドライバ２とから構成されている。

【００３６】画像読取装置であるイメージスキャナ２６
は、ＣＣＤ２７が原稿画像を電気信号に変換したアナロ
グ多階調の画像データを、画像処理回路であるＩＰＵ２
８が多階調デジタルデータに変換して内部メモリに記憶
し、ＧＡＶＤ２２が出力するポリゴン同期信号ＰＭに同
期して、１ライン分の画像データＳＤＡＴＡを副走査画
像領域信号（以下「画像長信号」という）ＳＦＧＡＴ
Ｅ，ライン同期信号ＳＬＳＹＮＣ，画像データ１ライン
分の長さを示す信号（以下「データ長信号」という）Ｓ
ＬＧＡＴＥ，書込クロックＳＷＣＫと共にセレクタ２３
に出力する。

【００３７】例えばコンピュータグラフィック画像やネ
ットワークから入力した画像等の画像データを出力する
アプリケーション２９は、イメージスキャナ２６と同様
に、ポリゴン同期信号ＰＭに同期して、１ライン分の画
像データＰＤＡＴＡを画像長信号ＰＦＧＡＴＥ，ライン
同期信号ＰＬＳＹＮＣ，データ長信号ＰＬＧＡＴＥ，書
込クロックＰＷＣＫと共にセレクタ２３に出力する。

【００３８】セレクタ２３は、ＣＰＵ２１が出力するコ
マンドに応じて、イメージスキャナ２６とアプリケーシ
ョン２９とからそれぞれ入力する画像データＳＤＡＴ
Ａ，ＰＤＡＴＡと各種の信号ＳＦＧＡＴＥ，ＰＦＧＡＴ
Ｅ、信号ＳＬＳＹＮＣ，ＰＬＳＹＮＣ、信号ＳＬＧＡＴ
Ｅ，ＰＬＧＡＴＥ及びクロックＳＷＣＫ，ＰＷＣＫのう
ち、対をなすデータ，信号，クロックのいずれか一方を
選択し、画像データＤＡＴＡと各種の信号ＦＧＡＴＥ，
ＬＳＹＮＣ，ＬＧＡＴＥ及び書込クロックＷＣＫとして
ＧＡＶＤ２２に出力する。

【００３９】図８は、それぞれ正論理の各領域信号及び
各同期信号の間の位相関係の一例を示す波形図である。

【００４０】図８の（Ａ）に示した画像長信号ＦＧＡＴ
Ｅ（副走査の領域）は、イメージスキャナ２６又はアプ
リケーション２９、すなわちソースマシンが画像データ
を出力する前に先ずハイ（アクティブ）にし、一般的に
は１ページ分の画像データの出力を終了するまでハイの
状態を維持する。

【００４１】図８の（Ｂ）に示したポリゴン同期信号Ｐ
Ｍは、図５の（Ｃ）に示して説明したように、１ライン
毎にスポット走査の直前にＧＡＶＤ２２から出力される
１６ＷＣＬＫ（画像クロック）の幅を有する同期信号で
あり、ソースマシンは入力した信号ＰＭに同期して、先
ず図８の（Ｃ）に示した書込クロックＷＣＫの８パルス
分（８ＷＣＫ）の幅を有するライン同期信号ＬＳＹＮＣ
を出力し、それから８ＷＣＫ遅れて同図の（Ｄ）に示し
たデータ長信号ＬＧＡＴＥをハイ（アクティブ）にす
る。

【００４２】データ長信号ＬＧＡＴＥの立上りと同時
に、ソースマシンは図８の（Ｅ）に示した１ライン分の
画像データＤＡＴＡを書込クロックＷＣＫに同期して出
力開始し、１ライン分の画像データＤＡＴＡの出力が終
ると信号ＬＧＡＴＥをロー（ノンアクティブ）に戻す。
信号ＬＧＡＴＥの最大長さは４８００ＷＣＫ、すなわち
１ライン分の画像データの最大画素数は４８００個であ
る。

【００４３】書込クロックＷＣＫの周波数は、ソースマ
シンがイメージスキャナ２６かアプリケーション２９か
によってそれぞれ異なることが多いが、画像クロックＷ
ＣＬＫ即ち読出クロックＲＣＫの周波数より高い。一般
的には、イメージスキャナ２６，アプリケーション２９
のスループットを上げるために、ＦＩＦＯ１０の書き込
みの速度に応じた高い周波数が設定されている。

【００４４】図２に戻って、ＧＡＶＤ２２は、セレクタ
２３から入力する１ライン分の画像データを、２個のＦ
ＩＦＯ１０ａ，１０ｂのいずれか、例えば或るサイクル
ではＦＩＦＯ１０ａに書き込むと共に、他のＦＩＦＯ１
０ｂに書き込まれている画像データをオシレータ２４が
出力する画像クロックＷＣＬＫ即ち読出クロックＲＣＫ
に同期して読み出し、ビデオデータＶＤＡＴＡとして画
像クロックＷＣＬＫと共にＬＤドライバ２に出力してＬ
Ｄ１を発光させる。

【００４５】次のサイクルは、入力する１ライン分の画
像データをＦＩＦＯ１０ｂに書き込むと共に、ＦＩＦＯ
１０ａに書き込まれた画像データを読み出す。このよう
にして、１ライン毎に２個のＦＩＦＯ１０ａ，１０ｂへ
の書き込みと読み出しとが交互に繰返されて行く。

【００４６】また、ＧＡＶＤ２２は、書き込むべきＦＩ
ＦＯへはライトリセット信号ＸＷＲＥＳ，ライトイネー
ブル信号ＸＷＥを出力してライトモードにしてから、書
込クロックＷＣＫと共に書込画像データＷＤＡＴＡを出
力して書き込み、読み出すべきＦＩＦＯへはリードリセ
ット信号ＸＲＲＥＳ，リードイネーブル信号ＸＲＥを出
力してリードモードにしてから、読出クロックＲＣＫを
出力し、該クロックに同期して読み出した読出画像デー
タＲＤＡＴＡを入力する。

【００４７】図９は、図２に示したＧＡＶＤ２２内に設
けた、ＦＩＦＯ１０の画像データを読み出して画像を形
成する時の主走査画像領域信号すなわち画像幅信号ＲＧ
ＡＴＥを出力する画像幅信号出力部の構成の一例を示す
回路図である。図９に示した画像幅信号出力部３０は、
画像クロックＷＣＬＫをカウントする主走査カウンタ３
１と、それぞれ一対のレジスタ３２，３３及びコンパレ
ータ３４，３５と、オア回路３６及びＲＳ−ＦＦ（フリ
ップフロップ）３７とにより構成されている。

【００４８】一対のＤ−ＦＦからなるレジスタ３２，３
３には、形成すべき画像の（横）位置と幅とを決定する
ための、それぞれラインの始端と終端とを示す閾値Ａ，
Ｂが予めＣＰＵ２１からラッチパルスにより設定され、
その内容は常にそれぞれコンパレータ３４，３５に出力
されている。主走査カウンタ３１は、１ライン毎にポリ
ゴン同期信号ＰＭによってクリアされた後、画像クロッ
クＷＣＬＫをカウントアップし、カウント値Ｃをコンパ
レータ３４，３５に出力する。

【００４９】コンパレータ３４，３５は主走査カウンタ
３１から入力するカウント値Ｃを、それぞれレジスタ３
２，３３から入力している閾値Ａ，Ｂと比較して、カウ
ント値が閾値と一致した時にそれぞれパルス信号を出力
する。コンパレータ３４が出力するパルス信号はＲＳ−
ＦＦ３７のセット端子Ｓに、コンパレータ３５が出力す
るパルス信号はオア回路３６によってポリゴン同期信号
ＰＭとのオアがとられた後、ＲＳ−ＦＦ３７のリセット
端子Ｒにそれぞれ入力する。

【００５０】したがって、ＲＳ−ＦＦ３７は、オア回路
３６を介して入力するポリゴン同期信号ＰＭによって、
主走査カウンタ３１がクリアされると同時にリセットさ
れた後、カウント値Ｃが閾値Ａになった時にセットさ
れ、閾値Ｂになった時にリセットされるから、その出力
端子Ｑからは、形成される画像の幅の始端でハイにな
り、終端でローになる正論理のライン幅信号ＲＧＡＴＥ
が出力される。

【００５１】図１は、同じく図２に示したＧＡＶＤ２２
内に設けた、主としてＦＩＦＯ１０ａ，１０ｂに対して
各種の制御信号を出力するＦＩＦＯ制御部の構成の一例
を示す回路図である。図１に示したＦＩＦＯ制御部４０
は、７個のＤ−ＦＦ４１〜４７と２個のナンド回路４
８，４９とからなるライト制御系と、５個のＤ−ＦＦ５
１〜５５と２個の３入力のナンド回路５６，５７とから
なるリード制御系と、副走査カウンタ５０とにより構成
されている。

【００５２】セレクタ２３により選択されたライン同期
信号ＬＳＹＮＣ，画像長信号ＦＧＡＴＥ，データ長信号
ＬＧＡＴＥ，画像データＤＡＴＡは、それぞれライト制
御系のＤ−ＦＦ４１〜４４の各Ｄ端子に入力し、同じく
セレクタ２３から入力する書込クロックＷＣＫの立上り
でそれぞれラッチされる。

【００５３】Ｄ−ＦＦ４１のＸＱ端子からは、ライン同
期信号ＬＳＹＮＣがラッチされインバートされた信号Ｘ
ＬＳＹＮＣがＤ−ＦＦ４６，４７の各クロック端子に出
力されると共に、その信号ＸＬＳＹＮＣがそのままライ
トリセット信号ＸＷＲＥＳとして２個のＦＩＦＯ１０
ａ，１０ｂに出力される。

【００５４】Ｄ−ＦＦ４２のＱ端子から出力される書込
クロックＷＣＫの立上りでラッチされた画像長信号ＦＧ
ＡＴＥは、さらにＤ−ＦＦ４５により同じクロックＷＣ
Ｋの立下りで再びラッチされるから、他のラッチされた
信号に対してクロックＷＣＫの１／２周期だけ遅れてＤ
−ＦＦ４７のＤ端子に出力されると共に、Ｄ−ＦＦ４６
のクリア端子に出力されてその立下りによりＤ−ＦＦ４
６をクリアして、信号ＦＧＡＴＥがローの間はノンアク
ティブに保持する。

【００５５】Ｄ−ＦＦ４３のＱ端子から出力するラッチ
されたデータ長信号ＬＧＡＴＥは、２個のナンド回路４
８，４９の一方の端子にそれぞれ入力する。Ｄ−ＦＦ４
４のＤ端子に入力する画像データＤＡＴＡは、書込クロ
ックＷＣＫの立上りでラッチされ、書込画像データＷＤ
ＡＴＡとしてＦＩＦＯ１０ａ，１０ｂにそれぞれ出力さ
れる。

【００５６】Ｄ−ＦＦ４６は、そのＸＱ端子がＤ端子に
接続されているから、クロック端子に入力する信号ＸＬ
ＳＹＮＣの立上り、即ちライン同期信号ＬＳＹＮＣの立
下り毎にその出力端子Ｑ，ＸＱのレベルが反転して、そ
れぞれナンド回路４８，４９の他の端子に出力するＸＷ
Ｅ信号トグル回路である。また、Ｄ−ＦＦ４６は既に説
明したように画像長信号ＦＧＡＴＥの立下りでクリアさ
れ、ノンアクティブに保持される。

【００５７】第１のラッチ手段であるＤ−ＦＦ４７は、
Ｄ−ＦＦ４５から入力するラッチされた副走査画像領域
信号である画像長信号ＦＧＡＴＥを、Ｄ−ＦＦ４１から
入力する信号ＸＬＳＹＮＣの立上り、即ちライン同期信
号ＬＳＹＮＣの立下りでラッチし、信号ＦＧＡＴＥと同
じレベルのリードイネーブル信号ＸＲＥのもとになる信
号ＲＥＮをＤ−ＦＦ５１に出力する。

【００５８】第２のラッチ手段であるＤ−ＦＦ５１は、
Ｄ−ＦＦ４７から入力する信号ＲＥＮをポリゴン同期信
号ＰＭの立上りでラッチし、クリア信号ＸＦＣＬＲとし
て副走査カウンタ５０のクリア端子とＤ−ＦＦ５２とに
出力する。Ｄ−ＦＦ５２はＤ−ＦＦ５１から入力する信
号ＸＦＣＬＲを、画像幅信号出力部３０（図９）から入
力する画像幅信号ＲＧＡＴＥの立上りでラッチして、画
像長信号ＦＧＡＴＥに遅れて追随する信号ＲＥＭをナン
ド回路５６，５７の第１の端子とＤ−ＦＦ５３のクリア
端子とに出力する。

【００５９】Ｄ−ＦＦ５３は、Ｄ−ＦＦ４６と同様に、
１ライン毎に画像幅信号ＲＧＡＴＥの立上りでレベルが
反転し、そのＱ端子，ＸＱ端子からそれぞれナンド回路
５７，５６の第２の端子に出力するＸＲＥ信号トグル回
路であり、Ｄ−ＦＦ５２から入力する信号ＲＥＭの立下
りでクリアされる。Ｄ−ＦＦ５４は、Ｄ端子に入力する
ポリゴン同期信号ＰＭを読出クロックＲＣＫの立下りで
ラッチし、信号ＰＭがハイの間はＸＱ端子からインバー
トされたラッチ信号を負論理のリードリセット信号ＸＲ
ＲＥＳとしてＦＩＦＯ１０ａ，１０ｂに出力する。

【００６０】Ｄ−ＦＦ５５は、ＦＩＦＯ１０ａ又は１０
ｂから読出クロックＲＣＫに同期して読み出された読出
画像データＲＤＡＴＡを、同じ読出クロックＲＣＫの立
下りでラッチし、Ｑ端子からラッチされた信号をビデオ
データＶＤＡＴＡとして出力し、読出クロックＲＣＫす
なわち画像クロックＷＣＬＫと共にＬＤドライバ２に送
り出す。

【００６１】ナンド回路４８，４９はそれぞれ一方の端
子にＤ−ＦＦ４３によりラッチされたデータ長信号ＬＧ
ＡＴＥを入力し、他方の端子にはＤ−ＦＦ４６のＱ端
子，ＸＱ端子から交互に反転する信号を入力して、信号
ＬＧＡＴＥがハイの間は、負論理のライトイネーブル信
号ＸＷＥａ，ＸＷＥｂをそれぞれＦＩＦＯ１０ａ，１０
ｂに１ライン毎に交互に出力し、信号ＬＧＡＴＥがロー
であれば、出力はいずれもハイになって信号ＸＷＥａ，
ＸＷＥｂは出力されない。

【００６２】同様に、３入力のナンド回路５６，５７
は、第１の端子にＤ−ＦＦ５２が出力する信号ＲＥＭ
を、第３の端子に画像幅信号ＲＧＡＴＥをそれぞれ入力
し、第２の端子にはＤ−ＦＦ５３のＸＱ端子，Ｑ端子か
ら交互に反転する信号を入力しているから、画像長信号
ＦＧＡＴＥと画像幅信号ＲＧＡＴＥが共にハイである間
だけ、負論理のリードイネーブル信号ＸＲＥａ，ＸＲＥ
ｂをそれぞれＦＩＦＯ１０ａ，１０ｂに１ライン毎に交
互に出力する。

【００６３】副走査カウンタ５０は、Ｄ−ＦＦ５１が出
力するクリア信号ＸＦＣＬＲの立下りでクリアされる。
即ち、画像長信号ＦＧＡＴＥの立下りでクリアされ、信
号ＦＧＡＴＥがローの間はノンアクティブに保持され
る。信号ＦＧＡＴＥがハイになると、ポリゴン同期信号
ＰＭをカウントアップして、その内容であるライン数を
副走査アドレス信号ＦＡＤＲとして出力する。

【００６４】図１０はＦＩＦＯ制御部４０の各信号のタ
イミングの一例を示す波形図であり、同図に示した信号
名は既に説明しているので省略する。ただし、ＦＦ４６
及びＦＦ５３は、信号トグル回路であるＤ−ＦＦ４６及
びＤ−ＦＦ５３の状態をそれぞれ示し、Ｑ端子がハイな
らばオン、ローならばオフとする。従って、Ｄ−ＦＦ４
６がオンであればライトイネーブル信号ＸＷＥａがＦＩ
ＦＯ１０ａに出力され、Ｄ−ＦＦ５３がオンであればリ
ードイネーブル信号ＸＲＥｂがＦＩＦＯ１０ｂに出力さ
れる。

【００６５】以下、図１０に示した波形図を参照してＦ
ＩＦＯ制御部４０（図１）の作用を説明する。画像長信
号ＦＧＡＴＥがローの時は、Ｄ−ＦＦ４６，５３は共に
クリアされてオフであり、ノンアクティブに保持されて
いる。また、信号ＲＥＮ，ＸＦＣＬＲ，ＲＥＭもローに
なっている。画像クロックＷＣＬＫすなわち読出クロッ
クＲＣＫは常に出力され、書込クロックＷＣＫも常に入
力してる。

【００６６】信号ＦＧＡＴＥがハイになると図示しない
Ｄ−ＦＦ４５の出力もハイになり、Ｄ−ＦＦ４６はアク
ティブになるが、まだオフのままである。最初のポリゴ
ン同期信号ＰＭが入力すると、Ｄ−ＦＦ５４から信号Ｐ
Ｍがインバートされたリードリセット信号ＸＲＲＥＳが
出力して、ＦＩＦＯ１０ａ，１０ｂのリードアドレスカ
ウンタをリセットする。

【００６７】一方、信号ＰＭに同期して少し遅れたライ
ン同期信号ＬＳＹＮＣが入力し、続いてデータ長信号Ｌ
ＧＡＴＥが、図示しない画像データＤＡＴＡと共に入力
してくる。信号ＬＳＹＮＣはＤ−ＦＦ４１によりインバ
ートされてライトリセット信号ＸＷＲＥＳとしてＦＩＦ
Ｏ１０ａ，１０ｂに出力され、ＦＩＦＯ１０ａ，１０ｂ
のライトアドレスカウンタをリセットする。同時に、そ
の信号ＸＷＲＥＳの立上りでＤ−ＦＦ４６を反転させて
オンにすると共に、Ｄ−ＦＦ４７をラッチさせて出力信
号ＲＥＮをハイにする。

【００６８】Ｄ−ＦＦ４６はオンになっているから、続
いて信号ＬＧＡＴＥがハイになると、ナンド回路４８は
ライトイネーブル信号ＸＷＥａをＦＩＦＯ１０ａに出力
し、Ｄ−ＦＦ４４を介して出力された書込画像データＷ
ＤＡＴＡはＦＩＦＯ１０ａに書き込まれる。信号ＰＭに
同期して若干遅れたタイミングで画像幅信号出力部３０
（図９）から入力する画像幅信号ＲＧＡＴＥは、この最
初のサイクルでは何も作用しない。

【００６９】２番目のポリゴン同期信号ＰＭが入力して
第２のサイクルに入ると、ライト制御系は最初のサイク
ルと同様に作用するが、信号ＬＳＹＮＣがインバートさ
れた信号ＸＷＲＥＳの立上りにより、Ｄ−ＦＦ４６が反
転してオフになるから、ナンド回路４９がＸＷＥｂを出
力し、書込画像データＷＤＡＴＡはＦＩＦＯ１０ｂに書
き込まれる。

【００７０】一方、リード制御系では、２番目の信号Ｐ
Ｍの入力によって信号ＸＲＲＥＳが再び出力されると共
に、Ｄ−ＦＦ５１は信号ＰＭの立上りで、既にハイにな
っている信号ＲＥＮをラッチするから、そのＱ端子の出
力であるクリア信号ＸＦＣＬＲがハイになる。Ｄ−ＦＦ
５２はハイになった信号ＸＦＣＬＲを２番目の信号ＲＧ
ＡＴＥの立上りでラッチし、そのＱ端子の出力である信
号ＲＥＭをハイにする。

【００７１】Ｄ−ＦＦ５３は、信号ＲＥＭがハイになる
とアクティブになるが、さらに次の信号ＲＧＡＴＥが入
力するまで反転しないでオフの状態を保持するから、Ｘ
Ｑ端子はハイのままである。したがって、この第２のサ
イクルではナンド回路５６がリードイネーブル信号ＸＲ
Ｅａを出力するから、ＦＩＦＯ１０ａから第１のサイク
ルで書き込まれた画像データが読出画像データのＲＤＡ
ＴＡとして読み出され、Ｄ−ＦＦ５５を介してビデオデ
ータＶＤＡＴＡとしてＬＤドライバ２へ出力される。

【００７２】３番目のポリゴン同期信号ＰＭが入力して
第３のサイクルに入ると、ライト制御系はナンド回路４
８が再び信号ＸＷＥａを出力して、画像データＷＤＡＴ
ＡはＦＩＦＯ１０ａに書き込まれ、リード制御系では信
号ＲＥＮ，ＸＦＣＬＲ，ＲＥＭがすべてハイの状態を保
持しているから、Ｄ−ＦＦ５３は信号ＲＧＡＴＥの立上
りで反転してオンになり、ナンド回路５７が信号ＸＲＥ
ｂを出力して、ＦＩＦＯ１０ｂから第２のサイクルで書
き込まれた画像データが読み出される。

【００７３】以降は同様に、奇数番目のサイクルではＦ
ＩＦＯ１０ａに新しい画像データが書き込まれ、ＦＩＦ
Ｏ１０ｂからは直前の画像データが読み出される。ま
た、偶数番目のサイクルではＦＩＦＯ１０ｂに新しい画
像データが書き込まれ、ＦＩＦＯ１０ａからはその前の
画像データが読み出されることが確実に繰返されて、１
頁の画像形成が終了する。

【００７４】以上の説明から明らかなように、この実施
例は、副走査画像領域信号である画像長信号ＦＧＡＴＥ
を、第１のラッチ手段であるＤ−ＦＦ４７がライン同期
信号ＬＳＹＮＣ（の立下り）でラッチし、そのラッチ信
号ＲＥＮを、さらに第２のラッチ手段であるＤ−ＦＦ５
１がポリゴン同期信号ＰＭ（の立上り）でラッチする。

【００７５】そのラッチ信号ＸＦＣＬＲがさらにラッチ
された信号ＲＥＭによって、リードイネーブル信号ＸＲ
Ｅを出力する手段を構成するＤ−ＦＦ５３及びナンド回
路５６，５７は、信号ＸＲＥａ，ＸＲＥｂを交互にそれ
ぞれＦＩＦＯ１０ａ，１０ｂに出力するから、同時に同
じＦＩＦＯに信号ＸＲＥと信号ＸＷＥとが出力される恐
れはなく、確実に画像データの書き込みと読み出しが交
互に行われる。

【００７６】また、そのために、ライン同期信号ＬＳＹ
ＮＣ及びポリゴン同期信号ＰＭは、それぞれ副走査画像
領域信号ＦＧＡＴＥに対して、例えばタイミングがずれ
たり、信号ＦＧＡＴＥが出力しない間に信号ＬＳＹＮＣ
又はＰＭが出力されるような、全く独立な変化をして
も、信号ＦＧＡＴＥがハイになった時に再び確実な同期
がとられるから、エラーになることがない。

【００７７】しかしながら、或る特殊な異常が発生した
場合、例えば一般に給紙ジャム等が発生してＣＰＵ２１
からソースマシンであるイメージスキャナ２６又はアプ
リケーション２９に異常発生を通信すると、ソースマシ
ンは直ちに信号ＬＳＹＮＣ，ＦＧＡＴＥ，ＬＧＡＴＥ及
び画像データＤＡＴＡをネゲートしてノンアクティブに
する。異常原因を除去した後、ＣＰＵ２１から正常復帰
を通信すると、ソースマシンは再び各信号及びデータを
出力してくるが、この時の第１枚目に異常画像を発生す
る恐れがある。

【００７８】すなわち、信号ＦＧＡＴＥがハイになる前
に信号ＬＳＹＮＣが少くとも１回入力しないと、第１の
ラッチ手段であるＤ−ＦＦ４７の出力信号ＲＥＮがロー
にならないから、第２のラッチ手段であるＤ−ＦＦ５１
の出力信号ＸＦＣＬＲもローにならず、ＦＩＦＯ制御部
４０以外の回路のうちクリアを必要とする回路がクリア
されないまま第１枚目の画像形成に入るため、全面白画
像等の異常画像が発生する（２枚目以降は正常）。

【００７９】正常な作動時には何ら問題がなくても、異
常発生時にはソースマシンが信号ＦＧＡＴＥと信号ＬＳ
ＹＮＣを同時にネゲートするので、このようなトラブル
が発生する恐れがある。そのような異常モードを解除す
る時に、他の異常の発生を防止する手段を次に説明す
る。

【００８０】図１１は異常モード解除回路の一例を示す
回路図であり、図１２はその各部信号のタイミングの一
例を示す波形図である。図１１に示した異常モード解除
回路６０は、異常発生時にネゲートする手段であるソー
スマシンによりネゲートされた画像長信号ＦＧＡＴＥの
立下りを検出すると、その後に入力するライン同期信号
ＬＳＹＮＣをカウントしてから信号ＦＧＡＴＥの入力を
許可する信号を出力する回路である。

【００８１】異常モード解除回路６０は、各２個のＤ−
ＦＦ６１，６２及びアンド回路６３，６４と、各１個の
ＪＫ−ＦＦ６５，ライン同期カウンタ６６，コンパレー
タ６７とにより構成され、Ｄ−ＦＦ６１，６２は画像ク
ロックＷＣＬＫの立上りでＤ端子の入力レベルをそれぞ
れラッチし、ＪＫ−ＦＦ６５はＪ端子とＫ端子とが結ば
れているから、両端子の入力レベルがハイの時に画像ク
ロックＷＣＬＫの立下りで反転する。

【００８２】図１２に示した波形図から明らかなよう
に、画像長信号ＦＧＡＴＥがハイになるとＤ−ＦＦ６１
はその画像クロックＷＣＬＫの立上りでラッチして、そ
のＱ端子はハイ、ＸＱ端子はローになる。Ｄ−ＦＦ６２
は、Ｄ−ＦＦ６１のＱ端子の出力を次のクロックＷＣＬ
Ｋの立上りでラッチするから、Ｄ−ＦＦ６１のＱ端子の
出力からは常にクロックＷＣＬＫの１周期分遅れた波形
をアンド回路６３の一方の端子に出力する。

【００８３】アンド回路６３の他の端子には、Ｄ−ＦＦ
６１のＸＱ端子のレベルが入力しているから、それらの
アンドをとることによって、異常発生による画像長信号
ＦＧＡＴＥの立下りを検出したクロックＷＣＬＫの１周
期分のパルスをＪＫ−ＦＦ６５のＪ，Ｋ端子に出力す
る。ＪＫ−ＦＦ６５は、入力するパルスがハイである期
間の中央で、クロックＷＣＬＫの立下りにより反転して
Ｑ端子がハイになり、以後その状態を保持する。

【００８４】アンド回路６４は、ＪＫ−ＦＦ６５のＱ端
子がハイである間はゲートを開いて、異常原因が除去さ
れて再びソースマシンから入力するライン同期信号ＬＳ
ＹＮＣを通過させる。ライン同期カウンタ６６は、入力
する信号ＬＳＹＮＣをカウントアップし、その内容Ｃを
コンパレータ６７に出力する。ネゲートを解除する手段
であるコンパレータ６７は、入力するカウント値Ｃが予
めＣＰＵ２１から設定されている閾値Ｓに達すると、Ｆ
ＧＡＴＥ入力許可信号をソースマシンに出力して、画像
形成を開始させる。

【００８５】そのため、異常モードが解除された時に
は、数パルス分のライン同期信号ＬＳＹＮＣが入力し
て、Ｄ−ＦＦ６１が出力するクリア信号ＸＦＣＬＲがロ
ーになり、クリアを必要とする各回路が確実にクリアさ
れてから、信号ＦＧＡＴＥが入力する。したがって、先
に述べた再開後の１枚目に異常画像が発生する問題は完
全に防止することが出来る。

【００８６】図１に示した実施例は、ライン同期信号Ｌ
ＳＹＮＣと副走査画像領域信号ＦＧＡＴＥとが互いに独
立であり、信号ＦＧＡＴＥがローの間に信号ＬＳＹＮＣ
が入力してもエラーにならないため、副走査方向の白抜
きは次に示すような極めて簡単な回路で実行することが
出来る。

【００８７】図１３は、副走査白抜回路の構成の一例を
示す回路図であり、該副走査白抜回路７０は、各１個の
Ｄ−ＦＦ７１とアンド回路７２とからなっている。Ｄ−
ＦＦ７１は、Ｄ端子に入力するＣＰＵ２１がソフト的に
設定するフラグＷＴＧを、ソースマシンから入力するラ
イン同期信号ＬＳＹＮＣによりラッチし、インバートさ
れたラッチ信号をＸＱ端子からアンド回路７２の一方の
端子に出力する。従って、アンド回路７２は、他方の端
子にソースマシンから入力する画像長信号ＦＧＡＴＥに
対するゲート回路として作用する。

【００８８】すなわち、副走査画像領域信号をアクティ
ブ／ノンアクティブにする手段であるＣＰＵ２１は、ラ
イン数カウンタである副走査カウンタ５０（図１）が出
力するアドレス信号ＦＡＤＲをソフト的に設定した閾値
と比較して、第１の閾値に達した時にフラグＷＴＧをハ
イにし、第２の閾値に達した時にローにする。

【００８９】フラグＷＴＧがハイの間は、Ｄ−ＦＦ７１
のＸＱ端子はローになるから、アンド回路７２はゲート
を閉じて画像長信号ＦＧＡＴＥを遮断するため、ＦＩＦ
Ｏ制御部４０はライトイネーブル信号ＸＷＥもリードイ
ネーブル信号ＸＲＥも出力しなくなる。従って、その間
だけ副走査方向の白抜きが生じる。フラグＷＴＧがロー
に復帰すれば、再び通常の状態に戻って画像が形成され
る。

【００９０】

【発明の効果】以上説明したようにこの発明による画像
形成装置は、画像形成中に副走査画像領域信号がノンア
クティブになっても、再びアクティブになった時に正常
な動作を再開することが出来る。

【図面の簡単な説明】

【図１】ラインバッファであるＦＩＦＯに対して制御信
号を出力するＦＩＦＯ制御部の構成の一例を示す回路図
である。

【図２】この発明の一実施例であるレーザプリンタの画
像データ処理系の構成を示すブロック図である。

【図３】ポリゴンミラーにより偏向されたレーザ光を検
出する同期センサの配置の一例を示す概略構成図であ
る。

【図４】図３に示した同期センサがレーザ光を検出した
時に同期検知信号ＤＥＴＰを出力する回路の一例を示す
回路図である。

【図５】同期センサの出力信号と同期検知信号ＤＥＴＰ
及びポリゴン同期信号ＰＭの位相関係の一例を示す波形
図である。

【図６】ラインバッファであるＦＩＦＯの構成の一例を
示すブロック図である。

【図７】ライトモード及びリードモードにおける各信号
と動作のタイミングの一例を示す波形図である。

【図８】各領域信号及び各同期信号の位相関係の一例を
示す波形図である。

【図９】図２に示したＧＡＶＤ内に設けた画像幅信号出
力部の構成の一例を示す回路図である。

【図１０】図１に示したＦＩＦＯ制御部の各信号及びＤ
−ＦＦ反転のタイミングの一例を示す波形図である。

【図１１】異常モード解除回路の構成の一例を示す回路
図である。

【図１２】図１１に示した異常モード解除回路の各部信
号のタイミングの一例を示す波形図である。

【図１３】副走査白抜回路の構成の一例を示す回路図で
ある。

【図１４】１ページの画像の四周に白枠を形成する一例
を示す説明図である。

【図１５】図１４に示した白枠を形成する従来例の回路
の構成を示す回路図である。

【符号の説明】

１：ＬＤ（レーザダイオード） ２：ＬＤドライバ ４：ポリゴンミラー ７：同期センサ １０，１０ａ，１０ｂ：ＦＩＦＯ（ラインバッファ） ２０：レーザプリンタ（画像形成装置） ２１：ＣＰＵ（副走査画像領域信号をアクティブ又はノ ンアクティブにする手段） ２２：ＧＡＶＤ（ビデオ変調ゲートアレイ） ２６：イメージスキャナ（ソースマシン） ２９：アプリケーション（ソースマシン） ４０：ＦＩＦＯ制御部 ４７：Ｄ−ＦＦ（第１のラッチ手段） ４８，４９，５６，５７：ナンド回路 ５０：副走査カウンタ（ライン数カウンタ） ５１：Ｄ−ＦＦ（第２のラッチ手段） ６６：ライン同期カウンタ ６７：コンパレータ（副走査画像領域信号のネゲートを
解除する手段）

Claims (3)

【特許請求の範囲】
1. 【請求項１】 １ライン分の画像データを記憶するライ
   ンバッファと、該ラインバッファから読み出される画像
   データに応じて発光するレーザ光を主走査方向に偏向し
   て副走査方向に移動する感光体上に静電潜像を形成させ
   るポリゴンミラーとを備えた画像形成装置において、 前記ポリゴンミラーにより偏向されたレーザ光を検知し
   て１ライン毎に該ポリゴンミラーの位相に同期したポリ
   ゴン同期信号を出力する手段と、 １ページ分の画像データが入力している間はアクティブ
   になって入力する副走査画像領域信号を、１ライン分の
   画像データと共に入力する該画像データの始端を示すラ
   イン同期信号でラッチする第１のラッチ手段と、 該手段によりラッチされた信号をさらに前記ポリゴン同
   期信号でラッチする第２のラッチ手段と、 該手段によりラッチされた信号を前記ラインバッファの
   リードイネーブル信号として出力する手段とを設けたこ
   とを特徴とする画像形成装置。
2. 【請求項２】 請求項１記載の画像形成装置において、 用紙ジャム等の異常発生時に前記副走査画像領域信号を
   ネゲートする手段と、 該手段により副走査画像領域信号がネゲートされてから
   前記ライン同期信号をカウントするライン同期カウンタ
   と、 該カウンタのカウント値が予め設定されたカウント値に
   達した時に前記副走査画像領域信号のネゲートを解除す
   る手段とを設けたことを特徴とする画像形成装置。
3. 【請求項３】 請求項１記載の画像形成装置において、 前記副走査画像領域信号が入力した時から前記ライン同
   期信号又は前記ポリゴン同期信号をカウントするライン
   数カウンタと、 該カウンタのカウント値が予め設定した第１の閾値に達
   した時に前記副走査画像領域信号をノンアクティブに
   し、前記第１の閾値より大きく設定した第２の閾値に達
   した時に前記副走査画像領域信号をアクティブにする手
   段とを設けたことを特徴とする画像形成装置。