JPH11248488A - エンコーダの信号処理方法及び装置 - Google Patents
エンコーダの信号処理方法及び装置Info
- Publication number
- JPH11248488A JPH11248488A JP10066081A JP6608198A JPH11248488A JP H11248488 A JPH11248488 A JP H11248488A JP 10066081 A JP10066081 A JP 10066081A JP 6608198 A JP6608198 A JP 6608198A JP H11248488 A JPH11248488 A JP H11248488A
- Authority
- JP
- Japan
- Prior art keywords
- encoder
- counter
- output
- value
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/19—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path
- G05B19/21—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path using an incremental digital measuring device
- G05B19/23—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path using an incremental digital measuring device for point-to-point control
- G05B19/231—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path using an incremental digital measuring device for point-to-point control the positional error is used to control continuously the servomotor according to its magnitude
- G05B19/232—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path using an incremental digital measuring device for point-to-point control the positional error is used to control continuously the servomotor according to its magnitude with speed feedback only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/22—Analogue/digital converters pattern-reading type
- H03M1/24—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip
- H03M1/28—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip with non-weighted coding
- H03M1/30—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip with non-weighted coding incremental
- H03M1/303—Circuits or methods for processing the quadrature signals
- H03M1/305—Circuits or methods for processing the quadrature signals for detecting the direction of movement
Abstract
(57)【要約】
【課題】 本発明は、カウンタ値の増減を２相インクリ
メンタル・エンコーダの回転角の角度と常に一致させる
ことのできるエンコーダの信号処理方法及び装置を提供
する。 【解決手段】 インクリメンタル型エンコーダから出力
されるＡｃｈ、Ｂｃｈ出力１０１、１０２の変化をそれ
ぞれ検出する変化点検出部１０３、１０４と、変化点検
出部１０３、１０４により変化が検出された時点でのも
う一方の出力値を記憶する記憶部１０５、１０６と、前
回の記憶部１０６の値を記憶する記憶部１０７と、これ
ら記憶部１０５〜１０７の値に基づいてカウンタ１１１
のｕｐ／ｄｏｗｎ方向を決定する論理判定部１０８及び
クロックを送出する論理判定部１０９及びクロック送出
部１１０を備える。
メンタル・エンコーダの回転角の角度と常に一致させる
ことのできるエンコーダの信号処理方法及び装置を提供
する。 【解決手段】 インクリメンタル型エンコーダから出力
されるＡｃｈ、Ｂｃｈ出力１０１、１０２の変化をそれ
ぞれ検出する変化点検出部１０３、１０４と、変化点検
出部１０３、１０４により変化が検出された時点でのも
う一方の出力値を記憶する記憶部１０５、１０６と、前
回の記憶部１０６の値を記憶する記憶部１０７と、これ
ら記憶部１０５〜１０７の値に基づいてカウンタ１１１
のｕｐ／ｄｏｗｎ方向を決定する論理判定部１０８及び
クロックを送出する論理判定部１０９及びクロック送出
部１１０を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、２相インクリメン
タル・エンコーダの出力信号からカウンタの加算又は減
算を行って絶対角度データを得るエンコーダの信号処理
方法及び装置に関する。
タル・エンコーダの出力信号からカウンタの加算又は減
算を行って絶対角度データを得るエンコーダの信号処理
方法及び装置に関する。
【０００２】
【従来の技術】よく知られているように、ステッピング
モーターに連結したインクリメンタル・オプティカル・
エンコーダの出力信号には、チャタリングないしオーバ
ーシュートが起こる。
モーターに連結したインクリメンタル・オプティカル・
エンコーダの出力信号には、チャタリングないしオーバ
ーシュートが起こる。
【０００３】チャタリングは、信号が変化する過程で過
渡的に信号レベルが振動する現象であるが、この発生原
因は （１）回転軸の機械的な振動をオプティカル・エンコー
ダが検知してしまうために起こる。これはステッピング
モータではｄｅｔｅｎｔ ｐｏｓｉｔｉｏｎ（停止位
置）付近でおこりやすい。 （２）センサの出力レベルが、電気的なスレッショルド
レベルを通過するときには、スレッショルドレベル付近
でのセンサ出力レベルの変動によって、エンコーダ出力
信号にチャタリングがおこりやすい。これは、上述の回
転軸の機械的振動の他、電気的ノイズによっても起こ
る。
渡的に信号レベルが振動する現象であるが、この発生原
因は （１）回転軸の機械的な振動をオプティカル・エンコー
ダが検知してしまうために起こる。これはステッピング
モータではｄｅｔｅｎｔ ｐｏｓｉｔｉｏｎ（停止位
置）付近でおこりやすい。 （２）センサの出力レベルが、電気的なスレッショルド
レベルを通過するときには、スレッショルドレベル付近
でのセンサ出力レベルの変動によって、エンコーダ出力
信号にチャタリングがおこりやすい。これは、上述の回
転軸の機械的振動の他、電気的ノイズによっても起こ
る。
【０００４】オーバーシュートは、回転しているモータ
を止めたり、方向転換を行う際にエンコーダが予定外の
信号を出力する現象である。これは、ｄｅｔｅｎｔ ｐ
ｏｓｉｔｉｏｎに来たときにモータ回転軸に残っている
角運動量が、次のオプティカル・エンコーダ出力が変化
する位置まで動いたときの減衰量（減衰係数）よりも、
相対的に大きい場合に起こる。
を止めたり、方向転換を行う際にエンコーダが予定外の
信号を出力する現象である。これは、ｄｅｔｅｎｔ ｐ
ｏｓｉｔｉｏｎに来たときにモータ回転軸に残っている
角運動量が、次のオプティカル・エンコーダ出力が変化
する位置まで動いたときの減衰量（減衰係数）よりも、
相対的に大きい場合に起こる。
【０００５】このような場合には、モータ回転軸は次の
オプティカル・エンコーダ出力が変化する位置まで動い
た後、再び所定のｄｅｔｅｎｔ ｐｏｓｉｔｉｏｎへ戻
ろうとする運動をするのであるが、オーバーシュートは
この行き過ぎの運動量をオプティカル・エンコーダが検
知するという現象である。
オプティカル・エンコーダ出力が変化する位置まで動い
た後、再び所定のｄｅｔｅｎｔ ｐｏｓｉｔｉｏｎへ戻
ろうとする運動をするのであるが、オーバーシュートは
この行き過ぎの運動量をオプティカル・エンコーダが検
知するという現象である。
【０００６】上記は、ステッピングモータとオプティカ
ル・エンコーダの側であるが、一般に、アクチュエータ
と位置検出器と組み合わせた場合には、このチャタリン
グとオーバーシュートの問題がおこる。他方、回転軸の
動きが滑らかで、制動能力が高い場合には、チャタリン
グやオーバーシュートが全くおきない場合もある。
ル・エンコーダの側であるが、一般に、アクチュエータ
と位置検出器と組み合わせた場合には、このチャタリン
グとオーバーシュートの問題がおこる。他方、回転軸の
動きが滑らかで、制動能力が高い場合には、チャタリン
グやオーバーシュートが全くおきない場合もある。
【０００７】ところで、インクリメンタル・オプティカ
ル・エンコーダは出力信号をカウンタに入力することで
アブソリュートの角度データを生成し、モータ回転軸の
位置（角度）を検出するための装置であるが、上記のチ
ャタリングないし、オーバーシュートを含んだ信号がカ
ウンタに入力されるとカウント値（角度データ）にエラ
ーがおこるという問題がある。
ル・エンコーダは出力信号をカウンタに入力することで
アブソリュートの角度データを生成し、モータ回転軸の
位置（角度）を検出するための装置であるが、上記のチ
ャタリングないし、オーバーシュートを含んだ信号がカ
ウンタに入力されるとカウント値（角度データ）にエラ
ーがおこるという問題がある。
【０００８】この問題を解決する方針として、一つに
は、エンコーダがチャタリングやオーバーシュートを出
力しないようにしようという方針が考えられる。しかし
この方針は、不合理な結果を招く。
は、エンコーダがチャタリングやオーバーシュートを出
力しないようにしようという方針が考えられる。しかし
この方針は、不合理な結果を招く。
【０００９】実際に、モータの選定にあたって、オプテ
ィカル・エンコーダ出力のチャタリングやオーバーシュ
ートの発生を考慮して、回転軸があまり大きな角運動量
を持たないように、モータの発生トルクを小さくしてお
いたり（ステッピングモータは局所的な回転速度が遅く
なる）、減衰係数を大きくする（つまり、摩擦を発生さ
せる）ことがあるが、要するに、モータをあえて動きづ
らくしてしまおうというものであり、オプティカル・エ
ンコーダの出力信号への対策のためにモータの駆動性能
を制約してしまっているという不合理を生じている。
ィカル・エンコーダ出力のチャタリングやオーバーシュ
ートの発生を考慮して、回転軸があまり大きな角運動量
を持たないように、モータの発生トルクを小さくしてお
いたり（ステッピングモータは局所的な回転速度が遅く
なる）、減衰係数を大きくする（つまり、摩擦を発生さ
せる）ことがあるが、要するに、モータをあえて動きづ
らくしてしまおうというものであり、オプティカル・エ
ンコーダの出力信号への対策のためにモータの駆動性能
を制約してしまっているという不合理を生じている。
【００１０】つまり、上述したようにこのチャタリング
ないしオーバーシュートという現象は、ステッピング・
モータなどの回転軸の機械的な振動がオプティカルエン
コーダの出力に現れた結果おこるものであるのだから、
オプティカル・エンコーダそれ自体として見れば、オプ
ティカル・エンコーダ出力は、回転軸の動きを忠実に反
映しているのであって、正常な動作をしているのであ
る。
ないしオーバーシュートという現象は、ステッピング・
モータなどの回転軸の機械的な振動がオプティカルエン
コーダの出力に現れた結果おこるものであるのだから、
オプティカル・エンコーダそれ自体として見れば、オプ
ティカル・エンコーダ出力は、回転軸の動きを忠実に反
映しているのであって、正常な動作をしているのであ
る。
【００１１】従って、オプティカル・エンコーダ出力に
チャタリングやオーバーシュートがでないような対策を
とるということは、例えば、軸受けベアリングやハーモ
ニック・ギアのグリスの粘性を上げたりモータのトルク
出力を減らすことで、負荷トルクと出力トルクとの間の
余裕を削るか、あるいは、オプティカル・エンコーダの
電気的な応答速度を遅くすることで、表面的にエンコー
ダ出力を変化しにくくするという方法をとらざるをえな
くなってしまう。
チャタリングやオーバーシュートがでないような対策を
とるということは、例えば、軸受けベアリングやハーモ
ニック・ギアのグリスの粘性を上げたりモータのトルク
出力を減らすことで、負荷トルクと出力トルクとの間の
余裕を削るか、あるいは、オプティカル・エンコーダの
電気的な応答速度を遅くすることで、表面的にエンコー
ダ出力を変化しにくくするという方法をとらざるをえな
くなってしまう。
【００１２】こういった方法は、本来、オプティカル・
エンコーダがモータ回転軸の角度を計測しようという目
的で追随的に設けたものであるにもかかわらず、かえっ
てモータの駆動性能を低下させる原因になってしまって
おり、問題を解決する手段としては本末転倒である。
エンコーダがモータ回転軸の角度を計測しようという目
的で追随的に設けたものであるにもかかわらず、かえっ
てモータの駆動性能を低下させる原因になってしまって
おり、問題を解決する手段としては本末転倒である。
【００１３】この問題を根本的に解決するためには、オ
プティカル・エンコーダの出力はチャタリングやオーバ
ーシュートがあることを前提にして、オプティカル・エ
ンコーダ出力信号から角度データを生成する過程で信号
を回路内で処理することによって、最終的なカウント値
（角度データ）にエラーが生じないようにする必要があ
る。
プティカル・エンコーダの出力はチャタリングやオーバ
ーシュートがあることを前提にして、オプティカル・エ
ンコーダ出力信号から角度データを生成する過程で信号
を回路内で処理することによって、最終的なカウント値
（角度データ）にエラーが生じないようにする必要があ
る。
【００１４】このような回路を構成するためには、オプ
ティカル・エンコーダは、２列以上のスリットを切って
２相以上の信号を出力するようにしておかなければなら
ない。もしエンコーダの出力が１相しかなければ、この
出力信号にチャタリングやオーバーシュートがあれば、
カウント値のエラーを防ぐことが不可能なのは明らかで
ある。
ティカル・エンコーダは、２列以上のスリットを切って
２相以上の信号を出力するようにしておかなければなら
ない。もしエンコーダの出力が１相しかなければ、この
出力信号にチャタリングやオーバーシュートがあれば、
カウント値のエラーを防ぐことが不可能なのは明らかで
ある。
【００１５】もともとオプティカル・エンコーダの出力
を２相にするのは、回転方向（ＣＷ＝時計回り方向とＣ
ＣＷ＝半時計回り方向の区別）を検出して、ｕｐ／ｄｏ
ｗｎカウンタのｕｐ／ｄｏｗｎ方向をコントロールする
ことで、ＣＷ／ＣＣＷ両方向に回転するモータの角度を
計測できるようにしようとするものである。
を２相にするのは、回転方向（ＣＷ＝時計回り方向とＣ
ＣＷ＝半時計回り方向の区別）を検出して、ｕｐ／ｄｏ
ｗｎカウンタのｕｐ／ｄｏｗｎ方向をコントロールする
ことで、ＣＷ／ＣＣＷ両方向に回転するモータの角度を
計測できるようにしようとするものである。
【００１６】例えば、Ａ相とＢ相のスリットは同じ間隔
であいていてＢ相のスリットはＡ相よりも９０度だけＣ
ＣＷ方向にずらしておけば、このエンコーダの出力信号
をみたとき、Ａ相がＢ相よりも９０度進み位相で信号を
出力しているときにはＣＷ方向、９０度遅れ位相のとき
には、ＣＣＷ方向というように回転方向が検知できるの
で、これによってカウンタのｕｐ／ｄｏｗｎ方向をコン
トロールすればよい。
であいていてＢ相のスリットはＡ相よりも９０度だけＣ
ＣＷ方向にずらしておけば、このエンコーダの出力信号
をみたとき、Ａ相がＢ相よりも９０度進み位相で信号を
出力しているときにはＣＷ方向、９０度遅れ位相のとき
には、ＣＣＷ方向というように回転方向が検知できるの
で、これによってカウンタのｕｐ／ｄｏｗｎ方向をコン
トロールすればよい。
【００１７】このような、互いに９０度位相のずれてい
る２列のスリットをオプティカル・エンコーダのディス
クに切ったものが一般に広く使われている。
る２列のスリットをオプティカル・エンコーダのディス
クに切ったものが一般に広く使われている。
【００１８】チャタリングやオーバーシュートがおきな
い場合には２相オプティカル・エンコーダとｕｐ／Ｄｏ
ｗｎカウンタでＣＷ／ＣＣＷ両方向の回転角度を検出す
ることは容易である。
い場合には２相オプティカル・エンコーダとｕｐ／Ｄｏ
ｗｎカウンタでＣＷ／ＣＣＷ両方向の回転角度を検出す
ることは容易である。
【００１９】なお原理的には、スリットの列を増やすこ
とは可能であるが、結局アブソリュート・エンコーダに
なってしまうため、インクリメンタル・エンコーダとし
ては小型や経済性という長所を生かすために、２相ない
し、せいぜいこれにインデックスを加えた３相までが一
般に製品化されている。
とは可能であるが、結局アブソリュート・エンコーダに
なってしまうため、インクリメンタル・エンコーダとし
ては小型や経済性という長所を生かすために、２相ない
し、せいぜいこれにインデックスを加えた３相までが一
般に製品化されている。
【００２０】そこで、第１に２相出力のインクリメンタ
ル・オプティカル・エンコーダの信号を使ってＣＷ／Ｃ
ＣＷ両方向の回転角度を検出でき、かつ第２にチャタリ
ングやオーバーシュートによってカウント値（角度デー
タ）にエラーが生じないという２点を両立させた回路が
望ましい。
ル・オプティカル・エンコーダの信号を使ってＣＷ／Ｃ
ＣＷ両方向の回転角度を検出でき、かつ第２にチャタリ
ングやオーバーシュートによってカウント値（角度デー
タ）にエラーが生じないという２点を両立させた回路が
望ましい。
【００２１】
【発明が解決しようとする課題】ところが、このような
回路は、現在までにいくつかの方法が試みられているも
のの、完全に上述の課題を解決できているもはない。
回路は、現在までにいくつかの方法が試みられているも
のの、完全に上述の課題を解決できているもはない。
【００２２】一例として、特開昭６０−５５２２６号公
報に開示された回路を挙げて説明する。この回路は、２
相インクリメンタル・エンコーダ信号からカウント値を
生成する信号処理回路であって、チャタリングによる誤
ったカウント動作がおきないようにしようとするもので
ある。
報に開示された回路を挙げて説明する。この回路は、２
相インクリメンタル・エンコーダ信号からカウント値を
生成する信号処理回路であって、チャタリングによる誤
ったカウント動作がおきないようにしようとするもので
ある。
【００２３】図８は、特開昭６０−５５２２６号に開示
された回路の構成を示す回路図である。この図におい
て、入力端子ＩＮ１及びＩＮ２に入力された２相インク
リメンタル・エンコーダからのＡ相、Ｂ相信号は微分回
路２５〜２８によりその立ち上がり、立ち下がり信号
（図９にＳ３〜Ｓ６で示す）が作成され、この立ち上が
り、立ち下がり信号Ｓ３〜Ｓ６は、Ａ相、Ｂ相信号の変
化点により発生され、遅延回路３８により所定の時定数
（図９にＴで示す）だけ遅延されたるクロックパルス
（図９にＳ７で示す）の立ち上がりによりフリップフロ
ップ４０〜４３により保持され、次のクロックパルスの
立ち上がり時までその出力（図９にＳ８〜Ｓ１１で示
す）が保持される。
された回路の構成を示す回路図である。この図におい
て、入力端子ＩＮ１及びＩＮ２に入力された２相インク
リメンタル・エンコーダからのＡ相、Ｂ相信号は微分回
路２５〜２８によりその立ち上がり、立ち下がり信号
（図９にＳ３〜Ｓ６で示す）が作成され、この立ち上が
り、立ち下がり信号Ｓ３〜Ｓ６は、Ａ相、Ｂ相信号の変
化点により発生され、遅延回路３８により所定の時定数
（図９にＴで示す）だけ遅延されたるクロックパルス
（図９にＳ７で示す）の立ち上がりによりフリップフロ
ップ４０〜４３により保持され、次のクロックパルスの
立ち上がり時までその出力（図９にＳ８〜Ｓ１１で示
す）が保持される。
【００２４】そして、これら出力Ｓ８〜Ｓ１１の状態に
よりカウンタアップ信号及びカウンタダウン信号（図９
にそれぞれＰｕ及びＰｄで示す）が出力される。このた
め、チャタリングのパルス幅が立ち上がり、立ち下がり
信号のパルス幅（図９にｔで示す）より短ければチャタ
リングが排除され、また、チャタリングのパルス幅がｔ
より長い場合でもフリップフロップ４０〜４３において
遅延時間Ｔだけ遅れて信号の状態が保持されるため、チ
ャタリングの発生時点においてはＮＯＲ回路４４〜５１
の設定条件が満たされず、結果としてチャタリングが排
除される。
よりカウンタアップ信号及びカウンタダウン信号（図９
にそれぞれＰｕ及びＰｄで示す）が出力される。このた
め、チャタリングのパルス幅が立ち上がり、立ち下がり
信号のパルス幅（図９にｔで示す）より短ければチャタ
リングが排除され、また、チャタリングのパルス幅がｔ
より長い場合でもフリップフロップ４０〜４３において
遅延時間Ｔだけ遅れて信号の状態が保持されるため、チ
ャタリングの発生時点においてはＮＯＲ回路４４〜５１
の設定条件が満たされず、結果としてチャタリングが排
除される。
【００２５】しかし、図８に示す回路にも次のような問
題がある。 （１）図９に示すようなＡ相、Ｂ相信号が図８に示す回
路に入力された場合、実際にはＡ信号のチャタリングに
よって、カウント値は、エンコーダ位置（すなわち、正
しい情報）と異なってしまうことがわかる。 （２）図８に示す回路は、エンコーダの方向転換により
カウント値のエラーを生ずるおそれがある。すなわち、
図１０に示すように途中でエンコーダの方向転換が生じ
た場合、方向転換によって、カウント値は、エンコーダ
位置（正しい情報）と異なってしまうことがわかる。
題がある。 （１）図９に示すようなＡ相、Ｂ相信号が図８に示す回
路に入力された場合、実際にはＡ信号のチャタリングに
よって、カウント値は、エンコーダ位置（すなわち、正
しい情報）と異なってしまうことがわかる。 （２）図８に示す回路は、エンコーダの方向転換により
カウント値のエラーを生ずるおそれがある。すなわち、
図１０に示すように途中でエンコーダの方向転換が生じ
た場合、方向転換によって、カウント値は、エンコーダ
位置（正しい情報）と異なってしまうことがわかる。
【００２６】なお、オーバーシュート（エンコーダ信号
が一瞬１／４サイクル行き過ぎて戻る場合）に対して
は、この回路では誤情報をおこすことは、同様にタイミ
ング図を描くことで検証できる。
が一瞬１／４サイクル行き過ぎて戻る場合）に対して
は、この回路では誤情報をおこすことは、同様にタイミ
ング図を描くことで検証できる。
【００２７】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、カウンタ値の増減
を２相インクリメンタル・エンコーダの回転角の角度と
常に一致させることのできるエンコーダの信号処理方法
及び装置を提供する点にある。
のであり、その目的とするところは、カウンタ値の増減
を２相インクリメンタル・エンコーダの回転角の角度と
常に一致させることのできるエンコーダの信号処理方法
及び装置を提供する点にある。
【００２８】
【課題を解決するための手段】エンコーダの内部は、回
転軸（ロータ）にスリットの切ってある円板（エンコー
ダ・ディスク）が連結され、固定子（ステータ）にエン
コーダ・ディスクのスリットを検出するセンサが取り付
けてあり、このセンサの信号が出力されるような構造に
なっている。
転軸（ロータ）にスリットの切ってある円板（エンコー
ダ・ディスク）が連結され、固定子（ステータ）にエン
コーダ・ディスクのスリットを検出するセンサが取り付
けてあり、このセンサの信号が出力されるような構造に
なっている。
【００２９】したがって、回転軸がある任意の角度にい
るとき、そのときのエンコーダ出力がどの値になってい
るかは、構造部材の機械的柔軟性や軸の偏心、センサの
電気的な応答遅れを無視すれば、これらの構造上の位置
関係によって一意的に決定する。
るとき、そのときのエンコーダ出力がどの値になってい
るかは、構造部材の機械的柔軟性や軸の偏心、センサの
電気的な応答遅れを無視すれば、これらの構造上の位置
関係によって一意的に決定する。
【００３０】次に述べるように、エンコーダ出力にチャ
タリングやオーバーシュートがあるとしてもこの関係は
保たれているのであって、チャタリングやオーバーシュ
ートはエンコーダが回転軸の過渡的な動きを忠実に（過
敏に）検出した結果、出力されており、エンコーダ自体
としては誤った動作をしているわけではない。
タリングやオーバーシュートがあるとしてもこの関係は
保たれているのであって、チャタリングやオーバーシュ
ートはエンコーダが回転軸の過渡的な動きを忠実に（過
敏に）検出した結果、出力されており、エンコーダ自体
としては誤った動作をしているわけではない。
【００３１】従って、カウンタ回路としてはエンコーダ
信号が回転軸の角度と出力値の関係を一定の誤差の範囲
内で保っているという条件の下で入力される信号に対し
て、カウント値と回転軸の角度が一致する回路であれば
よいのである。
信号が回転軸の角度と出力値の関係を一定の誤差の範囲
内で保っているという条件の下で入力される信号に対し
て、カウント値と回転軸の角度が一致する回路であれば
よいのである。
【００３２】もし、回転軸の角度と出力値の関係が無条
件に保たれないと、どのような方法を採っても、カウン
ト値にエラーが生ずるケースがでてくる。これを避ける
ことは原理的に不可能である。
件に保たれないと、どのような方法を採っても、カウン
ト値にエラーが生ずるケースがでてくる。これを避ける
ことは原理的に不可能である。
【００３３】そこで、本発明の要旨は、インクリメンタ
ル型エンコーダから出力される互いに位相差を持った２
つの１ビット信号出力から、カウンタの加算又は減算を
行うエンコーダの信号処理方法において、信号出力の過
去の値に基づいてカウンタの加算又は減算を行うことを
特徴とするエンコーダの信号処理方法に存する。
ル型エンコーダから出力される互いに位相差を持った２
つの１ビット信号出力から、カウンタの加算又は減算を
行うエンコーダの信号処理方法において、信号出力の過
去の値に基づいてカウンタの加算又は減算を行うことを
特徴とするエンコーダの信号処理方法に存する。
【００３４】また、本発明の要旨は、インクリメンタル
型エンコーダから出力される互いに位相差を持った２つ
の１ビット信号出力から、カウンタの加算又は減算を行
うエンコーダの信号処理方法において、一方の信号出力
が変化した時点での他方の信号出力の値をそれぞれ記憶
し、これら記憶値に基づいてカウンタの加算又は減算を
行うことを特徴とするエンコーダの信号処理方法に存す
る。
型エンコーダから出力される互いに位相差を持った２つ
の１ビット信号出力から、カウンタの加算又は減算を行
うエンコーダの信号処理方法において、一方の信号出力
が変化した時点での他方の信号出力の値をそれぞれ記憶
し、これら記憶値に基づいてカウンタの加算又は減算を
行うことを特徴とするエンコーダの信号処理方法に存す
る。
【００３５】また、本発明の要旨は、インクリメンタル
型エンコーダから出力される互いに位相差を持った２つ
の１ビット信号出力から、カウンタの加算又は減算を行
うエンコーダの信号処理方法において、一方の前記信号
出力が変化した時点での他方の信号出力の値をそれぞれ
記憶しておくとともに、前回記憶した信号出力の値の少
なくとも一方を保持し、これら記憶値及び保持値に基づ
いてカウンタの加算又は減算を行うことを特徴とするエ
ンコーダの信号処理方法に存する。
型エンコーダから出力される互いに位相差を持った２つ
の１ビット信号出力から、カウンタの加算又は減算を行
うエンコーダの信号処理方法において、一方の前記信号
出力が変化した時点での他方の信号出力の値をそれぞれ
記憶しておくとともに、前回記憶した信号出力の値の少
なくとも一方を保持し、これら記憶値及び保持値に基づ
いてカウンタの加算又は減算を行うことを特徴とするエ
ンコーダの信号処理方法に存する。
【００３６】さらに、本発明の要旨は、インクリメンタ
ル型エンコーダから出力される互いに位相差を持った２
つの１ビット信号出力から、カウンタの加算又は減算を
行うエンコーダの信号処理装置において、信号出力の過
去の値に基づいて前記カウンタの加算又は減算を行うカ
ウンタ加減算手段を備えたことを特徴とするエンコーダ
の信号処理装置に存する。
ル型エンコーダから出力される互いに位相差を持った２
つの１ビット信号出力から、カウンタの加算又は減算を
行うエンコーダの信号処理装置において、信号出力の過
去の値に基づいて前記カウンタの加算又は減算を行うカ
ウンタ加減算手段を備えたことを特徴とするエンコーダ
の信号処理装置に存する。
【００３７】さらに、本発明の要旨は、インクリメンタ
ル型エンコーダから出力される互いに位相差を持った２
つの１ビット信号出力から、カウンタの加算又は減算を
行うエンコーダの信号処理装置において、一方の信号出
力が変化した時点での他方の信号出力の値をそれぞれ記
憶する第１及び第２の出力値記憶手段と、第１及び第２
の出力値記憶手段の値に基づいてカウンタの加算又は減
算を行うカウンタ加減算手段とを備えたことを特徴とす
るエンコーダの信号処理装置に存する。
ル型エンコーダから出力される互いに位相差を持った２
つの１ビット信号出力から、カウンタの加算又は減算を
行うエンコーダの信号処理装置において、一方の信号出
力が変化した時点での他方の信号出力の値をそれぞれ記
憶する第１及び第２の出力値記憶手段と、第１及び第２
の出力値記憶手段の値に基づいてカウンタの加算又は減
算を行うカウンタ加減算手段とを備えたことを特徴とす
るエンコーダの信号処理装置に存する。
【００３８】そして、本発明の要旨は、インクリメンタ
ル型エンコーダから出力される互いに位相差を持った２
つの１ビット信号出力から、カウンタの加算又は減算を
行うエンコーダの信号処理装置において、信号出力の変
化をそれぞれ検出する第１及び第２の出力変化検出手段
と、第１及び第２の出力変化検出手段により変化が検出
された時点での他方の信号出力の値を記憶する第１及び
第２の出力値記憶手段と、前回の第１または第２の出力
値記憶手段のうち少なくとも一方の出力値記憶手段の記
憶値を保持する過去値記憶手段と、第１及び第２の出力
値記憶手段及び過去値記憶手段の値に基づいてカウンタ
の加算又は減算を行うカウンタ加減算手段とを備えたこ
とを特徴とするエンコーダの信号処理装置に存する。
ル型エンコーダから出力される互いに位相差を持った２
つの１ビット信号出力から、カウンタの加算又は減算を
行うエンコーダの信号処理装置において、信号出力の変
化をそれぞれ検出する第１及び第２の出力変化検出手段
と、第１及び第２の出力変化検出手段により変化が検出
された時点での他方の信号出力の値を記憶する第１及び
第２の出力値記憶手段と、前回の第１または第２の出力
値記憶手段のうち少なくとも一方の出力値記憶手段の記
憶値を保持する過去値記憶手段と、第１及び第２の出力
値記憶手段及び過去値記憶手段の値に基づいてカウンタ
の加算又は減算を行うカウンタ加減算手段とを備えたこ
とを特徴とするエンコーダの信号処理装置に存する。
【００３９】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。図１は、本発明の一実施形
態であるエンコーダの信号処理回路を示す機能ブロック
図である。この図において、１０１、１０２は、２相イ
ンクリメンタル・エンコーダの各Ａｃｈ、Ｂｃｈのセン
サで、この出力に変化があったことを変化点検出部１０
３、１０４で検出する。
に基づいて詳細に説明する。図１は、本発明の一実施形
態であるエンコーダの信号処理回路を示す機能ブロック
図である。この図において、１０１、１０２は、２相イ
ンクリメンタル・エンコーダの各Ａｃｈ、Ｂｃｈのセン
サで、この出力に変化があったことを変化点検出部１０
３、１０４で検出する。
【００４０】Ｂｃｈに変化があったときのＡｃｈの値を
記憶部１０５により記憶する。記憶部１０５、１０６、
１０７は、レジスタやＦ／Ｆ（フリップ・フロップ）等
で構成される。また、Ａｃｈに変化があったときのＢｃ
ｈの値を順に記憶部１０６，１０７により記憶する。記
憶部１０６、１０７は例えばシフトレジスタ回路で構成
される。
記憶部１０５により記憶する。記憶部１０５、１０６、
１０７は、レジスタやＦ／Ｆ（フリップ・フロップ）等
で構成される。また、Ａｃｈに変化があったときのＢｃ
ｈの値を順に記憶部１０６，１０７により記憶する。記
憶部１０６、１０７は例えばシフトレジスタ回路で構成
される。
【００４１】論理判定部１０８は、記憶部１０５に記憶
された、最後のＢｃｈの変化点でのＡｃｈの値、記憶部
１０６に記憶された、最後のＡｃｈの変化点でのＢｃｈ
の値、及び記憶部１０７に記憶された、一つ前のＡｃｈ
の変化点でのＢｃｈの値から、下記の表１の論理関係に
従い、カウンタ１１１のｕｐ／ｄｏｗｎ方向を設定す
る。
された、最後のＢｃｈの変化点でのＡｃｈの値、記憶部
１０６に記憶された、最後のＡｃｈの変化点でのＢｃｈ
の値、及び記憶部１０７に記憶された、一つ前のＡｃｈ
の変化点でのＢｃｈの値から、下記の表１の論理関係に
従い、カウンタ１１１のｕｐ／ｄｏｗｎ方向を設定す
る。
【表１】
【００４２】また、論理判定部１０９及びクロック送出
部１１０は、記憶部１０６に記憶された、最後のＡｃｈ
の変化点でのＢｃｈの値、及び記憶部１０７に記憶され
た、一つ前のＡｃｈの変化点でのＢｃｈの値から、下記
の表２の論理関係に従い、１１１のカウンタにクロック
を送出する。
部１１０は、記憶部１０６に記憶された、最後のＡｃｈ
の変化点でのＢｃｈの値、及び記憶部１０７に記憶され
た、一つ前のＡｃｈの変化点でのＢｃｈの値から、下記
の表２の論理関係に従い、１１１のカウンタにクロック
を送出する。
【表２】
【００４３】クロック送出部１１０からクロックが送出
され、カウンタ１１１のカウント値（角度データ）が動
くのは、これら記憶部１０６、１０７の値に変化があっ
たときである。従って、カウンタ１１１の値が動くの
は、Ａｃｈに変化があったときであるから、論理判定部
１０８で設定しているカウンタ１１１のｕｐ／ｄｏｗｎ
方向も、Ａｃｈに変化があったときに設定される方向が
カウンタ値に影響を与える。
され、カウンタ１１１のカウント値（角度データ）が動
くのは、これら記憶部１０６、１０７の値に変化があっ
たときである。従って、カウンタ１１１の値が動くの
は、Ａｃｈに変化があったときであるから、論理判定部
１０８で設定しているカウンタ１１１のｕｐ／ｄｏｗｎ
方向も、Ａｃｈに変化があったときに設定される方向が
カウンタ値に影響を与える。
【００４４】以上をまとめると、下記の表３のような論
理関係になる。
理関係になる。
【表３】
【００４５】次に、本実施形態のエンコーダの信号処理
回路の動作について、図２〜図６を参照して説明する。
図２は、ステッピングモータに連結された２相インクリ
メンタル・オプティカル・エンコーダのスリットと出力
の関係を、横軸を角度にして示したものである。また、
この事例では、ステッピングモータの停止位置（ｄｅｔ
ｅｎｔ ｐｏｓｉｔｉｏｎ）をＡｃｈ信号の立ち上が
り、立ち下がりのエッジ付近にあるとする。ｄｅｔｅｎ
ｔ ｐｏｓｉｔｉｏｎでは、Ａｃｈの出力は、不定（ｖ
ａｌｉｄ）となる。
回路の動作について、図２〜図６を参照して説明する。
図２は、ステッピングモータに連結された２相インクリ
メンタル・オプティカル・エンコーダのスリットと出力
の関係を、横軸を角度にして示したものである。また、
この事例では、ステッピングモータの停止位置（ｄｅｔ
ｅｎｔ ｐｏｓｉｔｉｏｎ）をＡｃｈ信号の立ち上が
り、立ち下がりのエッジ付近にあるとする。ｄｅｔｅｎ
ｔ ｐｏｓｉｔｉｏｎでは、Ａｃｈの出力は、不定（ｖ
ａｌｉｄ）となる。
【００４６】図３は、このステッピングモータを駆動さ
せた場合の横軸を時間にして示したタイミング図でる。
図３は途中ＣＷ→ＣＣＷに方向を転換した状態を示して
いる。また、Ａｃｈ，Ｂｃｈいずれの出力も変化点でチ
ャタリングをおこすものとする。
せた場合の横軸を時間にして示したタイミング図でる。
図３は途中ＣＷ→ＣＣＷに方向を転換した状態を示して
いる。また、Ａｃｈ，Ｂｃｈいずれの出力も変化点でチ
ャタリングをおこすものとする。
【００４７】図４は、図３の条件において、図１に示す
回路のカウント値の変化を示したものである。回転軸の
位置（角度）とカウント値が常にリアルタイムで一致し
ていることがわかる。
回路のカウント値の変化を示したものである。回転軸の
位置（角度）とカウント値が常にリアルタイムで一致し
ていることがわかる。
【００４８】図５は、図３の条件においてＡｃｈ、Ｂｃ
ｈの出力にチャタリングが生じた場合の、図１に示す回
路のカウント値の変化を示したものである。チャタリン
グが生じても、回転軸の位置（角度）とカウント値が常
にリアルタイムで一致していることがわかる。
ｈの出力にチャタリングが生じた場合の、図１に示す回
路のカウント値の変化を示したものである。チャタリン
グが生じても、回転軸の位置（角度）とカウント値が常
にリアルタイムで一致していることがわかる。
【００４９】図６は、図３の条件においてＡｃｈの出力
にオーバーシュートが生じた場合の、図１に示す回路の
カウント値の変化を示したものである。オーバーシュー
トが生じても、回転軸の位置（角度）とカウント値が常
にリアルタイムで一致していることがわかる。
にオーバーシュートが生じた場合の、図１に示す回路の
カウント値の変化を示したものである。オーバーシュー
トが生じても、回転軸の位置（角度）とカウント値が常
にリアルタイムで一致していることがわかる。
【００５０】図７は、図１に示す回路の具体的構成を示
すの回路図である。図１の１００番台の下２桁と図７の
５００番台の下２桁が同一のものは、同一の構成要素を
示す。 ５０１、５０２は、２相インクリメンタル・オ
プティカル・エンコーダの各Ａｃｈ、Ｂｃｈのセンサで
ある。５０３、５０４は、エンコーダのＡｃｈ、Ｂｃｈ
の変化点で、モノパルスを生成する変化点検出回路であ
る。５０５は、Ｂｃｈの変化点におけるＡｃｈの値を記
憶するフリップ・フロップである。５０６、５０７はシ
フトレジスタで、Ａｃｈの変化点におけるＢｃｈの値を
順次、記憶する。５０８は、カウンタ５１１のｕｐ／ｄ
ｏｗｎ方向を設定する論理回路である。５０９、５１０
は、シフトレジスタ５０６、５０７の記憶値の変化に応
じて一個のクロックをカウンタ５１１に送る論理回路及
びクロック送出回路である。５１１は、ｕｐ／ｄｏｗｎ
カウンタであって、角度データを出力する。このカウン
タ５１１は、４個のバイナリｕｐ／ｄｏｗｎカウンタか
ら構成され、各バイナリｕｐ／ｄｏｗｎカウンタの出力
Ｑ１〜４がパラレルに出力されて１つの角度データを構
成する。
すの回路図である。図１の１００番台の下２桁と図７の
５００番台の下２桁が同一のものは、同一の構成要素を
示す。 ５０１、５０２は、２相インクリメンタル・オ
プティカル・エンコーダの各Ａｃｈ、Ｂｃｈのセンサで
ある。５０３、５０４は、エンコーダのＡｃｈ、Ｂｃｈ
の変化点で、モノパルスを生成する変化点検出回路であ
る。５０５は、Ｂｃｈの変化点におけるＡｃｈの値を記
憶するフリップ・フロップである。５０６、５０７はシ
フトレジスタで、Ａｃｈの変化点におけるＢｃｈの値を
順次、記憶する。５０８は、カウンタ５１１のｕｐ／ｄ
ｏｗｎ方向を設定する論理回路である。５０９、５１０
は、シフトレジスタ５０６、５０７の記憶値の変化に応
じて一個のクロックをカウンタ５１１に送る論理回路及
びクロック送出回路である。５１１は、ｕｐ／ｄｏｗｎ
カウンタであって、角度データを出力する。このカウン
タ５１１は、４個のバイナリｕｐ／ｄｏｗｎカウンタか
ら構成され、各バイナリｕｐ／ｄｏｗｎカウンタの出力
Ｑ１〜４がパラレルに出力されて１つの角度データを構
成する。
【００５１】図７に示す回路の動作は、図１に示される
回路に対応する。ここで、Ｂｃｈの変化点でのＡｃｈの
値はフリップ・フロップ５０５のＱ端子出力、一つ前の
Ａｃｈの変化点でのＢｃｈの値はシフトレジスタ５０７
のＱ端子出力、最後のＡｃｈの変化点でのＢｃｈの値は
シフトレジスタ５０６のＱ端子出力、カウンタ５１１の
ｕｐ／ｄｏｗｎ方向は、論理回路５０８のフリップフロ
ップのＱ端子出力に設定される。カウンタ５１１へのク
ロックは、クロック送出回路５１０のＡＮＤ回路の出
力、カウント値（角度データ）は、カウンタ５１１のＱ
１〜４出力である。
回路に対応する。ここで、Ｂｃｈの変化点でのＡｃｈの
値はフリップ・フロップ５０５のＱ端子出力、一つ前の
Ａｃｈの変化点でのＢｃｈの値はシフトレジスタ５０７
のＱ端子出力、最後のＡｃｈの変化点でのＢｃｈの値は
シフトレジスタ５０６のＱ端子出力、カウンタ５１１の
ｕｐ／ｄｏｗｎ方向は、論理回路５０８のフリップフロ
ップのＱ端子出力に設定される。カウンタ５１１へのク
ロックは、クロック送出回路５１０のＡＮＤ回路の出
力、カウント値（角度データ）は、カウンタ５１１のＱ
１〜４出力である。
【００５２】本実施形態のエンコーダの信号処理回路
は、２相インクリメンタル・エンコーダのＡｃｈ、Ｂｃ
ｈ出力の一方の変化点における他方の値を検出し、この
値の論理関係によってカウンタのｕｐ／ｄｏｗｎ方向と
クロックの送出をコントロールしている。このため、エ
ンコーダ出力の変化点での変化の仕方が、立ち上がりエ
ッジであるか、立ち下がりエッジであるかということは
カウンタの動作に影響しない。
は、２相インクリメンタル・エンコーダのＡｃｈ、Ｂｃ
ｈ出力の一方の変化点における他方の値を検出し、この
値の論理関係によってカウンタのｕｐ／ｄｏｗｎ方向と
クロックの送出をコントロールしている。このため、エ
ンコーダ出力の変化点での変化の仕方が、立ち上がりエ
ッジであるか、立ち下がりエッジであるかということは
カウンタの動作に影響しない。
【００５３】また、互いに位相のずれたエンコーダ出力
は、変化は交代しておこる（同時に変化しない）ので、
一方の変化点では他方の値は確定している。この値の推
移には、回転方向によって一定の規則性があり、上述の
表３のようにカウンタをコントロールすることでエンコ
ーダ出力からアブソリュートの角度データを生成でき、
このカウント値は、方向転換、チャタリング、オーバー
シュートによってエラーをおこさせない。
は、変化は交代しておこる（同時に変化しない）ので、
一方の変化点では他方の値は確定している。この値の推
移には、回転方向によって一定の規則性があり、上述の
表３のようにカウンタをコントロールすることでエンコ
ーダ出力からアブソリュートの角度データを生成でき、
このカウント値は、方向転換、チャタリング、オーバー
シュートによってエラーをおこさせない。
【００５４】従って、本実施形態のエンコーダの信号処
理回路は、以下に掲げる効果を奏する。第１の効果は、
ＣＷ／ＣＣＷ両方向に回転する２相インクリメンタル・
エンコーダ出力からアブソリュートの角度データを生成
する回路として成立しているということである。その理
由は、図４に示したように、回転軸の角度とカウント値
が常にリアルタイムで一致しているからである。
理回路は、以下に掲げる効果を奏する。第１の効果は、
ＣＷ／ＣＣＷ両方向に回転する２相インクリメンタル・
エンコーダ出力からアブソリュートの角度データを生成
する回路として成立しているということである。その理
由は、図４に示したように、回転軸の角度とカウント値
が常にリアルタイムで一致しているからである。
【００５５】第２の効果は、エンコーダ出力にチャタリ
ングがあっても、カウント値（角度データ）には影響を
与えないということである。
ングがあっても、カウント値（角度データ）には影響を
与えないということである。
【００５６】第３の効果は、エンコーダ出力にオーバー
シュートがあっても、カウント値（角度データ）には、
影響を与えないということである。なお、オーバーシュ
ートは、１パルス以上行き過ぎて戻る現象であるから、
方向転換時にエラーが生じなければ、オーバーシュート
についてもエラーは生じない。
シュートがあっても、カウント値（角度データ）には、
影響を与えないということである。なお、オーバーシュ
ートは、１パルス以上行き過ぎて戻る現象であるから、
方向転換時にエラーが生じなければ、オーバーシュート
についてもエラーは生じない。
【００５７】なお、本実施の形態においては、本発明は
図１、図５に示す回路に限定されず、本発明を適用する
上で好適な回路を採用することができる。一例として、
下記の表４に示す論理関係を実現する回路であってもよ
い。
図１、図５に示す回路に限定されず、本発明を適用する
上で好適な回路を採用することができる。一例として、
下記の表４に示す論理関係を実現する回路であってもよ
い。
【表４】
【００５８】また、上記構成部材の数、位置、形状等は
上記実施の形態に限定されず、本発明を実施する上で好
適な数、位置、形状等にすることができる。なお、各図
において、同一構成要素には同一符号を付している。
上記実施の形態に限定されず、本発明を実施する上で好
適な数、位置、形状等にすることができる。なお、各図
において、同一構成要素には同一符号を付している。
【００５９】
【発明の効果】本発明は以上のように構成されているの
で、カウンタ値の増減を２相インクリメンタル・エンコ
ーダの回転角の角度と常に一致させることのできるエン
コーダの信号処理方法及び装置を実現することができ
る。
で、カウンタ値の増減を２相インクリメンタル・エンコ
ーダの回転角の角度と常に一致させることのできるエン
コーダの信号処理方法及び装置を実現することができ
る。
【図１】本発明の一実施形態であるエンコーダの信号処
理回路を示す機能ブロック図である。
理回路を示す機能ブロック図である。
【図２】２相インクリメンタル・エンコーダの出力例を
示す図である。
示す図である。
【図３】図２と同様の図である。
【図４】一実施形態のエンコーダの信号処理回路の動作
を説明する図である。
を説明する図である。
【図５】チャタリングが生じた場合の一実施形態のエン
コーダの信号処理回路の動作を説明する図である。
コーダの信号処理回路の動作を説明する図である。
【図６】オーバーシュートが生じた場合の一実施形態の
エンコーダの信号処理回路の動作を説明する図である。
エンコーダの信号処理回路の動作を説明する図である。
【図７】一実施形態のエンコーダの信号処理回路の具体
的構成を示す回路図である。
的構成を示す回路図である。
【図８】従来のエンコーダの信号処理回路を示す回路図
である。
である。
【図９】従来のエンコーダの信号処理回路の動作を説明
する図である。
する図である。
【図１０】図９と同様の図である。
１０１、５０１ インクリメンタルエンコーダＡｃｈセ
ンサ １０２、５０２ インクリメンタルエンコーダＢｃｈセ
ンサ １０３、１０４ 変化点検出部 １０５、１０６，１０７ 記憶部 １０８、１０９ 論理判定部 １１０ クロック送出部 １１１、５１１ カウンタ ５０３、５０４ 変化点検出回路 ５０５ フリップ・フロップ ５０６、５０７ シフトレジスタ ５０８、５０９ 論理判定回路 ５１０ クロック送出回路
ンサ １０２、５０２ インクリメンタルエンコーダＢｃｈセ
ンサ １０３、１０４ 変化点検出部 １０５、１０６，１０７ 記憶部 １０８、１０９ 論理判定部 １１０ クロック送出部 １１１、５１１ カウンタ ５０３、５０４ 変化点検出回路 ５０５ フリップ・フロップ ５０６、５０７ シフトレジスタ ５０８、５０９ 論理判定回路 ５１０ クロック送出回路
Claims (8)
- 【請求項１】 インクリメンタル型エンコーダから出力
される互いに位相差を持った２つの１ビット信号出力か
ら、カウンタの加算又は減算を行うエンコーダの信号処
理方法において、 前記信号出力の過去の値に基づいて前記カウンタの加算
又は減算を行うことを特徴とするエンコーダの信号処理
方法。 - 【請求項２】 インクリメンタル型エンコーダから出力
される互いに位相差を持った２つの１ビット信号出力か
ら、カウンタの加算又は減算を行うエンコーダの信号処
理方法において、 一方の前記信号出力が変化した時点での他方の信号出力
の値をそれぞれ記憶し、 これら記憶値に基づいて前記カウンタの加算又は減算を
行うことを特徴とするエンコーダの信号処理方法。 - 【請求項３】 インクリメンタル型エンコーダから出力
される互いに位相差を持った２つの１ビット信号出力か
ら、カウンタの加算又は減算を行うエンコーダの信号処
理方法において、 一方の前記信号出力が変化した時点での他方の信号出力
の値をそれぞれ記憶しておくとともに、前回記憶した信
号出力の値の少なくとも一方を保持し、 これら記憶値及び保持値に基づいて前記カウンタの加算
又は減算を行うことを特徴とするエンコーダの信号処理
方法。 - 【請求項４】 前記記憶値と前記保持値とが異なる場合
に前記カウンタの加算又は減算を行うことを特徴とする
請求項３記載のエンコーダの信号処理方法。 - 【請求項５】 インクリメンタル型エンコーダから出力
される互いに位相差を持った２つの１ビット信号出力か
ら、カウンタの加算又は減算を行うエンコーダの信号処
理装置において、 前記信号出力の過去の値に基づいて前記カウンタの加算
又は減算を行うカウンタ加減算手段を備えたことを特徴
とするエンコーダの信号処理装置。 - 【請求項６】 インクリメンタル型エンコーダから出力
される互いに位相差を持った２つの１ビット信号出力か
ら、カウンタの加算又は減算を行うエンコーダの信号処
理装置において、 一方の前記信号出力が変化した時点での他方の信号出力
の値をそれぞれ記憶する第１及び第２の出力値記憶手段
と、 前記第１及び第２の出力値記憶手段の値に基づいて前記
カウンタの加算又は減算を行うカウンタ加減算手段とを
備えたことを特徴とするエンコーダの信号処理装置。 - 【請求項７】 インクリメンタル型エンコーダから出力
される互いに位相差を持った２つの１ビット信号出力か
ら、カウンタの加算又は減算を行うエンコーダの信号処
理装置において、 前記信号出力の変化をそれぞれ検出する第１及び第２の
出力変化検出手段と、 前記第１及び第２の出力変化検出手段により変化が検出
された時点での他方の信号出力の値を記憶する第１及び
第２の出力値記憶手段と、 前回の第１または第２の出力値記憶手段のうち少なくと
も一方の出力値記憶手段の記憶値を保持する過去値記憶
手段と、 前記第１及び第２の出力値記憶手段及び前記過去値記憶
手段の値に基づいて前記カウンタの加算又は減算を行う
カウンタ加減算手段とを備えたことを特徴とするエンコ
ーダの信号処理装置。 - 【請求項８】 前記第１及び第２の出力値記憶手段の値
と前記過去値記憶手段の値とが異なる場合に前記カウン
タの加算又は減算を行うことを特徴とする請求項７記載
のエンコーダの信号処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10066081A JP3067729B2 (ja) | 1998-03-03 | 1998-03-03 | エンコーダの信号処理方法及び装置 |
| US09/258,908 US6167108A (en) | 1998-03-03 | 1999-03-01 | Method of processing signals of encoders and apparatus employing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10066081A JP3067729B2 (ja) | 1998-03-03 | 1998-03-03 | エンコーダの信号処理方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11248488A true JPH11248488A (ja) | 1999-09-17 |
| JP3067729B2 JP3067729B2 (ja) | 2000-07-24 |
Family
ID=13305557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10066081A Expired - Fee Related JP3067729B2 (ja) | 1998-03-03 | 1998-03-03 | エンコーダの信号処理方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6167108A (ja) |
| JP (1) | JP3067729B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012070504A (ja) * | 2010-09-22 | 2012-04-05 | Panasonic Corp | サーボシステム |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7460979B2 (en) * | 2003-11-20 | 2008-12-02 | University Of Virginia Patent Foundation | Method and system for enhanced resolution, automatically-calibrated position sensor |
| EP1787394A4 (en) * | 2004-08-12 | 2008-07-16 | Univ Virginia | METHOD, DEVICE AND COMPUTER PROGRAM PRODUCT OF AN ALIAS DISTRIBUTOR FOR CODING INTERFACES |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658334A (en) * | 1979-10-19 | 1981-05-21 | Ricoh Co Ltd | Counting circuit |
| JPS6055226A (ja) * | 1983-09-06 | 1985-03-30 | Nissan Motor Co Ltd | エンコ−ダの信号処理装置 |
| JP2720642B2 (ja) * | 1991-07-30 | 1998-03-04 | 三菱電機株式会社 | 多回転絶対値エンコーダ |
| JPH074990A (ja) * | 1993-06-14 | 1995-01-10 | Fanuc Ltd | エンコーダにおける絶対位置検出方法及びエンコーダ装置 |
-
1998
- 1998-03-03 JP JP10066081A patent/JP3067729B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-01 US US09/258,908 patent/US6167108A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012070504A (ja) * | 2010-09-22 | 2012-04-05 | Panasonic Corp | サーボシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| US6167108A (en) | 2000-12-26 |
| JP3067729B2 (ja) | 2000-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3067729B2 (ja) | エンコーダの信号処理方法及び装置 | |
| US4710770A (en) | Phase modulation type digital position detector | |
| JP3047809B2 (ja) | ロータリーエンコーダ | |
| US6310458B1 (en) | Blended velocity estimation | |
| JPS63253220A (ja) | 回転角計測装置 | |
| KR0153641B1 (ko) | 전동기 제어용 인크리멘탈엔코더에 의한 위치판별회로 | |
| JP2009153335A (ja) | ブラシレスサーボモータ | |
| JPS61189460A (ja) | 速度検出器の故障検出方法 | |
| JPS601566A (ja) | 速度検出装置 | |
| JP2010008235A (ja) | 速度検出装置 | |
| JP5664895B2 (ja) | 電動機の制御装置 | |
| JPH0620142Y2 (ja) | エンコーダの断線検出回路 | |
| JPH0619368B2 (ja) | 回転方向パルスの発生回路 | |
| JP3195801B2 (ja) | ディジタルカウンタ装置 | |
| JP3248209B2 (ja) | 位置検出方法 | |
| JPS6161060A (ja) | 二相パルス方向性判別回路 | |
| JPH01219672A (ja) | パルス変換回路 | |
| JPH0560571A (ja) | エンコーダの異常検出方法 | |
| KR940007148B1 (ko) | 전동기의 회전수 카운터회로 | |
| JP3679051B2 (ja) | 回転数検出装置 | |
| JPH06137894A (ja) | パルスエンコーダの異常送出方法 | |
| US4939756A (en) | Two-phase encoder circuit | |
| KR890004858Y1 (ko) | 모우터의 회전 방향 판별 및 회전수 카운팅 회로 | |
| SU1035522A1 (ru) | Устройство дл определени направлени движени | |
| JP5816830B2 (ja) | エンコーダ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |