JPH1116993A - 半導体用治具およびその製造方法 - Google Patents

半導体用治具およびその製造方法

Info

Publication number
JPH1116993A
JPH1116993A JP9187534A JP18753497A JPH1116993A JP H1116993 A JPH1116993 A JP H1116993A JP 9187534 A JP9187534 A JP 9187534A JP 18753497 A JP18753497 A JP 18753497A JP H1116993 A JPH1116993 A JP H1116993A
Authority
JP
Japan
Prior art keywords
wafer
jig
sic
semiconductor
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9187534A
Other languages
English (en)
Other versions
JP3494554B2 (ja
Inventor
Takeshi Inaba
毅 稲葉
Atsuo Kitazawa
厚男 北沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Toshiba Ceramics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Ceramics Co Ltd filed Critical Toshiba Ceramics Co Ltd
Priority to JP18753497A priority Critical patent/JP3494554B2/ja
Priority to KR1019980024042A priority patent/KR100284105B1/ko
Priority to US09/104,539 priority patent/US6093644A/en
Priority to TW087110357A priority patent/TW389976B/zh
Publication of JPH1116993A publication Critical patent/JPH1116993A/ja
Application granted granted Critical
Publication of JP3494554B2 publication Critical patent/JP3494554B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67306Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by a material, a roughness, a coating or the like
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S206/00Special receptacle or package
    • Y10S206/832Semiconductor wafer boat
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00Material or article handling
    • Y10S414/135Associated with semiconductor wafer handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 ウエハに対する不純物汚染の影響をなくし、
不純物汚染に基づくウエハの歩留を向上し得るようにす
ること。 【解決手段】 例えば、高純度カーボンなどより成る基
体14aの表面にCVD法によりSiC膜14bを形成
した半導体用治具14の表面を、同様に表面にSiC膜
21bを形成した研摩治具21により研摩する。この研
摩工程により生成された残留SiCパーティクルは、高
温酸化処理され、HF等の洗浄により除去される。これ
を縦型ウエハボートのウエハ積載面の処理に利用するこ
とで、測定長さ:Lmm、測定回数:nとした際の表面
粗さ測定におけるL×n≧100mmの測定で、最大表
面粗さRmax.が前記n回の測定で常に10μm以下
であり、かつ当該表面に付着する0.1μm以上のパー
ティクル数が10個/mm2 以下にすることができる。
これにより、ウエハの適正な面支持が保証され、またウ
エハに対する不純物汚染の影響をなくすことができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体製造時の熱
処理工程において使用される半導体用治具およびその製
造方法に係り、特に縦型ウエハボートとその製造方法に
関するものである。
【0002】
【従来の技術】半導体製造工程における拡散工程等では
熱処理炉が用いられ、半導体ウエハに対して高温の熱処
理がなされる。この場合、周知のとおり半導体ウエハは
ウエハボートに載置された形で、高純度な石英ガラス等
からなる炉芯管内に収納され、炉芯管内に熱処理用のガ
スを導入してウエハに対して所定の熱処理が施される。
一方、近年の半導体の高集積化に伴いウエハの大口径化
が進んでおり、これに伴い縦型ウエハボートが用いられ
る趨勢となっている。しかしながら支柱に溝部を形成
し、この溝部でウエハの端部を支持する形式の縦型ウエ
ハボートを用いた場合には、ウエハの自重や面内温度差
によりそれ自身にたわみが発生し、これに起因してウエ
ハに対してスリップと呼ばれる結晶欠陥を発生させる原
因となっている。
【0003】そこで、ウエハボートのウエハ積載面を平
面状に形成し、ウエハを面支持するようにして前記した
ようなウエハに対するスリップの発生を防止するように
した縦型ウエハボートが提案されている。ところで、こ
のような縦型ウエハボートにおいては、従来その素材に
石英ガラス材質が使用されていたが、近来においてはC
VD(chemical vapor dpositi
on)法により基体にSiC膜を被覆すること(以下C
VD−SiCと称する。)により高純度化が達成できる
こと、また耐熱性に優れることなどの理由から反応焼結
SiC質が使用されるようになってきた。
【0004】
【発明が解決しようとする課題】しかしながら、CVD
−SiC膜を被覆した反応焼結SiC質の縦型ウエハボ
ート(以下これをCVDボートと称する)には、以下の
ような技術的な課題が存在している。先ず第1に、CV
D−SiC膜は気相反応により形成される。この際、気
相中でのSiC粒子の異常成長を100%回避すること
ができず、その内のいくつかの粒子が、CVDボートの
ウエハ積載面に堆積し、当該積載面で異常突起となる。
第2に、CVD反応管中に浮遊するゴミや、粒子がCV
D反応前や反応中にCVDボートのウエハ積載面に付着
し、それらにSiC膜が選択的に形成され、当該積載面
で異常突起となる。第3に、異常突起の生成を極力避け
るようなCVD条件を選択すると、CVD−SiC膜を
構成する結晶が粗大化し、表面の凹凸が顕著となる。
【0005】前記した諸要因により、ウエハ積載面に生
成される異常突起あるいは凹凸により、ウエハの裏面に
はスリップと称される欠陥が発生することが知られてい
る。前記スリップの発生は、特に酸化、拡散などの高温
熱処理工程で顕著であり、熱処理ウエハの歩留を低下さ
せる最大の要因となる。発明者らの実験計測によると、
測定長さ:Lmm、測定回数:nとした際の表面粗さ測
定におけるL×n≧100mmの測定で、最大表面粗さ
Rmax.が前記n回の測定で10μmを越える状況に
おいては、ウエハに発生するスリップが極端に増大する
ことが確認された。これは、ウエハは積載面において、
実質的に面支持ではなく点支持されることになり、ウエ
ハの裏面部における前記点支持部において過大な負荷が
ウエハ面に集中するためであると考えられる。
【0006】そこで、ウエハ積載面のRmax.を低減
させる手法として、発明者らはCVD膜で被覆されたウ
エハ積載面をダイヤモンド砥石などで機械加工し平滑化
する方法なども検討したが、このような治具で加工する
ことは、機械加工用治具からの不純物汚染が発生し、前
記したウエハの酸化、拡散などの高温熱処理工程でウエ
ハに対して不良を発生させるという技術的課題が発生し
た。さらに、加工時に生成した1μm以下のパーティク
ルがウエハ積載面に吸着してしまい、工程内でのパーテ
ィクル源となり、別な意味で熱処理時でのウエハの歩留
を下げてしまうという技術的課題が発生した。
【0007】本発明は前記したような技術的課題を解決
するためになされたものであり、ウエハに対する不純物
汚染の影響をなくし、不純物汚染に基づくウエハの歩留
を向上し得る半導体用治具およびその製造方法を提供す
ることを目的とするものである。また本発明はウエハ積
載面を平面状とした縦型ウエハボートに適用した場合に
おいて、ウエハ積載面における平面性を改善して、ウエ
ハに対するスリップの発生を低減し、またウエハ積載面
の平面処理の処理効率を向上し得る縦型ウエハボートお
よびその製造方法を提供することを目的とするものであ
る。
【0008】
【課題を解決するための手段】前記課題を解決するため
になされた本発明にかかる半導体用治具は、基体表面に
CVD法によりSiC膜を形成した半導体用治具であっ
て、測定長さ:Lmm、測定回数:nとした際の表面粗
さ測定におけるL×n≧100mmの測定で、最大表面
粗さRmax.が前記n回の測定で常に10μm以下で
あり、かつ当該表面に付着する0.1μm以上のパーテ
ィクル数が10個/mm2 以下に成されていることを特
徴とする。なお、前記測定長さおよび測定回数は、被測
定物である半導体用治具の種類および形状により適宜選
択すればよいが、測定精度を考慮すると、測定回数は5
回以上が好ましく、より好ましくは10回以上である。
【0009】また、本発明にかかる半導体用治具の製造
方法は、基体表面にCVD法によりSiC膜を形成した
半導体用治具の製造方法であって、基体表面にCVD法
により形成されたSiC膜を、SiC質の治具を使用し
て表面を平滑化する平滑化工程と、前記平滑化工程を経
た半導体用治具を高温酸素雰囲気中で熱処理し、平滑化
工程によって生成され、治具の表面に付着したSiCパ
ーティクルをSiO2に転化させる熱処理工程と、前記
熱処理工程により転化されたSiO2 を、溶解可能な溶
液により洗浄する洗浄工程とが具備される。そして、好
ましくは前記SiO2 を溶解する溶液として、フッ酸ま
たはフッ酸と塩酸、フッ酸と硝酸、フッ酸と硫酸のいず
れかの混酸が用いられる。また、好ましくは前記SiC
質の治具は、含有金属不純物量が0.1ppm以下のも
のが使用される。
【0010】さらに本発明にかかる半導体用治具は、C
VD法により基体表面に形成されたSiC膜を、SiC
質の治具を使用して平滑化させると共に、平滑化によっ
て表面に付着したSiCパーティクルを高温酸素雰囲気
中でSiO2 に転化し、このSiO2 を溶解可能な溶液
により洗浄してなることを特徴とする。
【0011】以上のように成された半導体用治具および
その製造方法によると、例えば反応焼結炭化珪素(以
下、Si−SiCと記す)などの基体表面に対して先ず
CVD法によりSiC膜が形成される。そして基体表面
に形成されたSiC膜は、CVDボートの被覆膜と同材
質のCVD−SiC質により研摩され、平滑化される。
この研摩、平滑化によって生じたSiCのパーティクル
は、高温下の酸素気流中で熱処理が成され、これにより
SiCのパーティクルは全てSiO2 に転化される。こ
のようにして転化されたSiO2 は、HF(フッ酸)系
の溶液により洗浄することで、残留パーティクルを極端
に低減させることができる。
【0012】この場合、前記基体表面に形成されたSi
C膜を研摩するためのCVD−SiC質の治具は、含有
金属不純物量が0.1ppm以下に管理することで、実
用上の不純物汚染による影響は少ないことが判明した。
この製造方法を半導体治具としての縦型ウエハボートの
ウエハ積載面に適用することで、測定長さ:Lmm、測
定回数:nとした際の表面粗さ測定におけるL×n≧1
00mmの測定で、最大表面粗さRmax.が前記n回
の測定で常に10μm以下であり、かつ当該表面に付着
する0.1μm以上のパーティクル数が10個/mm2
以下とすることができる。そして、このようにして形成
された縦型ウエハボートによると、その積載面に積載さ
れたウエハは実質的に面支持状態を確保することがで
き、ウエハに対するスリップの発生を効果的に低減させ
ることが可能となる。
【0013】
【発明の実施の形態】本発明にかかる半導体用治具およ
びその製造方法について、半導体用治具として縦型ウエ
ハボートにこれを適用した実施の形態に基づいて説明す
る。図1は縦型ウエハボート10の基本形態を示したも
のである。すなわち、複数本の支柱11の上下両端部に
は天盤12と底盤13とが位置しており、これらの間に
は複数の支持盤14が所定の挿入空間をもって配置され
ている。そして、天盤12と底盤13、および各支持盤
14は前記複数の支柱11に設けられた溝部に設置され
ている。また前記各支持盤14には、スリット15が形
成されており、このスリット15が形成された各支持盤
14の上面は、ウエハ16の積載面を形成している。
【0014】図2は前記した支持盤14の一部を断面状
態とし、支持盤14のウエハ積載面に対して処理を施す
状態を示したものである。支持盤14を構成する基体1
4aは、例えばSi−SiCにより形成されており、こ
の基体14aの表面にはCVD法によりSiC膜14b
が形成されている。そして、支持盤14のウエハ積載面
における前記SiC膜14bの表面は、研摩治具21に
より研摩される。前記研摩治具21は、例えば高純度カ
ーボンよりなる基体21aの表面にCVD法によりSi
C膜21bが形成されている。そして前記研摩治具21
(以下、これをSiC治具ともいう)を、図2の矢印A
−A′方向に往復動させるか、または水平方向に回転駆
動させることにより、支持盤14のウエハ積載面におけ
る前記SiC膜14bの表面は、研摩治具21により研
摩され平滑化される。
【0015】前記のように、支持盤14および研摩治具
21のいずれにおいても、基体の表面にCVD法により
SiC膜を形成させることで、その特質としてSiC膜
は超高純度であり、不純物汚染の問題が発生することが
ない。またSiCはダイヤモンドなどに次ぐ高い硬度を
有するものであるため、その研摩効率を向上させること
ができる。このようにして、その表面が平滑化された支
持盤14には、結果として支持盤14の表面を被覆する
SiCおよび研摩治具21の表面を被覆するSiCがパ
ーティクルとなって残留することとなる。このようにし
て残留するパーティクルはウエハ積載面に多量に付着
し、ウエハ熱処理時の炉内パーティクル源となる問題が
生ずる。
【0016】この対策として、加工後のCVDボートを
超純水中で超音波洗浄、煮沸洗浄したり、HF溶液中に
浸漬したが、サブミクロンオーダーのパーティクルはほ
とんど除去できないことが判明した。ここで発明者ら
は、SiCによるパーティクルを除去するために、次の
ような手段を開発した。すなわち図2に示したように研
摩治具21によるウエハ積載面の平滑化加工が完了した
ウエハボート10を高温下、酸素気流中で熱処理をおこ
なった。これは下記反応式(化1)によりSiCをSi
2 に変化させるためである。したがって、所定時間熱
処理をおこなえば、SiCのパーティクルは全てSiO
2 に変化することになる。
【0017】
【化1】2SiC+3O2 →2SiO2 +2CO
【0018】前記熱処理により転換されたSiO2 は、
HF(フッ酸)系の溶液に容易に反応し、溶解してしま
うことが知られている。そこで、酸素気流中で熱処理を
おこなったボート10をHF溶液中に浸漬させた。この
結果、SiO2 化したパーティクルは全てHF溶液中に
溶解してしまい、ウエハ積載面には0.1μm以上のパ
ーティクル数が10個/mm2 以下に低減していること
が確認された。またこれは、半導体製造用の熱処理工程
で十分できるレベルであることも併せて確認した。
【0019】
【実施例】同一形状の8″CVDボートを22台作製し
て、表1に示した11通りの後処理をおこなったウエハ
ボートを2台づつ準備した。
【0020】
【表1】 (注記:No.11が本発明品に相当する。)
【0021】まず、はじめに各1台を破壊し、ウエハ積
載面のRmax.とパーティクル(0.1〜1μm)の
付着状況を調査した。Rmax.は、触針式表面粗さ計
(東京精密:SURFCOM)で測定し、パーティクル
の付着状況は電子顕微鏡(SEM)で観察した。結果を
表2に示した。なお、この場合のRmax.の測定条件
は、測定長さ:10mm、カットオフ値:0.8mm、
走査速度:0.3mm/sec、繰り返し測定回数:1
0回とした。Rmax.は加工時間などによって若干ば
らつきが認められたものの、本発明に相当するボートN
o.11は、Rmax.が低値で推移し、かつ付着して
いるパーティクルもNo.1(比較例)並に少ないこと
が確認された。
【0022】
【表2】 (注記:No.11が本発明品に相当する。)
【0023】また、前記No.1(比較例)と、本発明
に相当するボートNo.11についての各回のRma
x.の実測データを含む詳細な測定結果を表3に示す。
なお表3に示す測定データの単位はμmである。表3か
ら明らかなように、比較例は10回の測定のうち、Rm
ax.で10μmを越えたものが6回であったのに対
し、本発明品では10回いずれでも、10μm以下の値
であり、「平均値+3σ」でも10μm以下で極めて表
面が均等に滑らかになっているかが明らかである。
【0024】
【表3】
【0025】ついで、非破壊のCVDボートにウエハを
積載し、酸化、拡散工程を想定した条件(1100℃、
酸素気流中、5時間)の熱処理をおこなつた。熱処理完
了ウエハについて、 スリップの発生状況 ウエハ表面の不純物量(MCL) ウエハ表面のパーティクル付着状況 について調査した。 前記はウエハ裏面の斜光観察 前記はウエハ表面に形成された酸化膜中の不純物分析 前記は光の散乱を利用したパーティクルカウンター測
定で評価した。 その結果を表4にまとめた。なお、スリップの発生状況
を示す表4における積算スリップ長は、ウエハ一枚の面
内に存在するスリップ長さを全て加算した値である。N
o.1(比較例)と比較して、全ての項目において同等
以上の好結果が得られたのは、不純物の少ないSiC治
具を使用し、酸素気流中での熱処理を経た後にフッ酸洗
浄を実施したNo.11(本発明品)だけであつた。
【0026】
【表4】 (注記:No.11が本発明品に相当する。)
【0027】ここで、SiC治具、酸素気流中での熱処
理条件、HF溶液中での洗浄条件の実施例について示
す。SiC治具は、前記のごとくSi−SiCなどより
成る基体にCVD−SiC膜を形成し、最大表面粗さが
20〜100μm程度のものが好ましい。CVD法以外
で得られたSiC材料は、助剤や接着剤として不純物を
含むため不適であり、最大表面粗さが前記範囲外である
と加工効率が落ちたり、所定の面粗さが達成できなくな
る。酸素気流中での熱処理条件は、少なくとも1100
℃以上であることが必要である、これは前記した反応式
(化1)を効率良く進行させるためである。一般的に前
記反応式(化1)における反応進行度合は、温度の関数
であるとともに処理時間の平方根に比例する(放物線
則)。
【0028】これを基にすれば、1250℃の場合、処
理時間を15時間に設定すれば、1μm以下のSiCパ
ーティクルは全てSiO2 に転化してしまう。1μm以
上のパーティクルは表面に吸着しにくいため、特にSi
2 化させる必要はない。HF洗浄は、特に厳しく制御
する因子は少なく、10%以上の溶液に2時間以上CV
Dボートを浸漬せればSiO2 パーティクルは完全に溶
解してしまうことが確認された。
【0029】なお、以上の実施の形態並びに実施例にお
いては、SiO2 を溶解する溶液として、フッ酸を用い
た例に基づいて説明したが、前記溶液としては、フッ酸
と塩酸、フッ酸と硝酸、フッ酸と硫酸のいずれかの混酸
を用いても、同等の洗浄効果が得られることが確認され
た。また、前記したCVD−SiC質の治具は、含有金
属不純物量が0.1ppm以下に成されることにより、
ウエハの酸化、拡散などの高温熱処理工程で金属不純物
によりウエハに対して不良を発生させる度合いが低下で
きることも確認された。
【0030】また図1においては、半導体用治具として
天盤と底盤との間に複数枚のウエハ支持盤を備えた縦型
ウエハボートを例示しているが、本発明はこのような特
定な縦型ウエハボートに限らず、例えば4本の支柱に対
してウエハ保持溝を備えた一般的なウエハボートに適用
できることは勿論である。さらに本発明は枚葉式のサセ
プタ、ウエハ搬送用トレー等に対して適用することもで
き、またそれ以外の例えば炉芯管などの半導体用治具に
対して適用することができる。
【0031】
【発明の効果】以上のように、本発明にかかる半導体用
治具およびその製造方法によると、基体表面にCVD法
によりSiC膜を形成し、このSiC膜をSiC膜を形
成した研摩治具により平滑化し、続いて高温酸化処理、
およびHF等の洗浄の組合せによるパーティクル除去を
行うようにしたので、その最大表面粗さが、10μm以
下の平滑化が可能となり、かつ不純物汚染やパーティク
ル発生も抑制することが可能となる。したがって、これ
を縦型ウエハボートのウエハ積載面の処理に適用するこ
とで、従来問題となっていたウエハのスリップの発生を
抑制でき、処理ウエハの歩留向上に貢献することができ
る。なお上述した炉芯管等のようにウエハと直接接触し
ない半導体用治具においては、前記したスリップ抑制機
能はないが、不純物汚染やパーティクル発生の抑制機能
によって、処理ウエハの歩留向上に貢献することができ
る。
【図面の簡単な説明】
【図1】本発明にかかる半導体用治具としての縦型ウエ
ハボートの例を示した斜視図である。
【図2】図1に示す縦型ウエハボートにおけるウエハ積
載面を研摩処理する工程を示した拡大断面図である。
【符号の説明】
10 縦型ウエハボート 11 支柱 12 天盤 13 底盤 14 支持盤 14a 基体 14b SiC膜 15 スリット 16 ウエハ 21 研摩治具 21a 基体 21b SiC膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 基体表面にCVD法によりSiC膜を形
    成した半導体用治具であって、 測定長さ:Lmm、測定回数:nとした際の表面粗さ測
    定におけるL×n≧100mmの測定で、最大表面粗さ
    Rmax.が前記n回の測定で常に10μm以下であ
    り、かつ当該表面に付着する0.1μm以上のパーティ
    クル数が10個/mm2 以下に成されていることを特徴
    とする半導体用治具。
  2. 【請求項2】 基体表面にCVD法によりSiC膜を形
    成した半導体用治具の製造方法であって、 基体表面にCVD法により形成されたSiC膜を、Si
    C質の治具を使用して表面を平滑化する平滑化工程と、 前記平滑化工程を経た半導体用治具を高温酸素雰囲気中
    で熱処理し、平滑化工程によって生成され、治具の表面
    に付着したSiCパーティクルをSiO2 に転化させる
    熱処理工程と、 前記熱処理工程により転化されたSiO2 を、溶解可能
    な溶液により洗浄する洗浄工程から成ることを特徴とす
    る半導体用治具の製造方法。
  3. 【請求項3】 前記SiO2 を溶解する溶液として、フ
    ッ酸またはフッ酸と塩酸、フッ酸と硝酸、フッ酸と硫酸
    のいずれかの混酸を用いたことを特徴とする請求項2に
    記載の半導体用治具の製造方法。
  4. 【請求項4】 前記SiC質の治具は、含有金属不純物
    量が0.1ppm以下に成されていることを特徴とする
    請求項2または請求項3に記載の半導体用治具の製造方
    法。
  5. 【請求項5】 CVD法により基体表面に形成されたS
    iC膜を、SiC質の治具を使用して平滑化させると共
    に、平滑化によって表面に付着したSiCパーティクル
    を高温酸素雰囲気中でSiO2 に転化し、このSiO2
    を溶解可能な溶液により洗浄して成ることを特徴とする
    半導体用治具。
JP18753497A 1997-06-26 1997-06-26 半導体用治具およびその製造方法 Expired - Fee Related JP3494554B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP18753497A JP3494554B2 (ja) 1997-06-26 1997-06-26 半導体用治具およびその製造方法
KR1019980024042A KR100284105B1 (ko) 1997-06-26 1998-06-25 반도체용 지그 및 그 제조 방법
US09/104,539 US6093644A (en) 1997-06-26 1998-06-26 Jig for semiconductor wafers and method for producing the same
TW087110357A TW389976B (en) 1997-06-26 1998-06-26 Jig for semiconductor wafers and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18753497A JP3494554B2 (ja) 1997-06-26 1997-06-26 半導体用治具およびその製造方法

Publications (2)

Publication Number Publication Date
JPH1116993A true JPH1116993A (ja) 1999-01-22
JP3494554B2 JP3494554B2 (ja) 2004-02-09

Family

ID=16207779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18753497A Expired - Fee Related JP3494554B2 (ja) 1997-06-26 1997-06-26 半導体用治具およびその製造方法

Country Status (4)

Country Link
US (1) US6093644A (ja)
JP (1) JP3494554B2 (ja)
KR (1) KR100284105B1 (ja)
TW (1) TW389976B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6799940B2 (en) 2002-12-05 2004-10-05 Tokyo Electron Limited Removable semiconductor wafer susceptor
US6881680B2 (en) * 2002-06-14 2005-04-19 Toyo Tanso Co., Ltd. Low nitrogen concentration carbonaceous material and manufacturing method thereof
US7601227B2 (en) * 2005-08-05 2009-10-13 Sumco Corporation High purification method of jig for semiconductor heat treatment
JP2011051812A (ja) * 2009-08-31 2011-03-17 Bridgestone Corp 炭化ケイ素部材の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6073828A (en) * 1998-06-30 2000-06-13 Lam Research Corporation End effector for substrate handling and method for making the same
US20020130061A1 (en) * 2000-11-02 2002-09-19 Hengst Richard R. Apparatus and method of making a slip free wafer boat
US20030233977A1 (en) * 2002-06-20 2003-12-25 Yeshwanth Narendar Method for forming semiconductor processing components
US20040043617A1 (en) * 2002-09-04 2004-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Partitioned wafer boat for constant wafer backside emmissivity
DE60226512D1 (de) * 2002-11-26 2008-06-19 Disco Corp Kassette zum speichern mehrerer halbleiterwaferlagen
US6825123B2 (en) * 2003-04-15 2004-11-30 Saint-Goban Ceramics & Plastics, Inc. Method for treating semiconductor processing components and components formed thereby
US7329947B2 (en) * 2003-11-07 2008-02-12 Sumitomo Mitsubishi Silicon Corporation Heat treatment jig for semiconductor substrate
US7501370B2 (en) * 2004-01-06 2009-03-10 Saint-Gobain Ceramics & Plastics, Inc. High purity silicon carbide wafer boats
US20060213537A1 (en) * 2005-03-23 2006-09-28 Thu Anh To Vertical wafer platform systems and methods for fast wafer cleaning and measurement
JP4813115B2 (ja) * 2005-07-14 2011-11-09 国立大学法人東北大学 半導体製造装置用部材及びその洗浄方法
JP4523513B2 (ja) * 2005-08-05 2010-08-11 東京エレクトロン株式会社 基板受け渡し装置、基板受け渡し方法及び記憶媒体
US20080237157A1 (en) * 2007-03-30 2008-10-02 Chee Keong Chin Wafer transport system
WO2009085703A2 (en) * 2007-12-20 2009-07-09 Saint-Gobain Ceramics & Plastics, Inc. Method for treating semiconductor processing components and components formed thereby
WO2011049938A2 (en) * 2009-10-20 2011-04-28 Saint-Gobain Ceramics & Plastics, Inc. Microelectronic processing component having a corrosion-resistant layer, microelectronic workpiece processing apparatus incorporating same, and method of forming an article having the corrosion-resistant layer
US9530675B2 (en) * 2012-09-19 2016-12-27 Stmicroelectronics Pte Ltd Wafer handling station including cassette members with lateral wafer confining brackets and associated methods
JP7030604B2 (ja) * 2018-04-19 2022-03-07 三菱電機株式会社 ウエハボートおよびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3310411A (en) * 1963-01-30 1967-03-21 Gen Electric Inorganic-bonded reconstituted mica sheet
US4582561A (en) * 1979-01-25 1986-04-15 Sharp Kabushiki Kaisha Method for making a silicon carbide substrate
JPS6236086A (ja) * 1985-08-09 1987-02-17 株式会社東芝 炭化珪素製品の製造方法
US5200157A (en) * 1986-02-17 1993-04-06 Toshiba Ceramics Co., Ltd. Susceptor for vapor-growth deposition
US5820686A (en) * 1993-01-21 1998-10-13 Moore Epitaxial, Inc. Multi-layer susceptor for rapid thermal process reactors

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6881680B2 (en) * 2002-06-14 2005-04-19 Toyo Tanso Co., Ltd. Low nitrogen concentration carbonaceous material and manufacturing method thereof
US6799940B2 (en) 2002-12-05 2004-10-05 Tokyo Electron Limited Removable semiconductor wafer susceptor
US7601227B2 (en) * 2005-08-05 2009-10-13 Sumco Corporation High purification method of jig for semiconductor heat treatment
JP2011051812A (ja) * 2009-08-31 2011-03-17 Bridgestone Corp 炭化ケイ素部材の製造方法

Also Published As

Publication number Publication date
JP3494554B2 (ja) 2004-02-09
US6093644A (en) 2000-07-25
TW389976B (en) 2000-05-11
KR19990007321A (ko) 1999-01-25
KR100284105B1 (ko) 2001-04-02

Similar Documents

Publication Publication Date Title
JPH1116993A (ja) 半導体用治具およびその製造方法
JP5839069B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法
JP5961357B2 (ja) SiCエピタキシャルウェハ及びその製造方法
US6825123B2 (en) Method for treating semiconductor processing components and components formed thereby
JP2008532315A (ja) バッフル・ウェーハおよびそのために使用されるランダム配向した多結晶シリコン
JP2007204286A (ja) エピタキシャルウェーハの製造方法
US20110028005A1 (en) Vertical boat for heat treatment and method for heat treatment of silicon wafer using the same
JP3317781B2 (ja) 半導体ウエハの熱処理用サセプタの製造方法
JP4880624B2 (ja) 気相成長用サセプター及びその製造方法
JPH02174116A (ja) サセプタ
JP2007137736A (ja) サファイア基板の製造方法
JP6260603B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法
JP3094312B2 (ja) サセプター
JP6465193B2 (ja) 炭化珪素単結晶基板および炭化珪素エピタキシャル基板
JP4290187B2 (ja) 半導体ウェーハ熱処理用ボートの表面清浄化方法
JP2003022989A (ja) エピタキシャル半導体ウェーハ及びその製造方法
JPH11157989A (ja) 気相成長用サセプター及びその製造方法
KR102211607B1 (ko) 실리콘 부재 및 실리콘 부재의 제조 방법
JP2009161858A (ja) 耐食性CVD―SiC被覆材及びCVD装置用治具
JP2007123383A (ja) 半導体ウエーハの製造方法及び半導体ウエーハの洗浄方法
JP2001102386A (ja) 半導体ウエハの製造方法
JP2002356346A (ja) 高耐久性石英ガラス、これを用いた部材及び装置
JP7150567B2 (ja) ウェハボートの製造方法
JP5206613B2 (ja) エピタキシャルウェーハ用サセプタ、およびその製造方法、並びにそれを用いたエピタキシャル成長装置
JP2004063617A (ja) シリコンウエーハの熱処理用治具

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071121

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 5

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131121

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees